專利名稱：在體硅上制備獨立雙柵FinFET的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種濕法腐蝕制備場效應(yīng)晶體管的方法，屬于超大規(guī)模集成電路制造技術(shù)領(lǐng)域。
背景技術(shù)：
當(dāng)今半導(dǎo)體制造業(yè)在摩爾定律的指導(dǎo)下迅速發(fā)展，不斷地提高集成電路的性能和集成密度，同時盡可能的減小集成電路的功耗。因此，制備高性能，低功耗的超短溝器件將成為未來半導(dǎo)體制造業(yè)的焦點。當(dāng)進入到22納米技術(shù)節(jié)點以后，傳統(tǒng)平面場效應(yīng)晶體管的泄漏電流不斷增加，以及日益嚴(yán)重的短溝道效應(yīng)，漏致勢壘降低(DIBL)效應(yīng)，不能很好的適應(yīng)半導(dǎo)體制造的發(fā)展。為了克服上述一系列問題，一大批新結(jié)構(gòu)半導(dǎo)體器件開始嶄露頭角，如 Double Gate FET, FinFET, Tri-Gate FET, Gate-all-around (GAA) Nanowire (NW) FET等，逐漸引起廣泛的關(guān)注。通過多柵結(jié)構(gòu)，能夠很好的加強柵對于溝道的控制能力，使得電 場線難以從漏端直接穿過溝道到達源端，這樣就能大幅度的改善漏致勢壘降低效應(yīng)，減小泄漏電流，并且很好的抑制短溝道效應(yīng)。正是由于柵結(jié)構(gòu)導(dǎo)致良好的柵控能力，溝道區(qū)域不需要像傳統(tǒng)平面場效應(yīng)晶體管一樣進行重?fù)诫s來抑制短溝道效應(yīng)，輕摻雜溝道區(qū)域的優(yōu)勢在于減小了散射帶來的遷移率的下降，從而使多柵結(jié)構(gòu)器件的遷移率得到大幅度改善。因此，F(xiàn)inFET作為一種新結(jié)構(gòu)器件，將是一個很有潛力的能夠替代傳統(tǒng)平面場效應(yīng)晶體管的選擇。Hasimoto 等人在 1998 年的 IEDM 會議上提出了 “folded-channel MOSFETs” 的概念。1999年，Heang等人在IEDM會議上公布50nm以下溝道長度的FinFET。這是FinFET第一次采用傳統(tǒng)硅工藝，被成功的集成在襯底上。Hu等人的U. S. Pat. No. 6413802中揭開了 FinFET的結(jié)構(gòu)，以及制備FinFET的工藝。在SOI襯底上最容易形成FinFET，工藝相對簡單，只需要在SOI襯底的頂硅層上光刻刻蝕出Fin條形狀，然后再經(jīng)過一系列柵工藝，源漏工藝以及后端的介質(zhì)層和金屬互聯(lián)就可以形成FinFET。但是它的缺點是(1)工藝成本太高，SOI襯底相當(dāng)昂貴；(2)需要進行源漏抬升技術(shù)，否則源漏的擴展電阻過大導(dǎo)致開態(tài)電流過小，器件性能較差；(3)沒有體引出，這樣就無法通過襯底偏置效應(yīng)調(diào)節(jié)閾值電壓。在體硅襯底上形成FinFET，避免了源漏擴展電阻過大的問題，同時也使得體端能夠加載電壓，獲得襯底偏置效應(yīng)，從而可以更加容易的把閾值電壓調(diào)整到一個更加合適的值。但是它的缺點是(1)工藝相對復(fù)雜，對工藝的控制要求更高，因為需要對FinFET增加一層氧化隔離層，抑制底部平面晶體管的開啟，減小泄漏電流；(2)盡管增加了氧化隔離層，但是由于存在除Fin條以外的另外一條從源到漏的電流路徑，柵控能力并沒有SOI陳地上制備的器件來的出色，導(dǎo)致在超短溝器件中泄漏電流導(dǎo)致的功耗仍然較大。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供與常規(guī)硅基超大規(guī)模集成電路制造技術(shù)兼容的在體硅上制備獨立雙柵FinFET方法。本發(fā)明通過如下技術(shù)方案予以實現(xiàn)一種在體硅上制備獨立雙柵FinFET方法，包括如下步驟a)形成源漏和連接源漏的細(xì)條狀的圖形結(jié)構(gòu)該步驟主要目的是利用電子束光刻在硬掩膜上形成源漏和連接源漏的細(xì)條狀圖形結(jié)構(gòu)，利用電子束光刻可以使形成的細(xì)條狀結(jié)構(gòu)寬度20-40納米左右。i.在硅襯底上淀積氧化硅、氮化硅作為硬掩膜；i i通過一次電子束光刻，刻蝕氮化硅、氧化硅工藝，在硬掩膜上形成源漏和連接源漏的細(xì)條狀的圖形結(jié)構(gòu)；iii.去掉電子束光刻膠； iv.刻蝕硅工藝，將硬掩膜上的圖形結(jié)構(gòu)轉(zhuǎn)移到硅材料上；b)形成氧化隔離層該步驟主要目的是在Fin條下面和Fin條兩側(cè)襯底表面形成氧化層，使得這層氧化隔離層能夠起到抑制了襯底平面晶體管的開啟，防止電流從源端通過襯底到達漏端的作用。從而降低泄露電流，降低器件的功耗。i.淀積一層新的氮化娃；ii利用各項異性干法刻蝕刻蝕新的氮化硅，在Fin條兩側(cè)形成氮化硅側(cè)墻；iii.利用各項異性干法刻蝕刻蝕Fin條兩側(cè)裸露出來的娃襯底；iv.通過濕法氧化在Fin條下面和Fin條兩側(cè)襯底表面形成氧化層；c)制備柵結(jié)構(gòu)和源漏結(jié)構(gòu)該步驟主要目的是形成柵結(jié)構(gòu)，其中柵結(jié)構(gòu)需要用電子束光刻來定義，這主要是因為電子束光刻能容易的將柵線條寬度控制在22納米左右，這是我們需要的溝道長度。而且CMP化學(xué)機械拋光使得Fin條兩側(cè)的柵結(jié)果分離，相互獨立，從而得到獨立雙柵結(jié)構(gòu)的FinFET0i.濕法腐蝕去掉氮化硅側(cè)墻和氮化硅硬掩膜；ii熱氧化生長一層很薄的柵氧化層；iii.淀積一層多晶硅作為柵材料；iv. CMP化學(xué)機械拋光，使多晶硅平坦化，并且停止在Fin條頂部氧化硅硬掩膜表面；V.通過電子束光刻，刻蝕多晶硅柵材料，形成多晶硅柵線條，F(xiàn)in條兩側(cè)的柵線條不連接在一起，相互獨立；vi.通過離子增強化學(xué)氣相淀積以及回刻，形成氧化硅側(cè)墻；vii進行離子注入和高溫退火，形成源漏結(jié)構(gòu)；d)形成金屬接觸和金屬互聯(lián)該步驟主要目的是引出源漏端和柵端，方便測試和形成大規(guī)模電路結(jié)構(gòu)。本發(fā)明具有如下技術(shù)效果首先，在體硅襯底上制備器件大大節(jié)省了硅片的成本；其次，利用一種簡單的新工藝克服了在體硅襯底上制備FinFET工藝復(fù)雜，工藝控制要求高的困難，而整個工藝流程完全與常規(guī)娃基超大規(guī)模集成電路制造技術(shù)兼容；最后，此方法制備形成的獨立雙柵FinFET場效應(yīng)晶體管，能夠很好的抑制短溝道效應(yīng)，并通過獨立雙柵器件特有的多閾值特點進一步降低器件的功耗。這主要有兩個原因一是因為Fin條下面和Fin條兩側(cè)襯底表面形成氧化層起到隔離作用，抑制了襯底寄生平面晶體管的開啟，防止電流從源端通過襯底到達漏端；二是因為獨立雙柵結(jié)構(gòu)可以很容易的進行閾值調(diào)節(jié)，多閾值器件能夠在保持高性能的同時進一步降低功耗。


圖1-12是本發(fā)明提出的在體硅上制備獨立雙柵FinFET方法的工藝流程示意圖。工藝流程的簡要說明如下圖I為淀積氧化硅氮化硅薄膜作為硬掩膜以后的結(jié)構(gòu)示意圖；圖2為進行電子束光刻Fin條圖形，并通過各項異性干法刻蝕將圖形轉(zhuǎn)移到硅襯底上之后的結(jié)構(gòu)示意圖；圖3為淀積氮化硅刻蝕氮化硅，形成氮化硅側(cè)墻之后的結(jié)構(gòu)示意圖；圖4為各項異性干法刻蝕硅襯底，使Fin條底下的硅材料裸露出來，以便進行接下來的氧化工藝；圖5為通過氧化工藝在Fin條底部形成氧化隔離層之后的結(jié)構(gòu)示意圖；圖6為圖5結(jié)構(gòu)中AA方向上的截面示意圖；圖7為去掉氮化硅層以后的結(jié)構(gòu)示意圖；圖8為圖7結(jié)構(gòu)中AA方向上的截面示意圖；圖9為經(jīng)過柵氧化層淀積，柵材料淀積以及后續(xù)的CMP工藝之后的結(jié)構(gòu) 示意圖；圖10為進行電子束光刻柵線條圖形，并通過各項異性干法刻蝕將圖形轉(zhuǎn)移之后的結(jié)構(gòu)示意圖；圖11為圖10結(jié)構(gòu)中AA方向上的截面示意圖；圖12為進行側(cè)墻工藝以及源漏注入、退火工藝之后的最終器件結(jié)構(gòu)示意圖；圖中1 一娃；2一氧化娃；3一氣化娃；4一多晶娃。
具體實施例方式下面結(jié)合附圖和具體實施例對本發(fā)明進行詳細(xì)說明，具體給出一實現(xiàn)本發(fā)明提出的在體硅上制備獨立雙柵FinFET的工藝方案，但不以任何方式限制本發(fā)明的范圍。根據(jù)下列步驟制備Fin條寬度約為20納米，溝道長度約為32納米的η型獨立雙柵 FinFET I.在硅襯底上低壓化學(xué)氣相沉積氧化硅300 Α:2.在氧化硅上低壓化學(xué)氣相沉積氮化硅1000尤如圖I所示，淀積的氧化硅和氮化娃作為硬掩膜；3.光學(xué)光刻、定義Fin條，在硬掩膜上形成源漏和連接源漏的細(xì)條狀的圖形結(jié)構(gòu)；4.各項異性干法刻蝕j OOOA氮化硅；5.各向異性干法刻蝕300入氣化硅；6.各向異性干法刻蝕丨OOOA硅襯底，如圖2所示，將硬掩膜上的圖形結(jié)構(gòu)轉(zhuǎn)移到硅材料上；7.在娃襯底上低壓化學(xué)氣相沉積氮化娃500A;8.各向異性干法刻蝕500A氮化硅，形成側(cè)墻，如圖3所示；9.各項異性干法刻蝕IOOOA娃襯底，使Fin條底下的娃材料裸露出來，如圖4所示；10.濕氧氧化300A,在在Fin條下面和Fin條兩側(cè)襯底表面形成氧化隔離層，如圖5所示；
11.各向同性濕法腐蝕IOOOA氮化硅，如圖7所示；12.熱氧化生長15A氧化硅，作為柵氧化層；13.低壓化學(xué)氣相沉積多晶娃3000A,作為柵材料；14. CMP化學(xué)機械研磨將多晶硅平坦化，停止在氧化硅硬掩膜層上，如圖9所示；15.電子束光刻定義柵細(xì)線條，柵條的寬度為32納米；16.各項異性干法刻蝕3000A多晶硅，形成柵細(xì)線條，如圖10所示，F(xiàn)in條兩側(cè)的柵線條不連接在一起，相互獨立；17.低壓化學(xué)氣相沉積氧化硅200A，作為側(cè)墻材料；18.各向異性干法刻蝕2004氧化層，形成側(cè)墻；19.源漏離子注入，注As，注入能量為50keV，注入劑量為4el5cm_2 ；20. RTP退火，1050度，5秒，在氮氣氛圍下，如圖12所示，形成源漏結(jié)構(gòu)；21.形成金屬接觸和金屬互聯(lián)，引出源漏端和柵端，形成大規(guī)模電路結(jié)構(gòu)。最后需要注意的是，公布實施方式的目的在于幫助進一步理解本發(fā)明，但是本領(lǐng)域的技術(shù)人員可以理解在不脫離本發(fā)明及所附的權(quán)利要求的精神和范圍內(nèi)，各種替換和 修改都是可能的。因此，本發(fā)明不應(yīng)局限于實施例所公開的內(nèi)容，本發(fā)明要求保護的范圍以權(quán)利要求書界定的范圍為準(zhǔn)。
權(quán)利要求
1. 一種在體硅上制備獨立雙柵FinFET的方法，包括如下步驟 a)形成源漏和連接源漏的細(xì)條狀的圖形結(jié)構(gòu) i.在硅襯底上淀積氧化硅、氮化硅作為硬掩膜； i i通過一次電子束光刻，刻蝕氮化硅、氧化硅工藝，在硬掩膜上形成源漏和連接源漏的細(xì)條狀的圖形結(jié)構(gòu)； iii.去掉電子束光刻膠； iv.刻蝕硅工藝，將硬掩膜上的圖形結(jié)構(gòu)轉(zhuǎn)移到硅材料上； b)形成氧化隔離層 i.淀積一層新的氮化娃; ii利用各項異性干法刻蝕刻蝕新的氮化娃，在Fin條兩側(cè)形成氮化娃側(cè)墻； iii.利用各項異性干法刻蝕刻蝕Fin條兩側(cè)裸露出來的硅襯底； iv.通過濕法氧化在Fin條下面和Fin條兩側(cè)襯底表面形成氧化層； c)形成柵結(jié)構(gòu)和源漏結(jié)構(gòu) 1.濕法腐蝕去掉氮化硅側(cè)墻和氮化硅硬掩膜； ii熱氧化生長一層?xùn)叛趸瘜樱? iii.淀積一層多晶硅作為柵材料；iv.CMP化學(xué)機械拋光，使多晶硅平坦化，并且停止在Fin條頂部氧化硅硬掩膜表面； V.通過電子束光刻，刻蝕多晶硅柵材料，形成多晶硅柵線條，F(xiàn)in條兩側(cè)的柵線條不連接在一起，相互獨立； vi.通過離子增強化學(xué)氣相淀積以及回刻，形成氧化硅側(cè)墻； vii進行離子注入和高溫退火，形成源漏結(jié)構(gòu)。
2.如權(quán)利要求I所述的在體硅上制備獨立雙柵FinFET的方法，其特征在于所屬步驟c)中，熱氧化柵介質(zhì)和多晶娃柵材料是High-k柵介質(zhì)和金屬柵材料。
3.如權(quán)利要求I所述的在體硅上制備獨立雙柵FinFET的方法，其特征在于所屬步驟c)中，進一步將Fin條兩側(cè)的柵連接起來形成同一個柵。
4.如權(quán)利要求I所述的在體硅上制備獨立雙柵FinFET的方法，其特征在于所述步驟a)、c)中，采用電子束光刻形成源漏和連接源漏的細(xì)條狀圖形結(jié)構(gòu)。
5.如權(quán)利要求I所述的在體硅上制備獨立雙柵FinFET的方法，其特征在于所述步驟b)中，生長氧化隔離層采用濕氧氧化熱生長氧化硅的方法。
6.如權(quán)利要求I所述的在體硅上制備獨立雙柵FinFET的方法，其特征在于所述步驟b)中，生長的氧化隔離層完全隔離或者部分隔離Fin條與襯底的連接。
全文摘要
本發(fā)明公開了一種在體硅上制備獨立雙柵FinFET的方法，主要的工藝流程包括形成源漏和連接源漏的細(xì)條狀的圖形結(jié)構(gòu)；形成氧化隔離層；形成柵結(jié)構(gòu)和源漏結(jié)構(gòu)；形成金屬接觸和金屬互聯(lián)。通過采用此方法可以在體硅片上很容易的形成獨立雙柵FinFET，而且整個工藝流程完全與常規(guī)硅基超大規(guī)模集成電路制造技術(shù)兼容，具有簡單、方便、周期短的特點，大大節(jié)省了硅片的成本。且采用本發(fā)明制備形成的獨立雙柵FinFET場效應(yīng)晶體管，能夠很好的抑制短溝道效應(yīng)，并通過獨立雙柵器件特有的多閾值特點進一步降低器件的功耗。
文檔編號H01L21/336GK102832133SQ20121031347
公開日2012年12月19日 申請日期2012年8月29日 優(yōu)先權(quán)日2012年8月29日
發(fā)明者黃如, 樊捷聞, 許曉燕, 李佳, 王潤聲 申請人:北京大學(xué)