專利名稱：在虛接地陣列中的浮動(dòng)?xùn)艠O單元的裝置與制造方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及用以制造非易失性存儲(chǔ)元件的方法，尤其涉及利用虛接地陣列來(lái)制造浮動(dòng)?xùn)艠O存儲(chǔ)元件的方法。
背景技術(shù)：
圖1為已知浮動(dòng)?xùn)艠O存儲(chǔ)單元100的示意圖。存儲(chǔ)單元100包括襯底101，襯底之中則形成有擴(kuò)散區(qū)域103、105。擴(kuò)散區(qū)域?qū)?yīng)于場(chǎng)效應(yīng)晶體管(FET)元件的源極與漏極。根據(jù)一個(gè)實(shí)施例，襯底101可為P型襯底，且擴(kuò)散區(qū)域103與1 05可為N型擴(kuò)散區(qū)域。在其他實(shí)施例中，單元100可包括N型襯底101以及P型擴(kuò)散區(qū)域103與105。然而，可以了解的是，通常優(yōu)選地是使用P型襯底。
單元100還包括柵極介質(zhì)層，有時(shí)稱為溝道介質(zhì)層107，其形成在襯底101上、介于擴(kuò)散區(qū)域103與105之間的位置。接著在柵極介質(zhì)層107上形成浮動(dòng)?xùn)艠O109。浮動(dòng)?xùn)艠O典型地由多晶硅所形成。接著，多晶硅間介質(zhì)層111將浮動(dòng)?xùn)艠O109與控制柵極113分隔開。控制柵極113典型地也由多晶硅所構(gòu)成。多晶硅間介質(zhì)層111可由例如二氧化硅等材料形成。在其他實(shí)施例中，多晶硅間介質(zhì)層111可包括多層結(jié)構(gòu)，例如氧化物-氮化物-氧化物(ONO)結(jié)構(gòu)。
在操作中，施加一個(gè)高電壓至控制柵極113，以編程單元100。該電壓經(jīng)由控制柵極電容CCG而耦合至浮動(dòng)?xùn)艠O109。該耦合電壓會(huì)在襯底101的上層、介于擴(kuò)散區(qū)域103與105之間的位置產(chǎn)生反轉(zhuǎn)溝道。接著施加電壓到擴(kuò)散區(qū)域103與105，以產(chǎn)生一個(gè)大的橫向電場(chǎng)，此橫向電場(chǎng)會(huì)使得載流子從擴(kuò)散區(qū)域流經(jīng)溝道、而流向另一擴(kuò)散區(qū)域。
耦合至浮動(dòng)?xùn)艠O109的電壓會(huì)產(chǎn)生足以致使某些流向溝道的載流子經(jīng)由柵極介質(zhì)層107而流入浮動(dòng)?xùn)艠O109的電場(chǎng)。換而言之，耦合至浮接?xùn)艠O109的電壓必須足以產(chǎn)生一個(gè)電場(chǎng)，而此電場(chǎng)則可提供載流子足夠的能量以允許這些載流子克服柵極介質(zhì)層107的勢(shì)壘高度。因此，如上所述，在控制柵極113與浮動(dòng)?xùn)艠O109之間的充分耦合是必要的，以確保足夠的電場(chǎng)存在而誘使載流子通過(guò)浮動(dòng)?xùn)艠O109之上的柵極介質(zhì)層107。
使用虛接地陣列設(shè)計(jì)來(lái)減少浮接?xùn)艠O存儲(chǔ)單元與非易失性存儲(chǔ)體產(chǎn)品(例如閃存存儲(chǔ)器產(chǎn)品)的單元尺寸，在此領(lǐng)域中已是已知技術(shù)。然而，較小的單元尺寸通常需要較小的埋入?yún)^(qū)域尺寸，而此特點(diǎn)則不一定能夠與已知的制造技術(shù)兼容。
舉例而言，采用已知制造技術(shù)制造較小尺寸的埋入擴(kuò)散區(qū)域時(shí)，一個(gè)可能發(fā)生的問(wèn)題是在控制柵極與浮動(dòng)?xùn)艠O之間被減低的柵極耦合率(Gate coupling ratio)。然而充分的耦合是必須的，以確保在存儲(chǔ)單元中存在足夠電場(chǎng)而能誘使載流子通過(guò)溝道氧化物層而進(jìn)入浮動(dòng)?xùn)艠O。
而可以了解的是，柵極耦合比例GCR為柵極電容CCG、源極電容CS、本體電容CB、以及漏極電容CD的函數(shù)，如圖1所示。上述關(guān)系采用以下列方程式定義GCR＝CCG/(CS+CB+CD+CCG)因此，通過(guò)增加?xùn)艠O電容CCG或者減少源極電容CS或漏極電容CD，則可以增加GCR。因此，通過(guò)增加在浮動(dòng)?xùn)艠O106以及埋入擴(kuò)散區(qū)域116之間的距離，則可以減少源極與漏極電容CS與CD，因而可以增進(jìn)此存儲(chǔ)元件的柵極耦合率GCR。因此，雖然埋入擴(kuò)散區(qū)域的尺寸較小，在虛接地陣列中維持適當(dāng)?shù)臇艠O耦合率是非常重要的。

發(fā)明內(nèi)容
一種用以制造浮動(dòng)?xùn)艠O存儲(chǔ)元件的方法，包括使用具有增大的侵入部分的薄埋入擴(kuò)散區(qū)域，其是由埋入擴(kuò)散氧化物層侵入擴(kuò)散區(qū)域中、并位于浮動(dòng)?xùn)艠O之下而實(shí)現(xiàn)的。在浮動(dòng)?xùn)艠O之下的增大的侵入部分增加了在浮動(dòng)?xùn)艠O與埋入擴(kuò)散區(qū)域之間的階梯高度。增加的階梯高度可以產(chǎn)生較大的柵極耦合率，且仍然允許虛接地陣列設(shè)計(jì)中的較小尺寸單元。
以下詳細(xì)說(shuō)明本發(fā)明的結(jié)構(gòu)與方法。本發(fā)明的以下說(shuō)明章節(jié)并非在于限定本發(fā)明。本發(fā)明是通過(guò)權(quán)利要求定義的。本發(fā)明的實(shí)施例、特征、目的及優(yōu)點(diǎn)等將可以通過(guò)下列說(shuō)明權(quán)利要求的范圍和附圖來(lái)獲得充分了解。


圖1示出了已知浮動(dòng)?xùn)艠O存儲(chǔ)單元的剖面圖；圖1A示出了利用已知工藝所制造的浮動(dòng)?xùn)艠O存儲(chǔ)元件的剖面圖；圖2示出了利用已知制造過(guò)程(不包括第四多晶硅步驟)所制造的浮動(dòng)?xùn)艠O存儲(chǔ)元件剖面圖；圖3示出了根據(jù)本發(fā)明一個(gè)實(shí)施例而制造的浮動(dòng)?xùn)艠O存儲(chǔ)單元的剖面圖；以及圖4A-4E示出了根據(jù)本發(fā)明一個(gè)實(shí)施例，用以制造圖3的浮動(dòng)?xùn)艠O存儲(chǔ)元件的示例工藝。
主要元件符號(hào)說(shuō)明100 浮動(dòng)?xùn)艠O存儲(chǔ)單元101，102襯底103，105擴(kuò)散區(qū)域104 介質(zhì)層106 浮動(dòng)?xùn)艠O108 多晶硅層107 溝道介質(zhì)層109 浮動(dòng)?xùn)艠O110 氧化物-氮化物-氧化物層111 多晶硅間介質(zhì)層(Inter-poly dielectric lay)112 控制柵極多晶硅層113 控制柵極114 埋入擴(kuò)散氧化物
116埋入擴(kuò)散區(qū)域200元件300浮動(dòng)?xùn)艠O存儲(chǔ)元件304第一介質(zhì)層306浮動(dòng)?xùn)艠O310氧化物氮化物氧化物層312第二多晶硅層313重迭處314第三埋入擴(kuò)散氧化物316埋入擴(kuò)散區(qū)域400存儲(chǔ)元件401介質(zhì)層402襯底404第一多晶硅層405多晶硅區(qū)域 (浮動(dòng)?xùn)艠O)406氮化硅層408擴(kuò)散區(qū)域410氧化物氮化物氧化物層412光刻膠層414埋入擴(kuò)散氧化物416第二多晶硅層430介質(zhì)層432周邊區(qū)域具體實(shí)施方式
在下述的實(shí)施例中，在小尺寸虛接地單元中所增加的柵極耦合率，是通過(guò)在制造此單元時(shí)在浮動(dòng)?xùn)艠O與埋入擴(kuò)散氧化物之間產(chǎn)生較大的階梯高度而實(shí)現(xiàn)的。形成在浮動(dòng)?xùn)艠O之上的介質(zhì)層經(jīng)過(guò)圖案化而定義一個(gè)埋入擴(kuò)散氧化物區(qū)域，在其中形成有埋入擴(kuò)散氧化物。然后，形成埋入擴(kuò)散氧化物，使得埋入擴(kuò)散氧化物侵入到擴(kuò)散區(qū)域中、并延伸到浮動(dòng)?xùn)艠O的邊緣之下。因此，在控制柵極與浮動(dòng)?xùn)艠O之間可以維持較大的覆蓋區(qū)域，進(jìn)而增加?xùn)艠O耦合率。
圖1A示出了已知浮動(dòng)?xùn)艠O存儲(chǔ)元件的剖面圖，其利用已知工藝制造。如圖所示，元件200包括襯底102，并在其中布植有多個(gè)擴(kuò)散區(qū)域116。在襯底102上形成介質(zhì)層104(亦即溝道氧化物層)。然后，在元件200中的各個(gè)單元的浮動(dòng)?xùn)艠O由多晶硅層106與108形成。這兩個(gè)層可分別稱為第一與第四多晶硅層。在擴(kuò)散區(qū)域116上形成埋入擴(kuò)散氧化物114，接著在第四多晶硅層108上形成氧化物-氮化物-氧化物層110(亦即多晶硅間介質(zhì)層)。可以了解的是，埋入擴(kuò)散氧化物114對(duì)應(yīng)至經(jīng)過(guò)該陣列的埋入擴(kuò)散線。
然后，在氧化物-氮化物-氧化物層110上形成控制柵極多晶硅層112(亦即第二多晶硅層)。如上所述，隨著埋入擴(kuò)散區(qū)域尺寸的縮小，在控制柵極與浮動(dòng)?xùn)艠O之間的耦合也會(huì)減少。此特點(diǎn)使得小尺寸虛接地單元的制造方法與包括第四多晶硅層108的工藝不兼容。圖2示出了利用不包括第四多晶硅層108的傳統(tǒng)工藝所制造的浮動(dòng)?xùn)艠O存儲(chǔ)元件；然而，可以發(fā)現(xiàn)的是，僅去掉第四多晶硅層108并不足以提供足夠的柵極耦合率來(lái)制造有效的存儲(chǔ)元件。
因此，圖3示出了利用本發(fā)明的一個(gè)實(shí)施例的方法所制造的浮動(dòng)?xùn)艠O存儲(chǔ)元件300。如圖所示，元件300包括第三埋入擴(kuò)散氧化物314，其在擴(kuò)散區(qū)域316之中及第一介質(zhì)層304(亦即溝道氧化物層)之下具有增大的侵入部分。此外，在氧化物-氮化物-氧化物層310的頂部以及埋入擴(kuò)散氧化物314的頂部之間的階梯高度(h)大于圖1A與圖2中的對(duì)應(yīng)部分。在圖3中，多晶硅層312(第二多晶硅層)位于氧化物氮化物氧化物層310(多晶硅間介質(zhì)層)之上，而多晶硅間介質(zhì)層則形成于浮動(dòng)?xùn)艠O306之上。如圖所示，氧化物氮化物氧化物層310在各單元之間并不是連續(xù)的，但確實(shí)在區(qū)域313處稍微覆蓋在埋入擴(kuò)散氧化物314之上。
如圖所示，埋入擴(kuò)散氧化物314的形成侵入到埋入擴(kuò)散區(qū)域316之中。此外，埋入擴(kuò)散氧化物層314也延伸到位于浮動(dòng)?xùn)艠O306之下的第一介質(zhì)層304的邊緣之下。圖中也清楚地描繪出在氧化物氮化物氧化物310的頂部以及埋入擴(kuò)散氧化物314的頂部之間的階梯高度(h)。增加的階梯高度(h)與埋入擴(kuò)散氧化物314延伸到浮動(dòng)?xùn)艠O306之下的部分相結(jié)合，可產(chǎn)生較大的柵極耦合率。
需要注意的是，雖然在圖3的實(shí)施例中說(shuō)明了氧化物氮化物氧化物層310，但該層也可單純視為一個(gè)介質(zhì)層。因此，圖3的實(shí)施例不應(yīng)視為將本發(fā)明的元件與方法限制于使用特定類型的介質(zhì)層之中，例如氧化物氮化物氧化物層310，并且可以了解的是，任何適合的介質(zhì)層均可使用于本發(fā)明中。
圖4A-4E示出了用以制造本發(fā)明元件300的示例工藝。首先在圖4A中，在襯底402上形成介質(zhì)層401(亦即溝道氧化物)。舉例而言，介質(zhì)層401可包括二氧化硅。接著，沉積第一多晶硅層404。此第一介質(zhì)層404的厚度可介于約1000埃(angstrom)至2000埃之間。
接著可以在第一多晶硅層404上沉積氮化硅層406。接著可使用光刻膠(未示出)來(lái)圖案化第一多晶硅層404與氮化硅層406。經(jīng)過(guò)圖案化的層404與406可接著被蝕刻，如圖4B所示。接著可以在襯底402中植入并熱驅(qū)動(dòng)擴(kuò)散區(qū)域408。舉例而言，如果襯底402為P型襯底，則可以在P型襯底402中植入N+型擴(kuò)散區(qū)域408。由于氮化硅層406與第一多晶硅層404做為植入掩膜，因此此工藝可自我對(duì)準(zhǔn)。
如圖4C所示，接著可以移除氮化硅層406，并在柵極多晶硅區(qū)域405上沉積氧化物氮化物氧化物層410。多晶硅區(qū)域405形成了每個(gè)單元的浮動(dòng)?xùn)艠O。接著可以利用光刻膠層412對(duì)氧化物氮化物氧化物層410進(jìn)行圖案化。接著，可以對(duì)圖案化后的氧化物氮化物氧化物層進(jìn)行蝕刻，以定義用以形成埋入擴(kuò)散氧化物的區(qū)域。
如圖4D所示，在周邊區(qū)域432中形成介質(zhì)層430，而存儲(chǔ)陣列的周邊元件如陣列驅(qū)動(dòng)器電路等，則形成于周邊區(qū)域432中。該周邊介質(zhì)層430可以利用光刻膠(未示)對(duì)氧化物氮化物氧化物進(jìn)行圖案化之后，形成在襯底402上。此介質(zhì)層430可利用熱工藝而形成在周邊區(qū)域432中。在特定實(shí)施例中，埋入擴(kuò)散氧化物414也可以在用以形成周邊介質(zhì)層430的熱工藝中同時(shí)形成。
如圖4D所示，熱氧化工藝可產(chǎn)生埋入擴(kuò)散氧化物414，其厚度大于約200埃，但仍然比已知的埋入擴(kuò)散氧化物薄。埋入擴(kuò)散氧化物414的形成侵入到擴(kuò)散區(qū)域408之中。如圖所示，氧化物氮化物氧化物層410在區(qū)域403的位置處覆蓋到擴(kuò)散氧化物414，而在埋入擴(kuò)散氧化物414的邊緣形成如鳥喙?fàn)畹慕Y(jié)構(gòu)。此鳥喙?fàn)罱Y(jié)構(gòu)還部分延伸到浮動(dòng)?xùn)艠O405之下。
浮動(dòng)?xùn)艠O405與埋入擴(kuò)散氧化物414的重迭區(qū)域可增加?xùn)艠O耦合率，進(jìn)而增加在浮動(dòng)?xùn)艠O405與襯底402之間的擊穿電壓。舉例而言，在特定實(shí)施例中，可實(shí)現(xiàn)最高約15伏特的柵極對(duì)襯底的擊穿電壓。
此外，上述工藝在氧化物氮化物氧化物層410的頂部以及埋入擴(kuò)散氧化物414的頂部之間產(chǎn)生了較大的階梯高度(h)。如前所述，此較大的階梯高度(h)也有助于較高的柵極耦合率。在特定實(shí)施例中，可實(shí)現(xiàn)約300埃至800埃的階梯高度。
如圖4E所示，接著可以在多晶硅間介質(zhì)層410上沉積第二多晶硅層416。接著，可進(jìn)行已知的光刻與蝕刻工藝，以形成每個(gè)單元的控制柵極。
因此，通過(guò)使用如圖4所示的工藝，可構(gòu)建虛接地浮動(dòng)?xùn)艠O存儲(chǔ)元件，其在浮動(dòng)?xùn)艠O與埋入擴(kuò)散層之間包括了較大的階梯高度。此外，埋入擴(kuò)散氧化物可大幅度侵入到擴(kuò)散區(qū)域中。較大的階梯高度與較大的侵入幅度相結(jié)合，可在小尺寸虛接地存儲(chǔ)單元中提供充分的柵極耦合率。
雖然已經(jīng)參考優(yōu)選實(shí)施例描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員應(yīng)該理解的是，本發(fā)明并不局限于上述內(nèi)容。本領(lǐng)域技術(shù)人員可以設(shè)計(jì)各種替換方式以及修改樣式。特別是，所有在實(shí)質(zhì)上等同于本發(fā)明并實(shí)現(xiàn)與本發(fā)明基本上相同的結(jié)果的設(shè)計(jì)都不會(huì)脫離本發(fā)明的精神范疇。因此，所有等價(jià)的替換方式和修改樣式都會(huì)落入本發(fā)明的權(quán)利要求及其等價(jià)物的范圍之內(nèi)。任何上述的專利申請(qǐng)以及文檔都是作為本發(fā)明的參考。
權(quán)利要求
1.一種浮動(dòng)?xùn)艠O存儲(chǔ)元件，包括襯底；第一介質(zhì)層；至少一個(gè)埋入擴(kuò)散區(qū)域，其形成在所述襯底中；浮動(dòng)?xùn)艠O，其形成在所述第一介質(zhì)層之上；埋入擴(kuò)散氧化物，其形成在所述埋入擴(kuò)散區(qū)域上并延伸至位于所述浮動(dòng)?xùn)艠O下方的所述第一介質(zhì)層之下，其中，所述浮動(dòng)?xùn)艠O的頂部高于所述埋入擴(kuò)散氧化物的頂部；以及第二介質(zhì)層，其形成在所述浮動(dòng)?xùn)艠O上、并部分延伸至所述埋入擴(kuò)散氧化物之上。
2.如權(quán)利要求1所述的浮動(dòng)?xùn)艠O存儲(chǔ)元件，還包括控制柵極，其形成在所述浮動(dòng)?xùn)艠O與所述第二介質(zhì)層之上。
3.如權(quán)利要求2所述的浮動(dòng)?xùn)艠O存儲(chǔ)元件，其中，所述浮動(dòng)?xùn)艠O與所述控制柵極由圖案化的多晶硅層形成。
4.如權(quán)利要求1所述的浮動(dòng)?xùn)艠O存儲(chǔ)元件，其中，所述浮動(dòng)?xùn)艠O的厚度介于約1000埃至2000埃之間。
5.如權(quán)利要求1所述的浮動(dòng)?xùn)艠O存儲(chǔ)元件，其中，所述埋入擴(kuò)散氧化物的厚度大于約200埃。
6.如權(quán)利要求1所述的浮動(dòng)?xùn)艠O存儲(chǔ)元件，其中，在所述第二介質(zhì)層的頂部與所述埋入擴(kuò)散氧化物的頂部之間的階梯高度介于大約300埃至800埃之間。
7.如權(quán)利要求1所述的浮動(dòng)?xùn)艠O存儲(chǔ)元件，其中，所述第二介質(zhì)層為氧化物-氮化物-氧化物(ONO)介質(zhì)層。
8.一種用以制造浮動(dòng)?xùn)艠O存儲(chǔ)元件的方法，包括在襯底上形成第一介質(zhì)層；在所述第一介質(zhì)層上形成第一多晶硅層；圖案化并蝕刻所述第一多晶硅層，以形成浮動(dòng)?xùn)艠O；在所述襯底中形成埋入擴(kuò)散區(qū)域；在所述第一多晶硅層上形成第二介質(zhì)層；圖案化所述第二介質(zhì)層，以定義埋入擴(kuò)散區(qū)域；以及在所述埋入擴(kuò)散區(qū)域中形成埋入擴(kuò)散氧化物，使得所述埋入擴(kuò)散氧化物侵入所述埋入擴(kuò)散區(qū)域，并延伸至位于所述浮動(dòng)?xùn)艠O下方的所述第一介質(zhì)層的邊緣之下，以增加在所述第二介質(zhì)層的頂部與所述埋入擴(kuò)散氧化物的頂部之間的階梯高度。
9.如權(quán)利要求8所述的方法，還包括在所述浮動(dòng)?xùn)艠O上形成第二多晶硅層并對(duì)其進(jìn)行圖案化，以定義所述元件的控制柵極。
10.如權(quán)利要求8所述的方法，還包括形成光刻膠層并對(duì)其進(jìn)行蝕刻，以定義周邊區(qū)域，以及利用熱工藝在所述周邊區(qū)域中形成周邊氧化物。
11.如權(quán)利要求10所述的方法，其中，所述熱工藝還用以形成所述埋入擴(kuò)散氧化物。
12.如權(quán)利要求8所述的方法，其中，所述第一多晶硅層的厚度介于約1000埃至約2000埃之間。
13.如權(quán)利要求8所述的方法，其中，所述埋入擴(kuò)散氧化物的厚度大于約200埃。
14.如權(quán)利要求8所述的方法，其中，在所述第二介質(zhì)層的頂部與所述埋入擴(kuò)散氧化物的頂部之間的增加的階梯高度介于大約300埃至800埃之間。
全文摘要
一種用以制造浮動(dòng)?xùn)艠O存儲(chǔ)元件的方法，包括使用具有增大的侵入部分的薄埋入擴(kuò)散區(qū)域，其是通過(guò)埋入擴(kuò)散氧化物層侵入氧化擴(kuò)散層并位于浮動(dòng)?xùn)艠O下的溝道氧化物之下而實(shí)現(xiàn)的。此外，該浮動(dòng)?xùn)艠O多晶硅層的高度大于埋入擴(kuò)散層的高度。柵極多晶硅層與埋入擴(kuò)散層之間所增加的階梯高度可產(chǎn)生較高的柵極耦合率，且利用虛接地陣列設(shè)計(jì)時(shí)仍然可以允許較小的單元尺寸。
文檔編號(hào)H01L29/423GK101090137SQ20071010829
公開日2007年12月19日 申請(qǐng)日期2007年6月7日 優(yōu)先權(quán)日2006年6月13日
發(fā)明者劉振欽, 吳俊沛, 楚大綱, 詹耀富 申請(qǐng)人:旺宏電子股份有限公司