移位寄存電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種的移位寄存電路，特別涉及一種用于單一晶體管類型工藝的移位寄存電路。
【背景技術(shù)】
[0002]陣列上柵極驅(qū)動(dòng)電路(GOA，gate driver on array)技術(shù)是現(xiàn)今面板廠基于降低制造成本及窄邊框效果的考慮，而逐漸發(fā)展出來的面板驅(qū)動(dòng)技術(shù)。GOA技術(shù)是利用半導(dǎo)體工藝將移位寄存電路直接制作在面板的玻璃基板上，并利用多個(gè)串接的移位寄存器依序地輸出多個(gè)柵極信號(hào)，以驅(qū)動(dòng)面板的像素陣列。
[0003]在GOA技術(shù)中，移位寄存器對(duì)柵極信號(hào)的下拉速度常影響到柵極信號(hào)驅(qū)動(dòng)像素陣列的成效。然而，由于現(xiàn)今面板在時(shí)序上的設(shè)定，以及移位寄存器中的開關(guān)元件在開關(guān)電壓時(shí)可能產(chǎn)生的漏電流，因此造成移位寄存器對(duì)柵極信號(hào)的下拉速度變慢。若柵極信號(hào)的下拉速度可以有效提升的話，將能優(yōu)化整體面板的顯示畫面，進(jìn)而提升顯示畫面的質(zhì)量。

【發(fā)明內(nèi)容】

[0004]本發(fā)明在于提供一種移位寄存電路，藉以解決柵極信號(hào)的下拉速度變慢而圖像顯示畫面質(zhì)量的問題。
[0005]本發(fā)明所公開的移位寄存電路，包含多個(gè)移位寄存器，其中第i個(gè)移位寄存器與第(1-2)個(gè)移位寄存器、第(i+2)個(gè)移位寄存器以及第(i+4)個(gè)移位寄存器電性連接，i為正整數(shù)。第i個(gè)移位寄存器包含驅(qū)動(dòng)模塊、第一下拉模塊、控制模塊及第二下拉模塊。驅(qū)動(dòng)模塊用以依據(jù)控制信號(hào)，將柵極信號(hào)的電壓電平調(diào)整至?xí)r鐘信號(hào)的電壓電平。第一下拉模塊電性連接至驅(qū)動(dòng)模塊，用以依據(jù)控制信號(hào)與下拉指令，將控制信號(hào)的電壓電平與柵極信號(hào)的電壓電平調(diào)整至參考電壓。控制模塊電性連接至驅(qū)動(dòng)模塊，用以依據(jù)起始信號(hào)的電壓電平，調(diào)整控制信號(hào)的電壓電平。第二下拉模塊包含下拉單元、開關(guān)單元、預(yù)充單元、加速單元及重置單元。下拉單元用以依據(jù)第(i+2)個(gè)移位寄存器的柵極信號(hào)，將控制信號(hào)的電壓電平調(diào)整為參考電壓。開關(guān)單元用以依據(jù)第二下拉信號(hào)將柵極信號(hào)的電壓電平調(diào)整為時(shí)鐘信號(hào)的電壓電平。預(yù)充單元電性連接至驅(qū)動(dòng)模塊，用以依據(jù)柵極信號(hào)的電壓電平調(diào)整第二下拉信號(hào)的電壓電平。加速單元用以將第(i+2)個(gè)移位寄存器的柵極信號(hào)的電壓電平變化耦合至第二下拉信號(hào)。重置單元用以依據(jù)第(i+4)個(gè)移位寄存器的柵極信號(hào)的電壓電平將第二下拉信號(hào)的電壓電平調(diào)整至參考電壓。
[0006]根據(jù)上述本發(fā)明所公開的移位寄存電路，藉由預(yù)充單元調(diào)整第二下拉信號(hào)的電壓電平，以及加速單元將后兩級(jí)移位寄存器的柵極信號(hào)耦合至第二下拉信號(hào)，使得開關(guān)單元可以依據(jù)第二下拉信號(hào)的電壓電平，將柵極信號(hào)的電壓電平下拉至?xí)r鐘信號(hào)的電壓電平，進(jìn)而增加面板顯示的畫面質(zhì)量，并且減少開關(guān)單元容易受到漏電流影響而降低柵極信號(hào)下拉速度的問題。
[0007]以上的關(guān)于本公開內(nèi)容的說明及以下的實(shí)施方式的說明用以示范與解釋本發(fā)明的精神與原理，并且提供本發(fā)明的專利申請(qǐng)范圍更進(jìn)一步的解釋。
【附圖說明】
[0008]圖1是依據(jù)本發(fā)明一實(shí)施例所繪示的移位寄存電路的示意圖。
[0009]圖2是依據(jù)本發(fā)明一實(shí)施例所繪示的移位寄存器的電路示意圖。
[0010]圖3是依據(jù)圖2所繪示的移位寄存器中多個(gè)電壓的時(shí)序圖。
[0011]圖4是依據(jù)本發(fā)明另一實(shí)施例所繪示的移位寄存器的電路示意圖。
[0012]圖5是依據(jù)本發(fā)明再一實(shí)施例所繪示的移位寄存器的電路示意圖。
[0013]圖6是依據(jù)本發(fā)明又一實(shí)施例所繪示的移位寄存器的電路示意圖。
[0014]【符號(hào)說明】
[0015]ll、lla、llb、21a、21b 驅(qū)動(dòng)模塊
[0016]13、13a、13b、23a、23b 第一下拉模塊
[0017]131、131a、131b 第一下拉單元
[0018]132、132a、132b 第二下拉單元
[0019]15、15a、15b 控制模塊
[0020]17、17a、17b 第二下拉模塊
[0021]171、171a、171b、271a、271b 下拉單元
[0022]173、173a、173b、273a、273b 開關(guān)單元
[0023]175、175a、175b、275a、275b 預(yù)充單元
[0024]177、177a、177b 加速單元
[0025]179、179a、179b 重置單元
[0026]A、M、N 節(jié)點(diǎn)
[0027]Cl、C2、Cla、Clb、C2a、C2b、Cla，、Clb’ 電容
[0028]F (5)第二下拉信號(hào)
[0029]F(i+2)、F(i+4)、F’(i+2)、F’ (i+4)第二下拉信號(hào)
[0030]F_a(i+2)、F_b(i+2)第二下拉信號(hào)
[0031]G⑶柵極信號(hào)
[0032]G(i)、G(1-2)、G(i+2)、G(i+4)柵極信號(hào)
[0033]G’ (i)、G，(i_2)、G，(i+2)、G，(i+4)柵極信號(hào)
[0034]G_a(i)、G_a(1-2)、G_a(i+2)、G_a(i+4)柵極信號(hào)
[0035]G_b ⑴、G_b (1-2)、G_b (i+2)、G_b (i+4)柵極信號(hào)
[0036]HC(I)?HC (7)時(shí)鐘信號(hào)
[0037]HC ⑴、HC (i+2)時(shí)鐘信號(hào)
[0038]HC’ (i)、HC，(i+2)時(shí)鐘信號(hào)
[0039]HC_a(i)、HC_a(i+2)時(shí)鐘信號(hào)
[0040]HC_b (i)、HC_b (i+2)時(shí)鐘信號(hào)
[0041]P(i)、P_a(i)、P_b(i)第一下拉控制信號(hào)
[0042]K(i)、K_a(i)、K_b(i)第二下拉控制信號(hào)
[0043]VGH直流信號(hào)
[0044]LCl、LCl_a、LCl_b 下拉指令
[0045]LC2、LC2_a、LC2_b 下拉指令
[0046]SR(I)?SR (η)移位寄存器
[0047]SR’ (i)、SR，(i+2)、SR_a ⑴、SR_b(i)移位寄存器
[0048]Tl第一時(shí)間點(diǎn)
[0049]T2第二時(shí)間點(diǎn)
[0050]T3第三時(shí)間點(diǎn)
[0051]T4第四時(shí)間點(diǎn)
[0052]TlUTlla,Tllb 晶體管開關(guān)
[0053]T31?T33晶體管開關(guān)
[0054]T31a ?T33a、T31b ?T33b、T31c ?T33c 晶體管開關(guān)
[0055]T41?T43晶體管開關(guān)
[0056]T41a ?T43a、T41b ?T43b、T41c ?T43c 晶體管開關(guān)
[0057]T51?T54晶體管開關(guān)
[0058]T51a ?T54a、T51b ?T54b、T51c ?T51c 晶體管開關(guān)
[0059]T61?T64晶體管開關(guān)
[0060]T61a ?T64a、T61b ?T64b、T61c ?T61c 晶體管開關(guān)
[0061]T71?T73晶體管開關(guān)
[0062]T71a ?T73a、T71b ?T73b、T71c ?T73c 晶體管開關(guān)
[0063]T21、T21a、T21b 驅(qū)動(dòng)開關(guān)
[0064]ST (1-2)、ST (i+2)起始信號(hào)
[0065]ST_a (i)、ST_a (i_2)、ST_a (i+2)、ST_a (i+4)起始信號(hào)
[0066]ST_b (1-2)、ST_b (i+2)起始信號(hào)
[0067]Q (3)控制信號(hào)
[0068]Q(i)、Q’ (i)、Q，(i+2)控制信號(hào)