一種移位寄存單元、顯示面板及顯示裝置制造方法
【專利摘要】本發(fā)明實(shí)施例提供了一種移位寄存單元、顯示面板及顯示裝置，用以解決現(xiàn)有的移位寄存單元的結(jié)構(gòu)可能會(huì)導(dǎo)致該移位寄存單元的輸出不正常的問題。該以為寄存單元包括：驅(qū)動(dòng)模塊、輸出模塊、第一晶體管和第二晶體管；通過(guò)將移位寄存單元中的第一晶體管的第二極與該移位寄存單元的輸出端相連，使得即使第二晶體管的溝道寬度遠(yuǎn)小于理論設(shè)計(jì)值時(shí)，也不會(huì)導(dǎo)致該移位寄存單元的輸出不正常。
【專利說(shuō)明】一種移位寄存單元、顯示面板及顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種移位寄存單元、顯示面板及顯示裝置。
【背景技術(shù)】
[0002]液晶顯示器(liquidcrystal display, IXD)或有機(jī)發(fā)光 二極管(OrganicLight-Emitting Diode, OLED)具有低福射、體積小及低耗能等優(yōu)點(diǎn)，已逐漸在部分應(yīng)用中取代傳統(tǒng)的陰極射線管顯示器(Cathode Ray Tube display,CRT),因而被廣泛地應(yīng)用在筆記本電腦、個(gè)人數(shù)字助理(Personal Digital Assistant,PDA)、平面電視,或移動(dòng)電話等信息產(chǎn)品上。傳統(tǒng)液晶顯示器的方式是利用外部驅(qū)動(dòng)芯片來(lái)驅(qū)動(dòng)面板上的芯片以顯示圖像，但為了減少元件數(shù)目并降低制造成本，近年來(lái)逐漸發(fā)展成將驅(qū)動(dòng)電路結(jié)構(gòu)直接制作于顯示面板上，例如采用將柵極驅(qū)動(dòng)電路(gate driver)整合于液晶面板(Gate On Array, GOA)的技術(shù)。
[0003]現(xiàn)有的移位寄存單元的典型結(jié)構(gòu)如圖1所示，其中，VGL為低電壓信號(hào)，晶體管TO、晶體管Tl、晶體管T2、晶體管T3、晶體管T4、晶體管T5和晶體管T6均為非晶娃晶體管，即均為η型晶體管。若Vl為高電平信號(hào)，V2為低電平信號(hào)，當(dāng)前一級(jí)移位寄存單元輸出高電平信號(hào)時(shí)，即OUT (η-1)為高電平信號(hào)，時(shí)鐘阻礙信號(hào)CLKB為低電平信號(hào)，晶體管TO開啟，P點(diǎn)為高電平信號(hào)，晶體管Τ3和晶體管Τ4均開啟，該移位寄存單元輸出低電平信號(hào)，即OUT(η)為低電平信號(hào)；當(dāng)時(shí)鐘阻礙信號(hào)CLKB為高電平信號(hào)時(shí)，Q點(diǎn)的電位在時(shí)鐘阻礙信號(hào)CLKB變?yōu)楦唠娖叫盘?hào)時(shí)迅速升高，之后又由于晶體管Τ3的開啟，Q點(diǎn)的電位又會(huì)由高電位變?yōu)榈碗娢?，因此，Q點(diǎn)的電位會(huì)有一個(gè)在前述電位迅速升高之后，又被迅速被下拉至VGL的過(guò)程，此時(shí)，由于晶體管Τ2在Q點(diǎn)的作用下會(huì)開啟，而晶體管Τ2的開啟會(huì)對(duì)P點(diǎn)的電位進(jìn)一步產(chǎn)生下拉作用，進(jìn)而影響OUT (η)的輸出電壓，當(dāng)晶體管Τ3的溝道寬度與理論設(shè)計(jì)值接近時(shí)，例如當(dāng)晶體管Τ3的溝道寬度為理論設(shè)計(jì)值340 μ m時(shí)，如圖2所示，Q點(diǎn)的電位會(huì)被迅速的拉低至VGL (圖2中虛線橢圓內(nèi)的部分)，晶體管T2開啟時(shí)間很短，不會(huì)對(duì)P點(diǎn)的電位造成影響。此時(shí)，雖然OUT (η-1)不再是高電平信號(hào)，但是由于電容C2的存儲(chǔ)作用，P點(diǎn)依然保持高電位，晶體管T4保持開啟，因此，該移位寄存單元輸出高電平信號(hào)，即OUT (η)為高電平信號(hào)，由于電容C2的自舉作用，P點(diǎn)的電位再次升高，使得晶體管Τ4的驅(qū)動(dòng)能力較強(qiáng)，從而保證了 OUT (η)能夠快速地由低電平變?yōu)楦唠娖健?br> [0004]而當(dāng)晶體管Τ3的溝道寬度與理論設(shè)計(jì)值相差較遠(yuǎn)時(shí)，例如當(dāng)晶體管Τ3的溝道寬度為20 μ m,而理論設(shè)計(jì)值為340 μ m時(shí),如圖3所示，由于受晶體管T3的溝道寬度的限制，晶體管T3的放電能力有限，導(dǎo)致Q點(diǎn)的電位被拉低的時(shí)間比起圖2中Q點(diǎn)被下拉的時(shí)間已大大加長(zhǎng)(圖3中實(shí)線橢圓內(nèi)的部分)，從而延長(zhǎng)了晶體管T2的開啟時(shí)間，這會(huì)使得P點(diǎn)的電位無(wú)法再次升高(圖3中虛線橢圓內(nèi)的部分)，導(dǎo)致P點(diǎn)的電位不夠高，由于P點(diǎn)的電位即為晶體管T4的柵極的電位，因此，這會(huì)導(dǎo)致晶體管T4的驅(qū)動(dòng)能力比較差，從而導(dǎo)致在時(shí)鐘阻礙信號(hào)CLKB由低電平信號(hào)變?yōu)楦唠娖叫盘?hào)時(shí)，該移位寄存單元輸出的信號(hào)從低電平變?yōu)楦唠娖降臅r(shí)間比較長(zhǎng)，即OUT (η)的信號(hào)輸出會(huì)不正常(圖3中實(shí)線圓內(nèi)的部分)。[0005]綜上，當(dāng)采用現(xiàn)有的移位寄存單元的結(jié)構(gòu)時(shí)，移位寄存單元中的晶體管均為非晶硅晶體管，若晶體管T3的溝道寬度遠(yuǎn)小于理論設(shè)計(jì)值時(shí)，會(huì)導(dǎo)致晶體管T2的開啟時(shí)間延長(zhǎng)，這可能會(huì)導(dǎo)致P點(diǎn)的電位無(wú)法再次升高，從而導(dǎo)致了該移位寄存單元的輸出信號(hào)不正
堂
巾O

【發(fā)明內(nèi)容】

[0006]本發(fā)明實(shí)施例提供了一種移位寄存單元、顯示面板及顯示裝置，用以解決在現(xiàn)有的移位寄存單元中的晶體管均為非晶硅晶體管，且晶體管T3的溝道寬度遠(yuǎn)小于理論設(shè)計(jì)值時(shí)，會(huì)導(dǎo)致晶體管T2的開啟時(shí)間延長(zhǎng)，這可能會(huì)導(dǎo)致該移位寄存單元的輸出信號(hào)不正常的問題。
[0007]基于上述問題，本發(fā)明實(shí)施例提供的一種移位寄存單元，包括驅(qū)動(dòng)模塊、輸出模塊、第一晶體管和第二晶體管；
[0008]所述驅(qū)動(dòng)模塊的第一端口接收正向選擇信號(hào)，所述驅(qū)動(dòng)模塊的第二端口接收第一電平信號(hào)，所述驅(qū)動(dòng)模塊的第三端口接收反向選擇信號(hào)，驅(qū)動(dòng)模塊的第四端口接收第二電平信號(hào)，所述驅(qū)動(dòng)模塊的第五端口接收低電壓信號(hào)，所述驅(qū)動(dòng)模塊的第六端口分別連接所述第一晶體管的柵極和所述第二晶體管的第一極，所述驅(qū)動(dòng)模塊的第七端口連接所述輸出模塊的第三端口，所述驅(qū)動(dòng)模塊的第八端口連接所述第一晶體管的第一級(jí)、所述第二晶體管的柵極和所述輸出模塊的第一端口，其連接點(diǎn)為上拉結(jié)點(diǎn)，所述驅(qū)動(dòng)模塊的第九端口接收時(shí)鐘阻礙信號(hào)，所述驅(qū)動(dòng)模塊的第十端口接收時(shí)鐘信號(hào)，所述第一晶體管的第二極連接所述輸出模塊的第三端口，所述第二晶體管的第二極接收所述低電壓信號(hào)，所述輸出模塊的第二端口接收所述時(shí)鐘阻礙信號(hào)，所述輸出模塊的第三端口作為所述移位寄存單元的輸出端；
[0009]所述驅(qū)動(dòng)模塊，用于在所述正向選擇信號(hào)為高電平信號(hào)且所述時(shí)鐘阻礙信號(hào)為低電平信號(hào)時(shí)，通過(guò)自身的第八端口輸出所述第一電平信號(hào)；并在所述反向選擇信號(hào)為高電平信號(hào)且所述時(shí)鐘阻礙信號(hào)為低電平信號(hào)時(shí)，通過(guò)自身的第八端口輸出所述第二電平信號(hào)；并在所述時(shí)鐘信號(hào)為高電平信號(hào)時(shí)，通過(guò)自身的第七端口輸出所述低電壓信號(hào)；以及通過(guò)自身的第六端口輸出所述時(shí)鐘阻礙信號(hào)；以及在所述第二晶體管的第一極的信號(hào)為高電平信號(hào)時(shí)，通過(guò)自身的第七端口輸出所述低電壓信號(hào)；
[0010]所述輸出模塊，用于在所述上拉結(jié)點(diǎn)的電位為高電位時(shí)，通過(guò)自身的第三端口輸出鐘阻礙信號(hào)；并在所述上拉結(jié)點(diǎn)的電位為低電位時(shí)，不再輸出所述時(shí)鐘阻礙信號(hào)；
[0011]所述第一晶體管，用于在所述第二晶體管的第一極的信號(hào)為高電平信號(hào)時(shí)，將所述上拉結(jié)點(diǎn)與所述移位寄存單元的輸出端接通，并在所述第二晶體管的第一極的電平為低電平時(shí)，將所述上拉結(jié)點(diǎn)與所述移位寄存單元的輸出端斷開；
[0012]所述第二晶體管，用于在所述上拉結(jié)點(diǎn)的電位為高電位時(shí)，控制自身的第一極的信號(hào)為所述低電壓信號(hào)；并在所述上拉結(jié)點(diǎn)的電位為低電位時(shí)關(guān)斷。
[0013]本發(fā)明實(shí)施例還提供一種顯示面板，包括本發(fā)明實(shí)施例提供的移位寄存單元。
[0014]本發(fā)明實(shí)施例還提供一種顯示裝置，包括本發(fā)明實(shí)施例提供的顯示面板。
[0015]本發(fā)明實(shí)施例的有益效果包括:
[0016]本發(fā)明實(shí)施例提供了一種移位寄存單元、顯示面板及顯示裝置，由于驅(qū)動(dòng)模塊會(huì)通過(guò)自身的第六端口輸出時(shí)鐘阻礙信號(hào)，因此，當(dāng)上拉結(jié)點(diǎn)的信號(hào)，即第二晶體管的柵極的信號(hào)為高電平信號(hào)且時(shí)鐘阻礙信號(hào)由低電平信號(hào)變?yōu)楦唠娖叫盘?hào)時(shí)，如圖4所示，與驅(qū)動(dòng)模塊的第六端口相連的第二晶體管的第一極的電位首先迅速變?yōu)楦唠娢唬笥钟捎诘诙w管的開啟，第二晶體管的第一極的電平又會(huì)由高電位變?yōu)榈碗娢?圖4中實(shí)線橢圓內(nèi)的部分);因此，第二晶體管的第一極的電平會(huì)有一個(gè)迅速升高，然后又被迅速下拉至低電位的過(guò)程，此時(shí)，與第二晶體管的第一極相連的第一晶體管的柵極的電平會(huì)有一個(gè)迅速升高，然后又被迅速下拉至低電位的過(guò)程，即第一晶體管會(huì)有一個(gè)開啟然后關(guān)斷的過(guò)程，而由于第一晶體管的第一極連接上拉結(jié)點(diǎn)，第一晶體管的第二極連接該移位寄存單元的輸出端，因此，雖然第一晶體管的開啟會(huì)導(dǎo)致上拉結(jié)點(diǎn)與該移位寄存單元的輸出端相連，但是，當(dāng)上拉結(jié)點(diǎn)的信號(hào)為高電平信號(hào)且時(shí)鐘阻礙信號(hào)為高電平信號(hào)時(shí)，該移位寄存單元的輸出端輸出高電平信號(hào)，因此，即使第一晶體管的開啟也不會(huì)對(duì)上拉結(jié)點(diǎn)的高電位產(chǎn)生下拉作用(圖4中虛線橢圓內(nèi)的部分)，避免了由于上拉結(jié)點(diǎn)的電位無(wú)法再次升高導(dǎo)致的該移位寄存單元輸出不正常(圖4中實(shí)線圓內(nèi)的部分)的問題。
【專利附圖】

【附圖說(shuō)明】
[0017]圖1為現(xiàn)有技術(shù)中的移位寄存單元的結(jié)構(gòu)示意圖；
[0018]圖2為采用現(xiàn)有技術(shù)中的移位寄存單元時(shí)，若晶體管T3的溝道寬度等于理論設(shè)計(jì)值，移位寄存單元接收和輸出的信號(hào)的時(shí)序圖；
[0019]圖3為采用現(xiàn)有技術(shù)中的移位寄存單元時(shí)，若晶體管T3的溝道寬度遠(yuǎn)小于理論設(shè)計(jì)值，移位寄存單元接收和輸出的信號(hào)的時(shí)序圖；
[0020]圖4為采用本發(fā)明實(shí)施例提供的移位寄存單元時(shí)，若晶體管T3的溝道寬度遠(yuǎn)小于理論設(shè)計(jì)值，移位寄存單元接收和輸出的信號(hào)的時(shí)序圖；
[0021]圖5為本發(fā)明實(shí)施例提供的移位寄存單元的結(jié)構(gòu)之一的示意圖；
[0022]圖6為本發(fā)明實(shí)施例提供的移位寄存單元的結(jié)構(gòu)之二的示意圖；
[0023]圖7為本發(fā)明實(shí)施例提供的移位寄存單元的結(jié)構(gòu)之三的示意圖；
[0024]圖8為本發(fā)明實(shí)施例提供的移位寄存單元的結(jié)構(gòu)之四的示意圖；
[0025]圖9為本發(fā)明實(shí)施例提供的移位寄存單元的結(jié)構(gòu)之五的示意圖；
[0026]圖10為本發(fā)明實(shí)施例提供的移位寄存單元的結(jié)構(gòu)之六的示意圖；
[0027]圖11為本發(fā)明實(shí)施例提供的移位寄存單元的結(jié)構(gòu)之七的示意圖；
[0028]圖12為本發(fā)明實(shí)施例提供的移位寄存單元的結(jié)構(gòu)之八的示意圖；
[0029]圖13為本發(fā)明實(shí)施例提供的移位寄存單元正向掃描時(shí)的工作時(shí)序圖；
[0030]圖14為本發(fā)明實(shí)施例提供的移位寄存單元反向掃描時(shí)的工作時(shí)序圖。
【具體實(shí)施方式】
[0031]本發(fā)明實(shí)施例提供了一種移位寄存單元、顯示面板及顯示裝置，通過(guò)將移位寄存單元中的第一晶體管的第二極與該移位寄存單元的輸出端相連，使得即使第二晶體管的溝道寬度遠(yuǎn)小于理論設(shè)計(jì)值時(shí)，也不會(huì)導(dǎo)致該移位寄存單元的輸出不正常。
[0032]下面結(jié)合說(shuō)明書附圖，對(duì)本發(fā)明實(shí)施例提供的一種移位寄存單元、顯示面板和顯示裝置的【具體實(shí)施方式】進(jìn)行說(shuō)明。[0033]本發(fā)明實(shí)施例提供的一種移位寄存單元，如圖5所示，包括驅(qū)動(dòng)模塊21、輸出模塊22、第一晶體管Ml和第二晶體管M2 ；
[0034]驅(qū)動(dòng)模塊21的第一端口 I接收正向選擇信號(hào)CH0F，驅(qū)動(dòng)模塊21的第二端口 2接收第一電平信號(hào)VI,驅(qū)動(dòng)模塊21的第三端口 3接收反向選擇信號(hào)CH0B,驅(qū)動(dòng)模塊21的第四端口 4接收第二電平信號(hào)V2，驅(qū)動(dòng)模塊21的第五端口 5接收低電壓信號(hào)VGL，驅(qū)動(dòng)模塊21的第六端口 6分別連接第一晶體管Ml的柵極和第二晶體管M2的第一極，驅(qū)動(dòng)模塊21的第七端口 7連接輸出模塊22的第三端口 3，驅(qū)動(dòng)模塊21的第八端口 8連接第一晶體管Ml的第一級(jí)、第二晶體管M2的柵極和輸出模塊22的第一端口 1，其連接點(diǎn)為上拉結(jié)點(diǎn)I3U,驅(qū)動(dòng)模塊21的第九端口 9接收時(shí)鐘阻礙信號(hào)CLKB，驅(qū)動(dòng)模塊21的第十端口 10接收時(shí)鐘信號(hào)CLK，第一晶體管Ml的第二極連接輸出模塊22的第三端口 3，第二晶體管M2的第二極接收低電壓信號(hào)VGL，輸出模塊22的第二端口 2接收時(shí)鐘阻礙信號(hào)CLKB，輸出模塊22的第三端口 3作為所述移位寄存單元的輸出端OUTPUT ；
[0035]驅(qū)動(dòng)模塊21，用于在正向選擇信號(hào)CHOF為高電平信號(hào)且時(shí)鐘阻礙信號(hào)CLKB為低電平信號(hào)時(shí)，通過(guò)自身的第八端口 8輸出第一電平信號(hào)VI，即使得上拉結(jié)點(diǎn)的信號(hào)為第一電平信號(hào)；并在反向選擇信號(hào)CHOB為高電平信號(hào)且時(shí)鐘阻礙信號(hào)CLKB為低電平信號(hào)時(shí)，通過(guò)自身的第八端口 8輸出第二電平信號(hào)V2，即使得上拉結(jié)點(diǎn)PU的信號(hào)為第二電平信號(hào)；并在時(shí)鐘信號(hào)CLK為高電平信號(hào)時(shí)，將自身的第五端口 5與自身的第七端口 7接通，從而將從自身的第五端口 5接收到的低電壓信號(hào)VGL通過(guò)自身的第七端口 7輸出；以及將通過(guò)自身的第九端口 9接收到的時(shí)鐘阻礙信號(hào)CLKB通過(guò)自身的第六端口 6輸出；以及在第二晶體管M2的第一極的信號(hào)為高電平信號(hào)時(shí)，將自身的第五端口 5與自身的第七端口 7接通，從而將從自身的第五端口 5接收到的低電壓信號(hào)VGL通過(guò)自身的第七端口 7輸出；
[0036]輸出模塊22，用于在上拉結(jié)點(diǎn)PU的電位為高電位時(shí)，將自身的第二端口 2與自身的第三端口 3接通，從而將通過(guò)自身的第二端口 2接收到的時(shí)鐘阻礙信號(hào)CLKB通過(guò)自身的第三端口 3輸出；并在上拉結(jié)點(diǎn)的電位為低電位時(shí)，將自身的第二端口 2與自身的第三端口 3斷開，從而不再將通過(guò)自身的第二端口 2接收到的時(shí)鐘阻礙信號(hào)CLKB通過(guò)自身的第三端口 3輸出；
[0037]第一晶體管M1，用于在第二晶體管M2的第一極的信號(hào)為高電平信號(hào)時(shí)開啟，將上拉結(jié)點(diǎn)PU與該移位寄存單元的輸出端OUTPUT接通，并在第二晶體管M2的第一極的電平為低電平時(shí)關(guān)斷，將上拉結(jié)點(diǎn)I3U與該移位寄存單元的輸出端OUTPUT斷開；
[0038]第二晶體管M2，用于在上拉結(jié)點(diǎn)PU的電位為高電位時(shí)開啟，控制自身的第一極的信號(hào)為低電壓信號(hào)VGL ;并在上拉結(jié)點(diǎn)的電位為低電位時(shí)關(guān)斷。
[0039]進(jìn)一步地，結(jié)合圖5、圖6，本發(fā)明實(shí)施例提供的移位寄存單元中的驅(qū)動(dòng)模塊包括第一驅(qū)動(dòng)單元211、第二驅(qū)動(dòng)單元212和第三驅(qū)動(dòng)單元213 ；
[0040]第一驅(qū)動(dòng)單元211的第一端口 I為驅(qū)動(dòng)模塊21的第一端口 I，第一驅(qū)動(dòng)單元211的第二端口 2為驅(qū)動(dòng)模塊21的第二端口 2，第一驅(qū)動(dòng)單元211的第三端口 3和第二驅(qū)動(dòng)單元212的第三端口 3均為驅(qū)動(dòng)模塊21的第八端口 8，第二驅(qū)動(dòng)單元212的第一端口 I為驅(qū)動(dòng)模塊21的第三端口 3，第二驅(qū)動(dòng)單元212的第二端口 2為驅(qū)動(dòng)模塊21的第四端口 4，第三驅(qū)動(dòng)單元213的第一端口 I為驅(qū)動(dòng)模塊21的第九端口 9，第三驅(qū)動(dòng)單元213的第二端口2為驅(qū)動(dòng)模塊21的第十端口 10，第三驅(qū)動(dòng)單213元的第三端口 3為驅(qū)動(dòng)模塊21的第七端口 7，第三驅(qū)動(dòng)單元213的第四端口 4為驅(qū)動(dòng)模塊21的第五端口 5，第三驅(qū)動(dòng)單元213的第五端口 5為驅(qū)動(dòng)模塊21的第六端口 6 ；
[0041]第一驅(qū)動(dòng)單兀211,用于在正向選擇信號(hào)CHOF為高電平信號(hào)時(shí),將通過(guò)自身的第二端口 2接收到的第一電平信號(hào)Vl通過(guò)自身的第三端口輸出；
[0042]第二驅(qū)動(dòng)單元212，用于在反向選擇信號(hào)CHOB為高電平信號(hào)時(shí)，將通過(guò)自身的第二端口 2接收到的第二電平信號(hào)V2通過(guò)自身的第三端口輸出；
[0043]第三驅(qū)動(dòng)單元213，用于在時(shí)鐘信號(hào)CLK為高電平信號(hào)時(shí)，將自身的第四端口 4與自身的第三端口 3接通，從而將從自身的第四端口 4接收到的低電壓信號(hào)VGL通過(guò)自身的第三端口 3輸出；并將通過(guò)自身的第一端口 I接收到的時(shí)鐘阻礙信號(hào)CLKB通過(guò)自身的第五端口 5輸出；以及在第二晶體管M2的第一極的信號(hào)為高電平信號(hào)時(shí),將自身的第四端口 4與自身的第三端口 3接通，從而將從自身的第四端口 4接收到的低電壓信號(hào)VGL通過(guò)自身的第三端口 3輸出。
[0044]進(jìn)一步地，結(jié)合圖6、圖7，本發(fā)明實(shí)施例提供的移位寄存單元中的第一驅(qū)動(dòng)單元包括第三晶體管M3 ;第三晶體管M3的柵極為第一驅(qū)動(dòng)單元211的第一端口 1，第三晶體管M3的第一極為第一驅(qū)動(dòng)單元211的第二端口 2，第三晶體管M3的第二極為第一驅(qū)動(dòng)單元211的第三端口 3 ;第三晶體管M3用于，在正向選擇信號(hào)CHOF為高電平信號(hào)時(shí)開啟，使得上拉結(jié)點(diǎn)PU的信號(hào)為第一電平信號(hào)VI，并在正向選擇信號(hào)CHOF為低電平信號(hào)時(shí)關(guān)斷。
[0045]進(jìn)一步地，如圖6、圖7所示，本發(fā)明實(shí)施例提供的移位寄存單元中的第二驅(qū)動(dòng)單元212包括第四晶體管M4 ;第四晶體管M4的柵極為第二驅(qū)動(dòng)單元212的第一端口 1，第四晶體管M4的第一極為第二驅(qū)動(dòng)單元212的第二端口 2，第四晶體管M4的第二極為第二驅(qū)動(dòng)單元212的第三端口 3 ;第四晶體管M4用于，在反向選擇信號(hào)CHOB為高電平信號(hào)時(shí)開啟，使得上拉結(jié)點(diǎn)PU的信號(hào)為第二電平信號(hào)V2，并在反向選擇信號(hào)CHOB為低電平信號(hào)時(shí)關(guān)斷。
[0046]進(jìn)一步地，如圖6、圖7所示，本發(fā)明實(shí)施例提供的移位寄存單元中的第三驅(qū)動(dòng)單兀包括第一電容Cl、第五晶體管M5和第六晶體管M6 ；
[0047]第一電容Cl的一端為第三驅(qū)動(dòng)單兀213的第一端口 I,第一電容Cl的另一端和第五晶體管M5的柵極均為第三驅(qū)動(dòng)單元213的第五端口 5，第五晶體管M5的第一極和第六晶體管M6的第一極均為第三驅(qū)動(dòng)單元213的第三端口 3，第五晶體管M5的第二極和第六晶體管M6的第二極均為第三驅(qū)動(dòng)單元213的第四端口 4，第六晶體管M6的柵極為第三驅(qū)動(dòng)單元213的第二端口 2 ；
[0048]第一電容Cl用于，將接收到的時(shí)鐘阻礙信號(hào)CLKB耦合到第二晶體管M2的第一極；
[0049]第五晶體管M5用于，在第二晶體管M2的第一極的電平為高電平時(shí)開啟，從而控制該移位寄存單元的輸出端OUTPUT輸出低電壓信號(hào)VGL，并在第二晶體管M2的第一極的電平為低電平時(shí)關(guān)斷；
[0050]第六晶體管M6用于,在時(shí)鐘信號(hào)CLK為高電平信號(hào)時(shí)開啟，從而控制該移位寄存單元的輸出端OUTPUT輸出低電壓信號(hào)VGL，并在時(shí)鐘信號(hào)CLK為低電平信號(hào)時(shí)關(guān)斷。
[0051]進(jìn)一步地，結(jié)合圖7、圖8，本發(fā)明實(shí)施例提供的移位寄存單元中輸出模塊包括第二電容C2和第七晶體管M7 ;第二電容C2的一端和第七晶體管M7的柵極均為輸出模塊22的第一端口 1，第二電容C2的另一端和第七晶體管M7的第二極均為輸出模塊22的第三端口 3，第七晶體管M7的第一極為輸出模塊22的第二端口 2 ;第二電容C2用于存儲(chǔ)上拉結(jié)點(diǎn)PU的電壓信號(hào)；第七晶體管M7用于，在上拉結(jié)點(diǎn)PU的電位為高電位時(shí)開啟，從而將接收到的時(shí)鐘阻礙信號(hào)CLKB輸出，并在上拉結(jié)點(diǎn)PU的電位為低電位時(shí)關(guān)斷，不再將接收到的時(shí)鐘阻礙信號(hào)CLKB輸出。
[0052]進(jìn)一步地，如圖9所示，本發(fā)明實(shí)施例提供的移位寄存單元還可以包括第一復(fù)位模塊23，第一復(fù)位模塊23的第一端口 I接收復(fù)位信號(hào)RST，第一復(fù)位模塊23的第二端口 2連接第二晶體管M2的第一極；第一復(fù)位模塊23用于，在復(fù)位信號(hào)RST為高電平信號(hào)時(shí)，將通過(guò)自身的第一端口 I接收到的復(fù)位信號(hào)RST通過(guò)自身的第二端口 2輸出。
[0053]當(dāng)在本發(fā)明實(shí)施例提供的移位寄存單元中增加第一復(fù)位模塊后，可以在每一幀開始之前，將復(fù)位信號(hào)RST置為高電平信號(hào)一段時(shí)間，使得第一復(fù)位模塊的第二端口輸出高電平信號(hào)，也就是說(shuō)，使得第一晶體管Ml的柵極的信號(hào)和第五晶體管M5的柵極的信號(hào)均為高電平信號(hào)，從而使第一晶體管Ml和第五晶體管M5均開啟，第五晶體管M5的開啟使得該移位寄存單元的輸出端OUTPUT的信號(hào)為低電壓信號(hào)VGL，第一晶體管Ml的開啟使得上拉結(jié)點(diǎn)I3U與該移位寄存單元的輸出端OUTPUT接通，即使得上拉結(jié)點(diǎn)I3U的信號(hào)為低電壓信號(hào)VGL，這樣，就可以在每一幀開始之前將上拉結(jié)點(diǎn)PU的電平置為低電平，將該移位寄存單元連接的柵極線的電平置為低電平，避免該移位寄存單元在輸出前一幀信號(hào)時(shí)可能殘留在上拉結(jié)點(diǎn)和該移位寄存單元連接的柵極線的信號(hào)沒有被清空，而對(duì)后一幀信號(hào)產(chǎn)生影響；如果在開機(jī)時(shí)將復(fù)位信號(hào)置位高電平信號(hào)一段時(shí)間，可以避免出現(xiàn)開機(jī)花屏的問題。
[0054]進(jìn)一步地，如圖9、圖10所示，本發(fā)明實(shí)施例提供的移位寄存單元中的第一復(fù)位模塊包括第八晶體管M8,第八晶體管M8的柵極和第八晶體管M8的第一極均為第一復(fù)位模塊23的第一端口 1，第八晶體管M8的第二極為第一復(fù)位模塊23的第二端口 2 ;第八晶體管M8用于，在復(fù)位信號(hào)RST為高電平信號(hào)時(shí)開啟，并在復(fù)位信號(hào)RST為低電平信號(hào)時(shí)關(guān)斷。
[0055]進(jìn)一步地，如圖11所示，本發(fā)明實(shí)施例提供的移位寄存單元還可以包括第二復(fù)位模塊24，第二復(fù)位模塊24的第一端口 I連接上拉結(jié)點(diǎn)PU、第二復(fù)位模塊24的第二端口 2接收低電壓信號(hào)VGL，第二復(fù)位模塊24的第三端口 3連接移位寄存單元的輸出端OUTPUT，第二復(fù)位模塊24的第四端口 4接收復(fù)位信號(hào)RST ;第二復(fù)位模塊24用于，在復(fù)位信號(hào)RST為高電平信號(hào)時(shí)，將自身的第一端口 I和自身的第二端口 2接通，并將自身的第三端口 3和自身的第二端口 2接通，使得自身的第一端口 I和第三端口 3均輸出低電壓信號(hào)VGL。
[0056]進(jìn)一步地，如圖11、圖12所示，本發(fā)明實(shí)施例提供的移位寄存單元中的第二復(fù)位模塊包括第九晶體管M9和第十晶體管MlO ;第九晶體管M9的柵極和第十晶體管MlO的柵極均為第二復(fù)位模塊24的第四端口 4，第九晶體管M9的第一極為第二復(fù)位模塊24的第一端口 1，第九晶體管M9的第二極和第十晶體管MlO的第二極均為第二復(fù)位模塊24的第二端口 2，第十晶體管MlO的第一極為第二復(fù)位模塊24的第三端口 3 ;第九晶體管M9用于，在復(fù)位信號(hào)RST為高電平信號(hào)時(shí)開啟，使得上拉結(jié)點(diǎn)的信號(hào)為低電壓信號(hào)VGL，并在復(fù)位信號(hào)RST為低電平信號(hào)時(shí)關(guān)斷；第十晶體管MlO用于，在復(fù)位信號(hào)RST為高電平信號(hào)時(shí)開啟，使得該移位寄存單元的輸出端OUTPUT的信號(hào)為低電壓信號(hào)VGL，并在復(fù)位信號(hào)RST為低電平號(hào)時(shí)關(guān)斷。
[0057]當(dāng)在本發(fā)明實(shí)施例提供的移位寄存單元中增加第二復(fù)位模塊后，可以在每一幀開始之前，將復(fù)位信號(hào)置為高電平信號(hào)一段時(shí)間，使得第二復(fù)位模塊的第一端口和第三端口均輸出低電壓信號(hào)VGL，也就是說(shuō)，使得上拉結(jié)點(diǎn)的電平為低電平，并使得該移位寄存單元的輸出端OUTPUT的電平為低電平，這樣，就可以在每一幀開始之前將上拉結(jié)點(diǎn)PU的電平置為低電平，將該移位寄存單元連接的柵極線的電平置為低電平，避免該移位寄存單元在輸出前一幀信號(hào)時(shí)可能殘留在上拉結(jié)點(diǎn)和該移位寄存單元連接的柵極線的信號(hào)沒有被清空，而對(duì)后一幀信號(hào)產(chǎn)生影響；如果在開機(jī)時(shí)將復(fù)位信號(hào)置位高電平信號(hào)一段時(shí)間，可以避免出現(xiàn)開機(jī)花屏的問題。
[0058]對(duì)于液晶顯示領(lǐng)域的晶體管來(lái)說(shuō)，漏極和源極沒有明確的區(qū)別，因此本發(fā)明實(shí)施例中所提到的晶體管的第一極可以為晶體管的源極(或漏極)，晶體管的第二極可以為晶體管的漏極(或源極)。如果晶體管的源極為第一極，那么該晶體管的漏極為第二極；如果晶體管的漏極為第一極，那么晶體管的源極為第二極。
[0059]當(dāng)本發(fā)明實(shí)施例提供的移位寄存單元所組成的移位寄存器正向掃描時(shí)，每個(gè)移位寄存單元接收到的第一電平信號(hào)為高電平信號(hào)，每個(gè)移位寄存單元接收到的第二電平信號(hào)為低電平信號(hào)；除第一級(jí)移位寄存單元之外，每個(gè)移位寄存單元接收到的正向選擇信號(hào)CHOF為其前一級(jí)移位寄存單元輸出的信號(hào)，第一級(jí)移位寄存單元接收第一冗余移位寄存單元輸出的信號(hào)作為其正向選擇信號(hào)CH0F，而第一冗余移位寄存單元接收到的正向選擇信號(hào)CHOF為初始觸發(fā)信號(hào)STV ;除了最后一級(jí)移位寄存單元之外，每個(gè)移位寄存單元接收到的反向選擇信號(hào)CHOB為后一級(jí)移位寄存單元輸出的信號(hào)，最后一級(jí)移位寄存單元接收第二冗余移位寄存單元輸出的信號(hào)作為其反向選擇信號(hào)CH0B。
[0060]當(dāng)本發(fā)明實(shí)施例提供的移位寄存單元所組成的移位寄存器反向掃描時(shí)，每個(gè)移位寄存單元接收到的第一電平信號(hào)為低電平信號(hào)，每個(gè)移位寄存單元接收到的第二電平信號(hào)為高電平信號(hào)；除最后一級(jí)移位寄存單元之外，每個(gè)移位寄存單元接收到的反向選擇信號(hào)CHOB為其后一級(jí)移位寄存單元輸出的信號(hào)，最后一級(jí)移位寄存單元接收第二冗余移位寄存單元輸出的信號(hào)作為其反向選擇信號(hào)CH0B，第二冗余移位寄存單元接收到的反向選擇信號(hào)為初始觸發(fā)信號(hào)STV ;除了第一級(jí)移位寄存單元之外，每個(gè)移位寄存單元接收到的正向選擇信號(hào)CHOF為其前一級(jí)移位寄存單元輸出的信號(hào)，第一級(jí)移位寄存單元接收第一冗余移位寄存單元輸出的信號(hào)作為其正向選擇信號(hào)CH0F。
[0061]為了進(jìn)一步說(shuō)明本發(fā)明實(shí)施例提供的移位寄存單元，下面結(jié)合圖13和圖14所示的時(shí)序圖說(shuō)明本發(fā)明實(shí)施例提供的移位寄存單元的工作原理，其中，圖13為正向掃描時(shí)移位寄存單元的工作時(shí)序圖，圖14為反向掃描時(shí)移位寄存單元的工作時(shí)序圖。
[0062]如圖13所不,正向掃描時(shí),第一電平信號(hào)Vl為高電平信號(hào)，第二電平信號(hào)V2為低電平信號(hào)，本發(fā)明實(shí)施例提供的移位寄存單元的工作時(shí)序可以分為6個(gè)階段。
[0063]復(fù)位階段:復(fù)位信號(hào)RST為高電平信號(hào)，即圖10所示的移位寄存單元中第一晶體管Ml的柵極的信號(hào)和第五晶體管M5的柵極的信號(hào)均為高電平信號(hào)，這使得第一晶體管Ml和第五晶體管M5均開啟，第五晶體管M5的開啟使得該移位寄存單元的輸出端OUTPUT的信號(hào)為低電壓信號(hào)VGL,第一晶體管Ml的開啟使得上拉結(jié)點(diǎn)F1U與該移位寄存單兀的輸出端OUTPUT接通，即使得上拉結(jié)點(diǎn)I3U的信號(hào)為低電壓信號(hào)VGL ;同理，復(fù)位信號(hào)RST為高電平信號(hào)，即圖12所示的移位寄存單元中第九晶體管M9和第十晶體管MlO均開啟，第九晶體管M9的開啟使得上拉結(jié)點(diǎn)PU的電平為低電平，第十晶體管MlO的開啟使得該移位寄存單元的輸出端OUTPUT的電平為低電平。[0064]第I階段:時(shí)鐘信號(hào)CLK為高電平信號(hào)，時(shí)鐘阻礙信號(hào)CLKB為低電平信號(hào)，正向選擇信號(hào)CHOF為高電平信號(hào)，反向選擇信號(hào)CHOB為低電平信號(hào)。此時(shí)，參照?qǐng)D8，第三晶體管M3的柵極接收到的正向選擇信號(hào)CHOF為高電平信號(hào)，第三晶體管M3開啟，上拉結(jié)點(diǎn)I3U的信號(hào)為第一電平信號(hào)VI，即為高電平信號(hào)，第二電容C2存儲(chǔ)該高電平信號(hào)，第七晶體管M7開啟，使得該移位寄存單元開始將接收到的時(shí)鐘阻礙信號(hào)CLKB輸出，而由于此時(shí)時(shí)鐘阻礙信號(hào)CLKB為低電平信號(hào)，也就是說(shuō)，此時(shí)該移位寄存單元輸出低電平信號(hào)；此時(shí)，第四晶體管M4的柵極接收到的反向選擇信號(hào)CHOB為低電平信號(hào)，第四晶體管M4關(guān)斷；由于時(shí)鐘信號(hào)CLK為高電平信號(hào),第六晶體管M6開啟，使得該移位寄存單兀的輸出端的信號(hào)為低電壓信號(hào)；由于上拉結(jié)點(diǎn)PU為高電平信號(hào)，第二晶體管M2開啟，因此，第一晶體管Ml的柵極的信號(hào)和第五晶體管M5的柵極的信號(hào)均為低電壓信號(hào)，第一晶體管Ml和第五晶體管M5均關(guān)斷。
[0065]第2階段:時(shí)鐘信號(hào)CLK為低電平信號(hào)，時(shí)鐘阻礙信號(hào)CLKB為高電平信號(hào)，正向選擇信號(hào)CHOF為低電平信號(hào)，反向選擇信號(hào)CHOB為低電平信號(hào)。此時(shí),第三晶體管M3的柵極接收到的正向選擇信號(hào)CHOF為低電平信號(hào)，第三晶體管M3關(guān)斷，但由于第二電容C2的存儲(chǔ)作用，上拉結(jié)點(diǎn)PU的信號(hào)維持高電平信號(hào)，第七晶體管保持M7開啟，使得該移位寄存單元開始將接收到的時(shí)鐘阻礙信號(hào)CLKB輸出，而由于此時(shí)時(shí)鐘阻礙信號(hào)CLKB為高電平信號(hào)，也就是說(shuō)，此時(shí)該移位寄存單元輸出高電平信號(hào)；此時(shí)，第四晶體管M4的柵極接收到的反向選擇信號(hào)CHOB為低電平信號(hào),第四晶體管M4關(guān)斷；由于時(shí)鐘信號(hào)CLK為低電平信號(hào)，第六晶體管M6關(guān)斷；由于時(shí)鐘阻礙信號(hào)CLKB為高電平信號(hào)，因此，第二晶體管M2的第一極的信號(hào)為高電平信號(hào)，同時(shí)由于上拉結(jié)點(diǎn)PU為高電平信號(hào)，第二晶體管M2開啟，因此，第二晶體管M2的第一極的信號(hào)迅速變?yōu)榈碗娖叫盘?hào)，也就是說(shuō)，第一晶體管Ml的柵極的信號(hào)和第五晶體管M5的柵極的信號(hào)存在一個(gè)由高電平信號(hào)迅速變?yōu)榈碗妷盒盘?hào)的過(guò)程，第一晶體管Ml和第五晶體管M5均會(huì)先開啟然后迅速關(guān)斷，雖然，第五晶體管M5的開啟會(huì)導(dǎo)致該移位寄存單元的輸出端與提供低電壓信號(hào)VGL的端口接通，但是，由于第五晶體管M5的溝道寬度的限制，使得第五晶體管M5對(duì)該移位寄存單元的輸出端連接的柵極線的高電平的下拉作用很小，也就是說(shuō)，第五晶體管M5的開啟不會(huì)對(duì)該移位寄存單元輸出的信號(hào)造成影響，該移位寄存單元的輸出端OUTPUT依然輸出高電平信號(hào)，而第一晶體管Ml的開啟，會(huì)使得上拉結(jié)點(diǎn)PU與該移位寄存單元的輸出端OUTPUT相連，而由于該移位寄存單元的輸出端OUTPUT輸出高電平信號(hào)，因此，可以避免對(duì)上拉結(jié)點(diǎn)PU的電位的下拉。同時(shí)由于自舉作用，即第二電容C2連接移位寄存單元的輸出端OUTPUT的一端由第I階段的低電平變?yōu)榈诙A段的高電平，因此，連接于第二電容C2的另一端的上拉結(jié)點(diǎn)的電位會(huì)進(jìn)一步上升。
[0066]第3階段:時(shí)鐘信號(hào)CLK為高電平信號(hào)，時(shí)鐘阻礙信號(hào)CLKB為低電平信號(hào)，正向選擇信號(hào)CHOF為低電平信號(hào)，反向選擇信號(hào)CHOB為高電平信號(hào)。此時(shí)，第三晶體管M3的柵極接收到的正向選擇信號(hào)CHOF為低電平信號(hào)，第三晶體管M3關(guān)斷，而第四晶體管M4的柵極接收到的反向選擇信號(hào)CHOB為高電平信號(hào)，第四晶體管M4開啟，上拉結(jié)點(diǎn)的信號(hào)為第二電平信號(hào)V2，即為低電平信號(hào)，第二電容C2存儲(chǔ)該低電平信號(hào)，第七晶體管M7關(guān)斷，使得該移位寄存單元不再將接收到的時(shí)鐘阻礙信號(hào)CLKB輸出；由于時(shí)鐘信號(hào)CLK為高電平信號(hào)，第六晶體管M6開啟，使得該移位寄存單兀的輸出端OUTPUT的信號(hào)為低電壓信號(hào)；由于上拉結(jié)點(diǎn)PU的信號(hào)為低電平信號(hào)，第二晶體管M2關(guān)斷，同時(shí)由于時(shí)鐘阻礙信號(hào)CLKB為低電平信號(hào)，因此，第一晶體管Ml的柵極的信號(hào)和第五晶體管M5的柵極的信號(hào)均為低電平信號(hào)，第一晶體管Ml和第五晶體管M5均關(guān)斷。
[0067]第4階段:時(shí)鐘信號(hào)CLK為低電平信號(hào)，時(shí)鐘阻礙信號(hào)CLKB為高電平信號(hào)，正向選擇信號(hào)CHOF為低電平信號(hào)，反向選擇信號(hào)CHOB為低電平信號(hào)。此時(shí)，第三晶體管M3的柵極接收到的正向選擇信號(hào)CHOF為低電平信號(hào)，第三晶體管M3關(guān)斷，第四晶體管M4的柵極接收到的反向選擇信號(hào)CHOB為低電平信號(hào)，第四晶體管M4關(guān)斷，由于第二電容C2的存儲(chǔ)作用，上拉結(jié)點(diǎn)PU的信號(hào)依然為低電平信號(hào)，第七晶體管M7關(guān)斷，使得該移位寄存單元不再將接收到的時(shí)鐘阻礙信號(hào)CLKB輸出；由于時(shí)鐘信號(hào)CLK為低電平信號(hào)，第六晶體管M6關(guān)斷；由于上拉結(jié)點(diǎn)PU的信號(hào)為低電平信號(hào)，第二晶體管M2關(guān)斷，同時(shí)由于時(shí)鐘阻礙信號(hào)CLKB為高電平信號(hào)，因此，第一晶體管Ml的柵極的信號(hào)和第五晶體管M5的柵極的信號(hào)均為高電平信號(hào)，第一晶體管Ml和第五晶體管M5均開啟，第五晶體管M5的開啟，使得該移位寄存單兀的輸出端OUTPUT的信號(hào)為低電壓信號(hào),第一晶體管Ml的開啟，使得上拉結(jié)點(diǎn)F1U與該移位寄存單元的輸出端OUTPUT相連，從而使上拉結(jié)點(diǎn)I3U的信號(hào)為低電壓信號(hào)。
[0068]第5階段:時(shí)鐘信號(hào)CLK為高電平信號(hào)，時(shí)鐘阻礙信號(hào)CLKB為低電平信號(hào)，正向選擇信號(hào)CHOF為低電平信號(hào)，反向選擇信號(hào)CHOB為低電平信號(hào)。此時(shí),第三晶體管M3的柵極接收到的正向選擇信號(hào)CHOF為低電平信號(hào)，第三晶體管M3關(guān)斷，第四晶體管M4的柵極接收到的反向選擇信號(hào)CHOB為低電平信號(hào)，第四晶體管M4關(guān)斷，由于第二電容C2的存儲(chǔ)作用，上拉結(jié)點(diǎn)PU的信號(hào)依然為低電平信號(hào)，第七晶體管M7關(guān)斷，使得該移位寄存單元不再將接收到的時(shí)鐘阻礙信號(hào)CLKB輸出；由于時(shí)鐘信號(hào)CLK為高電平信號(hào)，第六晶體管M6開啟，使得該移位寄存單兀的輸出端OUTPUT的信號(hào)為低電壓信號(hào)；由于上拉結(jié)點(diǎn)PU的信號(hào)為低電平信號(hào)，第二晶體管M2關(guān)斷，同時(shí)由于時(shí)鐘阻礙信號(hào)CLKB為低電平信號(hào)，因此，第一晶體管Ml的柵極的信號(hào)和第五晶體管M5的柵極的信號(hào)均為低電平信號(hào)，第一晶體管Ml和第五晶體管M5均關(guān)斷。
[0069]之后，依次重復(fù)第4階段和第5階段，直至本發(fā)明實(shí)施例提供的移位寄存器接收到的正向選擇信號(hào)CHOF為高電平信號(hào)時(shí)再重新執(zhí)行第I階段至第5階段；或者直到本發(fā)明實(shí)施例提供的移位寄存單元接收到復(fù)位信號(hào)RST為高電平信號(hào)時(shí)執(zhí)行復(fù)位階段。其中，第I階段和第2階段為該移位寄存單元的工作時(shí)間，即該移位寄存單元的輸出端連接的柵極線被選中的時(shí)間，而第3階段、第4階段、第5階段以及復(fù)位階段為該移位寄存單元的非工作時(shí)間，即該移位寄存單元的輸出端連接的柵極線未被選中的時(shí)間。
[0070]如圖14所不,反向掃描時(shí),第一電平信號(hào)Vl為低電平信號(hào)，第二電平信號(hào)V2為高電平信號(hào)，本發(fā)明實(shí)施例提供的移位寄存單元的工作時(shí)序可以分為6個(gè)階段。
[0071]復(fù)位階段:復(fù)位信號(hào)RST為高電平信號(hào)，即圖10所示的移位寄存單元中第一晶體管Ml的柵極的信號(hào)和第五晶體管M5的柵極的信號(hào)均為高電平信號(hào)，這使得第一晶體管Ml和第五晶體管M5均開啟，第五晶體管M5的開啟使得該移位寄存單元的輸出端OUTPUT的信號(hào)為低電壓信號(hào)VGL,第一晶體管Ml的開啟使得上拉結(jié)點(diǎn)F1U與該移位寄存單兀的輸出端OUTPUT接通，即使得上拉結(jié)點(diǎn)I3U的信號(hào)為低電壓信號(hào)VGL ;同理，復(fù)位信號(hào)RST為高電平信號(hào)，即圖12所示的移位寄存單元中第九晶體管M9和第十晶體管MlO均開啟，第九晶體管M9的開啟使得上拉結(jié)點(diǎn)PU的電平為低電平，第十晶體管MlO的開啟使得該移位寄存單元的輸出端OUTPUT的電平為低電平。[0072]第I階段:時(shí)鐘信號(hào)CLK為高電平信號(hào)，時(shí)鐘阻礙信號(hào)CLKB為低電平信號(hào)，反向選擇信號(hào)CHOB為高電平信號(hào)，正向選擇信號(hào)CHOF為低電平信號(hào)。此時(shí)，仍參見圖8，第四晶體管M4的柵極接收到的反向選擇信號(hào)CHOB為高電平信號(hào)，第四晶體管M4開啟，上拉結(jié)點(diǎn)PU的信號(hào)為第二電平信號(hào)V2，即為高電平信號(hào)，第二電容C2存儲(chǔ)該高電平信號(hào)，第七晶體管M7開啟，使得該移位寄存單元開始將接收到的時(shí)鐘阻礙信號(hào)CLKB輸出，而由于此時(shí)時(shí)鐘阻礙信號(hào)CLKB為低電平信號(hào)，也就是說(shuō)，此時(shí)該移位寄存單元輸出低電平信號(hào)；此時(shí)，第三晶體管M3的柵極接收到的正向選擇信號(hào)CHOF為低電平信號(hào)，第三晶體管M3關(guān)斷；由于時(shí)鐘信號(hào)CLK為高電平信號(hào)，第六晶體管M6開啟，使得該移位寄存單元的輸出端的信號(hào)為低電壓信號(hào)；由于上拉結(jié)點(diǎn)PU為高電平信號(hào)，第二晶體管M2開啟，因此，第一晶體管Ml的柵極的信號(hào)和第五晶體管M5的柵極的信號(hào)均為低電壓信號(hào),第一晶體管Ml和第五晶體管M5均關(guān)斷。
[0073]第2階段:時(shí)鐘信號(hào)CLK為低電平信號(hào)，時(shí)鐘阻礙信號(hào)CLKB為高電平信號(hào)，正向選擇信號(hào)CHOF為低電平信號(hào)，反向選擇信號(hào)CHOB為低電平信號(hào)。此時(shí)，第四晶體管M4的柵極接收到的反向選擇信號(hào)CHOB為低電平信號(hào)，第四晶體管M4關(guān)斷，但由于第二電容C2的存儲(chǔ)作用，上拉結(jié)點(diǎn)PU的信號(hào)維持高電平信號(hào)，第七晶體管保持M7開啟，使得該移位寄存單元開始將接收到的時(shí)鐘阻礙信號(hào)CLKB輸出，而由于此時(shí)時(shí)鐘阻礙信號(hào)CLKB為高電平信號(hào)，也就是說(shuō)，此時(shí)該移位寄存單元輸出高電平信號(hào)；此時(shí)，第三晶體管M3的柵極接收到的正向選擇信號(hào)CHOF為低電平信號(hào),第三晶體管M3關(guān)斷；由于時(shí)鐘信號(hào)CLK為低電平信號(hào)，第六晶體管M6關(guān)斷；由于時(shí)鐘阻礙信號(hào)CLKB為高電平信號(hào)，因此，第二晶體管M2的第一極的信號(hào)為高電平信號(hào)，同時(shí)由于上拉結(jié)點(diǎn)PU為高電平信號(hào)，第二晶體管M2開啟，因此，第二晶體管M2的第一極的信號(hào)迅速變?yōu)榈碗娖叫盘?hào)，也就是說(shuō)，第一晶體管Ml的柵極的信號(hào)和第五晶體管M5的柵極的信號(hào)存在一個(gè)由高電平信號(hào)迅速變?yōu)榈碗妷盒盘?hào)的過(guò)程，第一晶體管Ml和第五晶體管M5均會(huì)先開啟然后迅速關(guān)斷，雖然，第五晶體管M5的開啟會(huì)導(dǎo)致該移位寄存單元的輸出端與提供低電壓信號(hào)VGL的端口接通，但是，由于第五晶體管M5的溝道寬度的限制，使得第五晶體管M5對(duì)該移位寄存單元的輸出端連接的柵極線的高電位的下拉作用很小，也就是說(shuō)，第五晶體管M5的開啟不會(huì)對(duì)該移位寄存單元輸出的信號(hào)造成影響，該移位寄存單元的輸出端OUTPUT依然輸出高電平信號(hào)，而第一晶體管Ml的開啟，會(huì)使得上拉結(jié)點(diǎn)PU與該移位寄存單元的輸出端OUTPUT相連，而由于該移位寄存單元的輸出端OUTPUT輸出高電平信號(hào)，因此，可以避免對(duì)上拉結(jié)點(diǎn)PU的電位的下拉，同時(shí)由于自舉作用，即第二電容C2連接移位寄存單元的輸出端OUTPUT的一端由第I階段的低電平變?yōu)榈诙A段的高電平，因此，上拉結(jié)點(diǎn)PU的電位會(huì)進(jìn)一步上升。
[0074]第3階段:時(shí)鐘信號(hào)CLK為高電平信號(hào)，時(shí)鐘阻礙信號(hào)CLKB為低電平信號(hào)，正向選擇信號(hào)CHOF為高電平信號(hào)，反向選擇信號(hào)CHOB為低電平信號(hào)。此時(shí)，第三晶體管M3的柵極接收到的正向選擇信號(hào)CHOF為高電平信號(hào)，第三晶體管M3開啟，而第四晶體管M4的柵極接收到的反向選擇信號(hào)CHOB為低電平信號(hào)，第四晶體管M4關(guān)斷，上拉結(jié)點(diǎn)的信號(hào)為第一電平信號(hào)Vl,即為低電平信號(hào)，第二電容C2存儲(chǔ)該低電平信號(hào)，第七晶體管M7關(guān)斷,使得該移位寄存單元不再將接收到的時(shí)鐘阻礙信號(hào)CLKB輸出；由于時(shí)鐘信號(hào)CLK為高電平信號(hào)，第六晶體管M6開啟，使得該移位寄存單兀的輸出端OUTPUT的信號(hào)為低電壓信號(hào)；由于上拉結(jié)點(diǎn)PU的信號(hào)為低電平信號(hào)，第二晶體管M2關(guān)斷，同時(shí)由于時(shí)鐘阻礙信號(hào)CLKB為低電平信號(hào)，因此，第一晶體管Ml的柵極的信號(hào)和第五晶體管M5的柵極的信號(hào)均為低電平信號(hào)，第一晶體管Ml和第五晶體管M5均關(guān)斷。
[0075]第4階段:時(shí)鐘信號(hào)CLK為低電平信號(hào)，時(shí)鐘阻礙信號(hào)CLKB為高電平信號(hào)，正向選擇信號(hào)CHOF為低電平信號(hào)，反向選擇信號(hào)CHOB為低電平信號(hào)。此時(shí)，第三晶體管M3的柵極接收到的正向選擇信號(hào)CHOF為低電平信號(hào)，第三晶體管M3關(guān)斷，第四晶體管M4的柵極接收到的反向選擇信號(hào)CHOB為低電平信號(hào)，第四晶體管M4關(guān)斷，由于第二電容C2的存儲(chǔ)作用，上拉結(jié)點(diǎn)PU的信號(hào)依然為低電平信號(hào)，第七晶體管M7關(guān)斷，使得該移位寄存單元不再將接收到的時(shí)鐘阻礙信號(hào)CLKB輸出；由于時(shí)鐘信號(hào)CLK為低電平信號(hào)，第六晶體管M6關(guān)斷；由于上拉結(jié)點(diǎn)PU的信號(hào)為低電平信號(hào)，第二晶體管M2關(guān)斷，同時(shí)由于時(shí)鐘阻礙信號(hào)CLKB為高電平信號(hào)，因此，第一晶體管Ml的柵極的信號(hào)和第五晶體管M5的柵極的信號(hào)均為高電平信號(hào)，第一晶體管Ml和第五晶體管M5均開啟，第五晶體管M5的開啟，使得該移位寄存單兀的輸出端OUTPUT的信號(hào)為低電壓信號(hào),第一晶體管Ml的開啟，使得上拉結(jié)點(diǎn)F1U與該移位寄存單元的輸出端OUTPUT相連，從而使上拉結(jié)點(diǎn)I3U的信號(hào)為低電壓信號(hào)。
[0076]第5階段:時(shí)鐘信號(hào)CLK為高電平信號(hào)，時(shí)鐘阻礙信號(hào)CLKB為低電平信號(hào)，正向選擇信號(hào)CHOF為低電平信號(hào)，反向選擇信號(hào)CHOB為低電平信號(hào)。此時(shí),第三晶體管M3的柵極接收到的正向選擇信號(hào)CHOF為低電平信號(hào)，第三晶體管M3關(guān)斷，第四晶體管M4的柵極接收到的反向選擇信號(hào)CHOB為低電平信號(hào)，第四晶體管M4關(guān)斷，由于第二電容C2的存儲(chǔ)作用，上拉結(jié)點(diǎn)PU的信號(hào)依然為低電平信號(hào)，第七晶體管M7關(guān)斷，使得該移位寄存單元不再將接收到的時(shí)鐘阻礙信號(hào)CLKB輸出；由于時(shí)鐘信號(hào)CLK為高電平信號(hào)，第六晶體管M6開啟，使得該移位寄存單兀的輸出端OUTPUT的信號(hào)為低電壓信號(hào)；由于上拉結(jié)點(diǎn)PU的信號(hào)為低電平信號(hào)，第二晶體管M2關(guān)斷，同時(shí)由于時(shí)鐘阻礙信號(hào)CLKB為低電平信號(hào)，因此，第一晶體管Ml的柵極的信號(hào)和第五晶體管M5的柵極的信號(hào)均為低電平信號(hào)，第一晶體管Ml和第五晶體管M5均關(guān)斷。
[0077]之后，依次重復(fù)第4階段和第5階段，直至本發(fā)明實(shí)施例提供的移位寄存器接收到的正向選擇信號(hào)CHOF為高電平信號(hào)時(shí)再重新執(zhí)行第I階段至第5階段；或者直到本發(fā)明實(shí)施例提供的移位寄存單元接收到復(fù)位信號(hào)RST為高電平信號(hào)時(shí)執(zhí)行復(fù)位階段。其中，第I階段和第2階段為該移位寄存單元的工作時(shí)間，即該移位寄存單元的輸出端連接的柵極線被選中的時(shí)間，而第3階段、第4階段、第5階段以及復(fù)位階段為該移位寄存單元的非工作時(shí)間，即該移位寄存單元的輸出端連接的柵極線未被選中的時(shí)間。
[0078]本發(fā)明實(shí)施例還提供一種顯示面板，包括本發(fā)明以上任意一種實(shí)施例提供的移位寄存單元。
[0079]本發(fā)明實(shí)施例還提供一種顯示裝置，包括本發(fā)明實(shí)施例提供的任意一種顯示面板。
[0080]上述本發(fā)明實(shí)施例序號(hào)僅僅為了描述，不代表實(shí)施例的優(yōu)劣。
[0081]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種移位寄存單元，其特征在于，包括驅(qū)動(dòng)模塊、輸出模塊、第一晶體管和第二晶體管； 所述驅(qū)動(dòng)模塊的第一端口接收正向選擇信號(hào)，所述驅(qū)動(dòng)模塊的第二端口接收第一電平信號(hào)，所述驅(qū)動(dòng)模塊的第三端口接收反向選擇信號(hào)，驅(qū)動(dòng)模塊的第四端口接收第二電平信號(hào)，所述驅(qū)動(dòng)模塊的第五端口接收低電壓信號(hào)，所述驅(qū)動(dòng)模塊的第六端口分別連接所述第一晶體管的柵極和所述第二晶體管的第一極，所述驅(qū)動(dòng)模塊的第七端口連接所述輸出模塊的第三端口，所述驅(qū)動(dòng)模塊的第八端口連接所述第一晶體管的第一級(jí)、所述第二晶體管的柵極和所述輸出模塊的第一端口，其連接點(diǎn)為上拉結(jié)點(diǎn)，所述驅(qū)動(dòng)模塊的第九端口接收時(shí)鐘阻礙信號(hào)，所述驅(qū)動(dòng)模塊的第十端口接收時(shí)鐘信號(hào)，所述第一晶體管的第二極連接所述輸出模塊的第三端口，所述第二晶體管的第二極接收所述低電壓信號(hào)，所述輸出模塊的第二端口接收所述時(shí)鐘阻礙信號(hào)，所述輸出模塊的第三端口作為所述移位寄存單元的輸出端; 所述驅(qū)動(dòng)模塊，用于在所述正向選擇信號(hào)為高電平信號(hào)且所述時(shí)鐘阻礙信號(hào)為低電平信號(hào)時(shí)，通過(guò)自身的第八端口輸出所述第一電平信號(hào)；并在所述反向選擇信號(hào)為高電平信號(hào)且所述時(shí)鐘阻礙信號(hào)為低電平信號(hào)時(shí)，通過(guò)自身的第八端口輸出所述第二電平信號(hào)；并在所述時(shí)鐘信號(hào)為高電平信號(hào)時(shí)，通過(guò)自身的第七端口輸出所述低電壓信號(hào)；以及通過(guò)自身的第六端口輸出所述時(shí)鐘阻礙信號(hào)；以及在所述第二晶體管的第一極的信號(hào)為高電平信號(hào)時(shí)，通過(guò)自身的第七端口輸出所述低電壓信號(hào)； 所述輸出模塊，用于在所述上拉結(jié)點(diǎn)的電位為高電位時(shí)，通過(guò)自身的第三端口輸出鐘阻礙信號(hào)；并在所述上拉結(jié)點(diǎn)的電位為低電位時(shí)，不再輸出所述時(shí)鐘阻礙信號(hào)； 所述第一晶體管，用于在所述第二晶體管的第一極的信號(hào)為高電平信號(hào)時(shí)，將所述上拉結(jié)點(diǎn)與所述移位寄存單元的輸出端接通，并在所述第二晶體管的第一極的電平為低電平時(shí)，將所述上拉結(jié)點(diǎn)與所述移位寄存單元的輸出端斷開； 所述第二晶體管，用于在所述上拉結(jié)點(diǎn)的電位為高電位時(shí)，控制自身的第一極的信號(hào)為所述低電壓信號(hào)；并在所述上拉結(jié)點(diǎn)的電位為低電位時(shí)關(guān)斷。
2.如權(quán)利要求1所述的所述移位寄存單元，其特征在于，所述驅(qū)動(dòng)模塊包括第一驅(qū)動(dòng)單元、第二驅(qū)動(dòng)單元和第三驅(qū)動(dòng)單元； 所述第一驅(qū)動(dòng)單元的第一端口為所述驅(qū)動(dòng)模塊的第一端口，所述第一驅(qū)動(dòng)單元的第二端口為所述驅(qū)動(dòng)模塊的第二端口，所述第一驅(qū)動(dòng)單元的第三端口和所述第二驅(qū)動(dòng)單元的第三端口均為所述驅(qū)動(dòng)模塊的第八端口，所述第二驅(qū)動(dòng)單元的第一端口為所述驅(qū)動(dòng)模塊的第三端口，所述第二驅(qū)動(dòng)單元的第二端口為所述驅(qū)動(dòng)模塊的第四端口，所述第三驅(qū)動(dòng)單元的第一端口為所述驅(qū)動(dòng)模塊的第九端口，所述第三驅(qū)動(dòng)單元的第二端口為所述驅(qū)動(dòng)模塊的第十端口，所述第三驅(qū)動(dòng)單元的第三端口為所述驅(qū)動(dòng)模塊的第七端口，所述第三驅(qū)動(dòng)單元的第四端口為所述驅(qū)動(dòng)模塊的第五端口，所述第三驅(qū)動(dòng)單元的第五端口為所述驅(qū)動(dòng)模塊的第六端口 ； 所述第一驅(qū)動(dòng)單元，用于在所述正向選擇信號(hào)為高電平信號(hào)時(shí)，通過(guò)自身的第三端口輸出所述第一電平信號(hào)； 所述第二驅(qū)動(dòng)單元，用于在所述反向選擇信號(hào)為高電平信號(hào)時(shí)，通過(guò)自身的第三端口輸出所述第二電平信號(hào)；所述第三驅(qū)動(dòng)單元，用于在所述時(shí)鐘信號(hào)為高電平信號(hào)時(shí)，通過(guò)自身的第三端口輸出所述低電壓信號(hào)；并通過(guò)自身的第五端口輸出所述時(shí)鐘阻礙信號(hào)；以及在所述第二晶體管的第一極的信號(hào)為高電平信號(hào)時(shí)，通過(guò)自身的第三端口輸出所述低電壓信號(hào)。
3.如權(quán)利要求2所述的移位寄存單元，其特征在于，所述第一驅(qū)動(dòng)單元包括第三晶體管； 所述第三晶體管的柵極為所述第一驅(qū)動(dòng)單元的第一端口，所述第三晶體管的第一極為所述第一驅(qū)動(dòng)單元的第二端口，所述第三晶體管的第二極為所述第一驅(qū)動(dòng)單元的第三端Π ； 所述第三晶體管用于，在所述正向選擇信號(hào)為高電平信號(hào)時(shí)開啟，并在所述正向選擇信號(hào)為低電平信號(hào)時(shí)關(guān)斷。
4.如權(quán)利要求2所述的移位寄存單元，其特征在于，所述第二驅(qū)動(dòng)單元包括第四晶體管； 所述第四晶體管的柵極為所述第二驅(qū)動(dòng)單元的第一端口，所述第四晶體管的第一極為所述第二驅(qū)動(dòng)單元的第二端口，所述第四晶體管的第二極為所述第二驅(qū)動(dòng)單元的第三端Π ； 所述第四晶體管用于，在所述反向選擇信號(hào)為高電平信號(hào)時(shí)開啟，并在所述反向選擇信號(hào)為低電平信號(hào)時(shí)關(guān)斷。
5.如權(quán)利要求2所述的移位寄存單元，其特征在于，所述第三驅(qū)動(dòng)單元包括第一電容、第五晶體管和第六晶體管； 所述第一電容的一端為所述第三驅(qū)動(dòng)單元的第一端口，所述第一電容的另一端和所述第五晶體管的柵極均為所述第三驅(qū)動(dòng)單元的第五端口，所述第五晶體管的第一極和所述第六晶體管的第一極均為所述第三驅(qū)動(dòng)單元的第三端口，所述第五晶體管的第二極和所述第六晶體管的第二極均為所述第三驅(qū)動(dòng)單元的第四端口，所述第六晶體管的柵極為所述第三驅(qū)動(dòng)單元的第二端口； 所述第一電容用于，將所述時(shí)鐘阻礙信號(hào)耦合到所述第二晶體管的第一極； 所述第五晶體管用于，在所述第二晶體管的第一極的電平為高電平時(shí)開啟，并在所述第二晶體管的第一極的電平為低電平時(shí)關(guān)斷； 所述第六晶體管用于，在所述時(shí)鐘信號(hào)為高電平信號(hào)時(shí)開啟，并在所述時(shí)鐘信號(hào)為低電平號(hào)時(shí)關(guān)斷。
6.如權(quán)利要求1所述的移位寄存單元，其特征在于，所述輸出模塊包括第二電容和第七晶體管； 所述第二電容的一端和所述第七晶體管的柵極均為所述輸出模塊的第一端口，所述第二電容的另一端和所述第七晶體管的第二極均為所述輸出模塊的第三端口，所述第七晶體管的第一極為所述輸出模塊的第二端口； 所述第二電容用于存儲(chǔ)所述上拉結(jié)點(diǎn)的信號(hào)； 所述第七晶體管用于，在所述上拉結(jié)點(diǎn)的電位為高電位時(shí)開啟，并在所述上拉結(jié)點(diǎn)的電位為低電位時(shí)關(guān)斷。
7.如權(quán)利要求1所述的移位寄存單元，其特征在于，所述移位寄存單元還包括第一復(fù)位模塊，所述第一復(fù)位模塊的第一端口接收復(fù)位信號(hào)，所述第一復(fù)位模塊的第二端口連接所述第二晶體管的第一極； 所述第一復(fù)位模塊用于，在復(fù)位信號(hào)為高電平信號(hào)時(shí)，通過(guò)自身的第二端口輸出高電平?目號(hào)。
8.如權(quán)利要求7所述的移位寄存單元，其特征在于，所述第一復(fù)位模塊包括第八晶體管，所述第八晶體管的柵極和所述第八晶體管的第一極均為所述第一復(fù)位模塊的第一端口，所述第八晶體管的第二極為所述第一復(fù)位模塊的第二端口 ； 所述第八晶體管用于，在所述復(fù)位信號(hào)為高電平信號(hào)時(shí)開啟，并在所述復(fù)位信號(hào)為低電平號(hào)時(shí)關(guān)斷。
9.如權(quán)利要求1所述的移位寄存單元，其特征在于，所述移位寄存單元還包括第二復(fù)位模塊，所述第二復(fù)位模塊的第一端口連接所述上拉結(jié)點(diǎn)、所述第二復(fù)位模塊的第二端口接收所述低電壓信號(hào)，所述第二復(fù)位模塊的第三端口連接所述移位寄存單元的輸出端，所述第二復(fù)位模塊的第四端口接收復(fù)位信號(hào)； 所述第二復(fù)位模塊用于，在所述復(fù)位信號(hào)為高電平信號(hào)時(shí)，分別通過(guò)自身的第一端口和第三端口輸出所述低電壓信號(hào)。
10.如權(quán)利要求9所述的移位寄存單元，其特征在于，所述第二復(fù)位模塊包括第九晶體管和第十晶體管； 所述第九晶體管的柵極和所述第十晶體管的柵極均為所述第二復(fù)位模塊的第四端口，所述第九晶體管的第一極為所述第二復(fù)位模塊的第一端口，所述第九晶體管的第二極和所述第十晶體管的第二極均為所述第二復(fù)位模塊的第二端口，所述第十晶體管的第一極為所述第二復(fù)位模塊的第三端口； 所述第九晶體管用于，在所述復(fù)位信號(hào)為高電平信號(hào)時(shí)開啟，并在所述復(fù)位信號(hào)為低電平信號(hào)時(shí)關(guān)斷； 所述第十晶體管用于，在所述復(fù)位信號(hào)為高電平信號(hào)時(shí)開啟，并在所述復(fù)位信號(hào)為低電平號(hào)時(shí)關(guān)斷。
11.一種顯示面板，其特征在于，包括如權(quán)利要求1-10任一項(xiàng)所述的移位寄存單元。
12.—種顯示裝置，其特征在于，包括如權(quán)利要求11所述的顯示面板。
【文檔編號(hào)】G09G3/36GK103915067SQ201310292248
【公開日】2014年7月9日 申請(qǐng)日期:2013年7月11日 優(yōu)先權(quán)日:2013年7月11日
【發(fā)明者】敦棟梁, 夏志強(qiáng) 申請(qǐng)人:上海中航光電子有限公司, 天馬微電子股份有限公司