專利名稱：：混合電壓共容式輸入/輸出緩沖器及其輸出緩沖電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明是有關(guān)于一種緩沖電路，且特別是有關(guān)于一種半導(dǎo)體集成電路中的混合電壓共容式輸入/輸出緩沖器。
背景技術(shù)：
：以目前技術(shù)而言，集成電路(IC)已可用來(lái)同時(shí)執(zhí)行多種不同類型的工作，而且通過將許多電路封裝于芯片或是將不同用途的電路整合于一個(gè)元件中的作法，更可因此增加IC整體的能力；不過，雖然IC整體的能力可因此增加，但不同的電路其操作電壓亦不相同。舉例而言，系統(tǒng)中的內(nèi)存是使用3.3V的操作電壓，且與5V操作電壓的電路采用同一個(gè)總線；或者，在另一個(gè)例子中，輸出電壓為5V的芯片被利用來(lái)驅(qū)動(dòng)另一個(gè)需1.8V或3.3V電源電壓的芯片。因此，混合電壓式輸入/輸出(I/O)緩沖器便成為不同電壓準(zhǔn)位的信號(hào)溝通的必要接口。然而，一般具輸出級(jí)電路的混合電壓式I/0緩沖器通常僅可以用來(lái)傳輸有限的電壓準(zhǔn)位信號(hào)，若是欲以其作為傳輸高電壓(如2XVDD)準(zhǔn)位信號(hào)或是傳輸?shù)碗妷?如0.5XVDD)準(zhǔn)位信號(hào)的接口，則其輸出級(jí)電路會(huì)受到如柵極氧化層過度應(yīng)力、熱載子劣化和非預(yù)期的漏電流等問題。如此一來(lái)，半導(dǎo)體元件會(huì)產(chǎn)生元件可靠度的問題。
發(fā)明內(nèi)容本發(fā)明的一目的在于提供一種輸出緩沖電路，借以解決其傳輸不同電壓時(shí)可能影響元件可靠度的問題。本發(fā)明的另一目的在于提供一種混合電壓式輸入/輸出緩沖器，借以提高半導(dǎo)體元件的可靠度及其使用周期。依據(jù)本發(fā)明一實(shí)施例，提出一種輸出緩沖電路，其包括一高壓偵測(cè)電路、一動(dòng)態(tài)柵極偏壓產(chǎn)生電路、一輸出級(jí)電路以及一焊墊電壓偵測(cè)電路。高壓偵測(cè)電路是用以偵測(cè)一電壓源，并根據(jù)電壓源產(chǎn)生一第一判斷信號(hào)和一第二判斷信號(hào)以及一第一偏壓和一第二偏壓。動(dòng)態(tài)柵極偏壓產(chǎn)生電路是由第一偏壓和第二偏壓所控制，并接收第一判斷信號(hào)和第二判斷信號(hào)，以根據(jù)第一判斷信號(hào)和第二判斷信號(hào)將邏輯控制信號(hào)轉(zhuǎn)換為相對(duì)應(yīng)的柵極偏壓。輸出級(jí)電路包含多個(gè)堆疊連接的晶體管，而堆疊連接的晶體管是由柵極偏壓所控制，且輸出級(jí)電路用以輸出一輸出信號(hào)，而輸出信號(hào)具有相對(duì)應(yīng)于一輸出入焊墊的電壓準(zhǔn)位。焊墊電壓偵測(cè)電路是用以偵測(cè)輸出入焊墊的電壓，并提供一焊墊電壓偵測(cè)信號(hào)至輸出級(jí)電路，以調(diào)整被輸出至輸出入焊墊的輸出信號(hào)。依據(jù)本發(fā)明另一實(shí)施例，提出一種混合電壓式輸入/輸出緩沖器，其包括一輸出緩沖電路以及一輸入緩沖電路，其中輸出緩沖電路是用以在一傳輸模式下緩沖由一核心電路傳至一輸出入焊墊的信號(hào)，而輸入緩沖電路則是用以在一接收模式下緩沖由輸出入焊墊傳至核心電路的信號(hào)。輸出緩沖電路還包含一高壓偵測(cè)電路、一動(dòng)態(tài)柵極偏壓產(chǎn)生電路以及一輸出級(jí)電路。高壓偵測(cè)電路是用以偵測(cè)一電壓源，并根據(jù)電壓源產(chǎn)生一第一判斷信號(hào)和一第二判斷信號(hào)以及一第一偏壓和一第二偏壓。動(dòng)態(tài)柵極偏壓產(chǎn)生電路由第一偏壓和第二偏壓所控制，并接收第一判斷信號(hào)和第二判斷信號(hào)，以根據(jù)第一判斷信號(hào)和第二判斷信號(hào)將邏輯控制信號(hào)轉(zhuǎn)換為相對(duì)應(yīng)的柵極偏壓。輸出級(jí)電路包含多個(gè)堆疊連接的晶體管，而堆疊連接的晶體管是由柵極偏壓所控制，且輸出級(jí)電路用以輸出一輸出信號(hào)，而輸出信號(hào)具有相對(duì)應(yīng)于輸出入焊墊的電壓準(zhǔn)位。依據(jù)本發(fā)明又一實(shí)施例，提出一種輸出緩沖電路，其包括一高壓偵測(cè)電路、一動(dòng)態(tài)柵極偏壓產(chǎn)生電路、一輸出級(jí)電路、一柵極追蹤電路以及一浮動(dòng)N型井電路。高壓偵測(cè)電路是用以偵測(cè)一電壓源，并根據(jù)電壓源產(chǎn)生一第一判斷信號(hào)和一第二判斷信號(hào)以及一第一偏壓和一第二偏壓。動(dòng)態(tài)柵極偏壓產(chǎn)生電路由第一偏壓和第二偏壓所控制，并接收第一判斷信號(hào)和第二判斷信號(hào)，以根據(jù)第一判斷信號(hào)和第二判斷信號(hào)將邏輯控制信號(hào)轉(zhuǎn)換為相對(duì)應(yīng)的柵極偏壓。輸出級(jí)電路包含多個(gè)堆疊連接的P型晶體管，而堆疊連接的P型晶體管是由柵極偏壓所控制，且輸出級(jí)電路用以輸出一輸出信號(hào)，而輸出信號(hào)具有相對(duì)應(yīng)于一輸出入焊墊的電壓準(zhǔn)位。柵極追蹤電路是用以追蹤輸出入焊墊的電壓，并根據(jù)輸出入焊墊的電壓提供柵極電壓予輸出級(jí)電路。浮動(dòng)N型井電路是用以提供N型井電壓予堆疊連接的P型晶體管中至少一個(gè)的N型井以與柵極追蹤電路中的P型晶體管中至少一個(gè)的N型井。依據(jù)本發(fā)明再一實(shí)施例，提出一種混合電壓式輸入/輸出緩沖器，其包括一輸出緩沖電路以及一輸入緩沖電路，其中輸出緩沖電路是用以在一傳輸模式下緩沖由一核心電路傳至一輸出入焊墊的信號(hào)，而輸入緩沖電路則是用以在一接收模式下緩沖由輸出入焊墊傳至核心電路的信號(hào)。輸出緩沖電路還包含一高壓偵測(cè)電路、一動(dòng)態(tài)柵極偏壓產(chǎn)生電路、一輸出級(jí)電路、一柵極追蹤電路、一浮動(dòng)N型井電路以及一焊墊電壓偵測(cè)電路。高壓偵測(cè)電路是用以偵測(cè)一電壓源，并根據(jù)電壓源產(chǎn)生一第一判斷信號(hào)和一第二判斷信號(hào)以及一第一偏壓和一第二偏壓。動(dòng)態(tài)柵極偏壓產(chǎn)生電路由第一偏壓和第二偏壓所控制，并接收第一判斷信號(hào)和第二判斷信號(hào)，以根據(jù)第一判斷信號(hào)和第二判斷信號(hào)將邏輯控制信號(hào)轉(zhuǎn)換為相對(duì)應(yīng)的柵極偏壓。輸出級(jí)電路包含多個(gè)堆疊連接的P型晶體管，而堆疊連接的P型晶體管是由柵極偏壓所控制，且輸出級(jí)電路用以輸出一輸出信號(hào)，而輸出信號(hào)具有相對(duì)應(yīng)于輸出入焊墊的電壓準(zhǔn)位。柵極追蹤電路是用以追蹤輸出入焊墊的電壓，并根據(jù)輸出入焊墊的電壓提供柵極電壓予輸出級(jí)電路。浮動(dòng)N型井電路是用以提供N型井電壓予堆疊連接的P型晶體管中至少一個(gè)的N型井以與柵極追蹤電路中的P型晶體管中至少一個(gè)的N型井。焊墊電壓偵測(cè)電路則是用以偵測(cè)輸出入焊墊的電壓，并調(diào)整被輸出至輸出入焊墊的輸出信號(hào)。應(yīng)用前述技術(shù)不僅可解決柵極氧化層過度應(yīng)力、熱載子劣化和非預(yù)期的漏電流等問題，更可有效降低芯片的制作成本，以及接收和傳輸大范圍的電壓信號(hào)。為讓本發(fā)明的上述和其它目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附附圖的說(shuō)明如下圖1是繪示依照本發(fā)明一實(shí)施例的混合電壓式輸入/輸出(I/O)緩沖器的方塊示意圖；圖2是依照本發(fā)明的實(shí)施例繪示一種如圖1所示的混合電壓式1/0緩沖器的電路示意圖3是依照本發(fā)明的實(shí)施例繪示一種如圖2所示的高壓偵測(cè)電路的電路示意圖；圖4是依照本發(fā)明的實(shí)施例繪示一種如圖2所示的動(dòng)態(tài)柵極偏壓產(chǎn)生電路的電路示意圖；圖5是依照本發(fā)明的實(shí)施例繪示一種如圖2所示的焊墊電壓偵測(cè)電路的電路示意圖；圖6是依照本發(fā)明的實(shí)施例繪示一種如圖2所示的浮動(dòng)N型井電路的電路示意圖。主要元件符號(hào)說(shuō)明100、100a:混合電壓式I/O緩沖器101、101a:輸出級(jí)電路102、102a:輸入級(jí)電路103、103a:前置驅(qū)動(dòng)電路104、104a:高壓偵測(cè)電路105、105a:動(dòng)態(tài)柵極偏壓產(chǎn)生電路106、106a:焊墊電壓偵測(cè)電路107、107a:柵極追蹤電路108、108a:浮動(dòng)N型井電路110:I/O焊墊112、114:核心電路150:輸出緩沖電路160:輸入緩沖電路301:次二倍電壓源偵測(cè)電路302:低功率偏壓電路303:次三倍電壓源偵測(cè)電路401:電壓源偵測(cè)準(zhǔn)位轉(zhuǎn)換器402:動(dòng)態(tài)偵測(cè)轉(zhuǎn)換器403:過度電性應(yīng)力保護(hù)電路404:次三倍電壓源電壓準(zhǔn)位轉(zhuǎn)換器405:次二倍電壓源電壓準(zhǔn)位轉(zhuǎn)換器具體實(shí)施例方式圖1是繪示依照本發(fā)明一實(shí)施例的混合電壓式輸入/輸出(I/O)緩沖器的方塊示意圖。如圖所示，混合電壓式1/0緩沖器IOO包括輸出緩沖電路150以及輸入緩沖電路160，且其是通過具高電壓準(zhǔn)位的兩電壓源VDD和VDDIO來(lái)進(jìn)行操作，其中VDD為1.8V，而VDDIO則可為5.0/3.3/1.8/1.2/0.9V。輸出緩沖電路150是用以在一傳輸模式下，對(duì)由核心電路112傳送至輸出入(I/O)焊墊110的信號(hào)進(jìn)行緩沖，而相對(duì)應(yīng)于邏輯1或0且具所需電壓準(zhǔn)位的數(shù)字信號(hào)便可因此輸出至I/0焊墊110。另一方面，輸入緩沖電路160包括輸入級(jí)電路102，并用以在一接收模式下，對(duì)由1/0焊墊110傳送至另一核心電路114的信號(hào)進(jìn)行緩沖，而相對(duì)應(yīng)于邏輯1或0且具所需電壓準(zhǔn)位的數(shù)字信號(hào)便可因此輸入至核心電路114。其中，接收來(lái)自1/o焊墊110的信號(hào)的核心電路114，可與傳送信號(hào)至1/o焊墊iio的核心電路112相同或不同。如圖1所示，輸出緩沖電路150包括前置驅(qū)動(dòng)電路103、高壓偵測(cè)電路104、動(dòng)態(tài)柵極偏壓產(chǎn)生電路105、焊墊電壓偵測(cè)電路106、輸出級(jí)電路101、柵極追蹤電路107以及浮動(dòng)N型井電路108。前置驅(qū)動(dòng)電路103為一數(shù)字邏輯電路，用以輸出邏輯控制信號(hào)UP和DN，并決定混合電壓式I/O緩沖器100是操作于傳輸模式或接收模式下。高壓偵測(cè)電路104偵測(cè)電壓源VDDIO，并根據(jù)VDDIO產(chǎn)生兩判斷信號(hào)(即VL_3和VL_5)以及兩偏壓(即VB和Vbias)。動(dòng)態(tài)柵極偏壓產(chǎn)生電路105是由偏壓VB和Vbias所控制，并接收判斷信號(hào)VL_3和VL_5，借此根據(jù)判斷信號(hào)VL_3和VL_5將邏輯控制信號(hào)UP和DN轉(zhuǎn)換為相對(duì)應(yīng)的柵極偏壓(如Vmpl、Vmp2、Vmp3、Vmn2)予輸出級(jí)電路101。焊墊電壓偵測(cè)電路106是用以偵測(cè)1/0焊墊110的電壓，并提供一焊墊電壓偵測(cè)信號(hào)Vmnl予輸出級(jí)電路101，以調(diào)整被傳送至I/O焊墊110的輸出信號(hào)(或稱輸出電壓)。輸出級(jí)電路101包含多個(gè)堆疊連接的P型晶體管以及多個(gè)堆疊連接的N型晶體管，并由柵極偏壓Vmpl、Vmp2、Vmp3和Vmn2所控制，且借此輸出具有相對(duì)應(yīng)于I/O焊墊110的電壓準(zhǔn)位的輸出信號(hào)。柵極追蹤電路107是用以追蹤1/0焊墊110的電壓，并根據(jù)1/0焊墊110的電壓提供柵極電壓予輸出級(jí)電路101。浮動(dòng)N型井電路108則是提供N型井電壓予輸出級(jí)電路101中堆疊連接的P型晶體管其中至少一個(gè)的N型井，同時(shí)亦提供N型井電壓予柵極追蹤電路107中的P型晶體管其中至少一個(gè)的N型井。如此一來(lái)，動(dòng)態(tài)柵極偏壓產(chǎn)生電路105和焊墊電壓偵測(cè)電路106，兩者均可提供適當(dāng)?shù)臇艠O電壓予輸出級(jí)電路101，使得輸出級(jí)電路101可因此免于可靠度的問題。此外，輸出級(jí)電路101中可能發(fā)生的柵極氧化層過度應(yīng)力和非預(yù)期的漏電流等問題，亦可利用柵極追蹤電路107和浮動(dòng)N型井電路108來(lái)解決。圖2是依照本發(fā)明的實(shí)施例繪示一種如圖1所示的混合電壓式1/0緩沖器的電路示意圖。如圖所示，輸出緩沖電路中的前置驅(qū)動(dòng)電路103a、柵極追蹤電路107a和輸出級(jí)電路101a，以及輸入緩沖電路中的輸入級(jí)電路102a，其詳細(xì)的電路均繪示于圖2中。前置驅(qū)動(dòng)電路103a控制混合電壓式I/O緩沖器100a的操作模式，并接收致能信號(hào)OE和輸出信號(hào)Dout。此外，前置驅(qū)動(dòng)電路103a中包括反相器INV1、NAND邏輯門NAND1以及NOR邏輯門N0R1，其中邏輯門NAND1接收致能信號(hào)OE和輸出信號(hào)Dout，并因而輸出邏輯控制信號(hào)UP，而邏輯門N0R1則是接收輸出信號(hào)Dout并經(jīng)由INV1接收致能信號(hào)OE，而因此輸出邏輯控制信號(hào)DN。若是致能信號(hào)OE為邏輯1的話，則混合電壓式I/O緩沖器100a會(huì)操作在傳輸模式下；此時(shí)，I/O焊墊110會(huì)輸出與輸出信號(hào)Dout具相同邏輯的信號(hào)。相反地，若是致能信號(hào)OE為邏輯0的話，則混合電壓式I/O緩沖器100a會(huì)操作在接收模式下；此時(shí)，輸入端Din會(huì)傳送與I/O焊墊110具相同邏輯的信號(hào)。表(一)<table>tableseeoriginaldocumentpage12</column></row><table>表(一)是繪示前置驅(qū)動(dòng)電路103a中兩輸入(OE和Dout)以及兩輸出(UP和DN)的真值表(TruthTable)。如表(一)所示，當(dāng)OE為邏輯0(如0V)時(shí)，此時(shí)不論Dout為何，UP均為邏輯1(如3.3V)且DN均為邏輯0，使得輸出級(jí)電路101a關(guān)閉，而混合電壓式I/O緩沖器100a則是操作在接收模式下。反之，當(dāng)0E為邏輯1時(shí)，UP和DN則均為Dout的相反邏輯，且會(huì)饋入動(dòng)態(tài)柵極偏壓產(chǎn)生電路105中，使動(dòng)態(tài)柵極偏壓產(chǎn)生電路105提供相對(duì)應(yīng)的柵極偏壓予輸出級(jí)電路101a，并使得混合電壓式1/0緩沖器100a操作在傳輸模式下。輸出級(jí)電路101a包括三個(gè)逐一堆疊連接的PMOS晶體管(MP1、MP2、MP3)以及三個(gè)逐一堆疊連接的NMOS晶體管(MN1、MN2、MN3)，其中I/O焊墊110是與晶體管MP3和MN1的漏極相互耦接。晶體管MP1、MP2、MP3、麗1和麗3的柵極電壓，是由動(dòng)態(tài)柵極偏壓產(chǎn)生電路105和焊墊電壓偵測(cè)電路106所控制，借以防止可靠度問題產(chǎn)生。此外，晶體管MP3在接收模式下更由柵極追蹤電路107a以及浮動(dòng)N型井電路108所控制，借以避免漏電流的問題。通過上述堆疊連接的上拉(pull-up)PMOS晶體管以及堆疊連接的下拉(pu11-down)NMOS晶體管的共同操作，VDDIO可順利地切換為5.0/3.3/1.8/1.2/0.9V，并因此改變I/O焊墊110的電壓準(zhǔn)位。柵極追蹤電路107a是根據(jù)電壓信號(hào)Vmplx、動(dòng)態(tài)柵極偏壓產(chǎn)生電路105所產(chǎn)生的柵極偏壓、焊墊電壓偵測(cè)電路106所提供的焊墊電壓偵測(cè)信號(hào)Vmnl以及1/0焊墊110的電壓，來(lái)進(jìn)行相對(duì)應(yīng)的開啟或關(guān)閉。在傳輸模式下，若是傳輸邏輯1且VDDIO為5.0/3.3V的話，則Vmplx端的電壓為5.0/3.3V，Vmp2端的電壓為3.3/1.8V，Vmnl端的電壓為3.3/1.8V，而晶體管MP8的柵極電壓則是經(jīng)由晶體管MP4、MP5和MP6充電至5.0/3.3V，借以防止柵極追蹤電路107a在傳輸模式下導(dǎo)通，并使得Vmp3端的電壓能避免受I/O焊墊110電壓的影響。另一方面，在接收模式下，若是經(jīng)I/O焊墊110輸入的信號(hào)具有5.0/3.3V電壓準(zhǔn)位的話，則Vmnl端的電壓為3.3/1.8V，且晶體管MP7會(huì)導(dǎo)通，使得晶體管MP3的柵極電壓準(zhǔn)位會(huì)與經(jīng)1/0焊墊110的輸入信號(hào)相同，而晶體管MP7不會(huì)有柵極過壓的情形，如此可防止晶體管MP3有漏電流的問題產(chǎn)生。此外，在接收模式下，若是1/0焊墊110上的輸入信號(hào)具有1.8/1.2/0.9/0V電壓準(zhǔn)位的話，則Vmnl端的電壓會(huì)是1.8V，且晶體管MP7會(huì)導(dǎo)通，使得晶體管MP8的柵極電壓為1.8V，且晶體管MP8因此關(guān)閉。對(duì)輸入級(jí)電路102a而言，其是在I/O緩沖器100a操作在接收模式時(shí)，將自1/0焊墊110所傳來(lái)的輸入信號(hào)傳送至核心電路，并將邏輯1轉(zhuǎn)換為1.8V。當(dāng)1/0焊墊110接收具5.0/3.3V電壓準(zhǔn)位的信號(hào)時(shí)，節(jié)點(diǎn)Vil的電壓會(huì)經(jīng)由晶體管麗12和麗13拉降至約1.4V，如此一來(lái)，晶體管MN14便不會(huì)有可靠度的問題產(chǎn)生。此外，晶體管MPll可因此將輸入信號(hào)為邏輯1時(shí)的電壓拉升至VDD(或1.8V)。當(dāng)經(jīng)由1/0焊墊110傳送的輸入信號(hào)為邏輯1(0.9/1.2/1.8/3.3/5.0V)，且經(jīng)由晶體管MP9和麗14所組成的反相器時(shí)，節(jié)點(diǎn)Vi2為0V，且晶體管MP11會(huì)導(dǎo)通而將節(jié)點(diǎn)Vil的電壓拉升至VDD(或1.8V)，使得由晶體管MP9和MN14所組成的反相器不會(huì)產(chǎn)生漏電流。另一方面，當(dāng)I/O緩沖器100a操作在傳輸模式時(shí)，0E端為1.8V，使得晶體管MP8和麗15關(guān)閉，同時(shí)亦使晶體管MP10導(dǎo)通，節(jié)點(diǎn)Vi2充電至1.8V而關(guān)閉晶體管MP11，以避免輸入級(jí)電路102a在傳輸模式下產(chǎn)生漏電流。圖3是依照本發(fā)明的實(shí)施例繪示一種如圖2所示的高壓偵測(cè)電路的電路示意圖。高壓偵測(cè)電路104a包括低功率偏壓電路302以及兩次電壓偵測(cè)電路(亦即，次二倍電壓源偵測(cè)電路301以及次三倍電壓源偵測(cè)電路303)，其中次二倍電壓源偵測(cè)電路301是偵測(cè)電壓源VDDIO是否為第一次電壓(如3.3V)，并輸出判斷信號(hào)VL_3至動(dòng)態(tài)柵極偏壓產(chǎn)生電路105，而次三倍電壓源偵測(cè)電路303則是偵測(cè)電壓源VDDIO是否為第二次電壓(如5.0V)，并輸出判斷信號(hào)VL_5至動(dòng)態(tài)柵極偏壓產(chǎn)生電路105。低功率偏壓電路302是根據(jù)電壓源VDDI0產(chǎn)生兩偏壓Vbias和VB，并包括一閉回路電路，且此閉回路電路主要是由晶體管MN110、MN111、MN112、MP110、MP111和MP112所組成，其中上述閉回路電路中的晶體管均是操作在次臨界(sub-threshold)區(qū)，且其靜態(tài)電流是降至最低，亦不需任何啟始電路的輔助。此外，低功率偏壓電路302、次二倍電壓源偵測(cè)電路301以及次三倍電壓源偵測(cè)電路303的詳細(xì)電路如圖3所示。以下是敘述高壓偵測(cè)電路104a相對(duì)應(yīng)于電壓源VDDI0(5.0/3.3/1.8/1.2/0.9V)的操作情形。表(二)是繪示VDDI0及其相對(duì)應(yīng)的Vbias、VL_5和VL_3的值。當(dāng)VDDI0為5.0V時(shí)，對(duì)于次三倍電壓源偵測(cè)電路303而言，晶體管MP106、麗105和麗104會(huì)導(dǎo)通，使得麗107導(dǎo)通而將VL_5端的信號(hào)或電壓拉降至0V，且晶體管麗106會(huì)因此關(guān)閉。此時(shí)，節(jié)點(diǎn)VD的電壓(即晶體管MP107的柵極電壓)約為2.2V，使得晶體管MP107關(guān)閉。此外，對(duì)于次二倍電壓源偵測(cè)電路301而言，晶體管麗102會(huì)導(dǎo)通而將VL_3端的信號(hào)或電壓拉降至0V，且晶體管麗103會(huì)因此關(guān)閉。此時(shí)，節(jié)點(diǎn)VC的電壓(即晶體管MPIOI的柵極電壓)約為3.3V，使得晶體管MP101關(guān)閉，且不會(huì)有任何柵極過壓的問題。表(二)<table>tableseeoriginaldocumentpage13</column></row><table>當(dāng)VDDI0為3.3V時(shí)，對(duì)于次三倍電壓源偵測(cè)電路303而言，晶體管MP106會(huì)關(guān)閉，晶體管MP104和MP107會(huì)導(dǎo)通而將VL_5端的電壓拉升至VDD(即1.8V)，使得晶體管MN106導(dǎo)通，而晶體管麗107關(guān)閉。此外，對(duì)于次二倍電壓源偵測(cè)電路301而言，晶體管麗102會(huì)導(dǎo)通而將VL—3端的電壓拉降至0V，且麗103會(huì)因此關(guān)閉。此時(shí)，節(jié)點(diǎn)VC的電壓(即晶體管MP101的柵極電壓)約為3.3V，使得晶體管MP101關(guān)閉。當(dāng)VDDIO為1.8/1.2/0.9V時(shí)，對(duì)于次三倍電壓源偵測(cè)電路303而言，晶體管MP106會(huì)關(guān)閉，且晶體管MP104和MP107會(huì)導(dǎo)通而將VL—5端的電壓拉升至VDD(即1.8V)。接著，晶體管麗106會(huì)導(dǎo)通，且晶體管麗107關(guān)閉。此外，對(duì)于次二倍電壓源偵測(cè)電路301而言，晶體管MP102和MP101會(huì)導(dǎo)通，而將VL_3端的電壓拉升至VDD(即1.8V)，使得晶體管MN102關(guān)閉。因此，當(dāng)VDDIO為5.0/3.3/1.8/1.2/0.9V時(shí)，高壓偵測(cè)電路104a可借此輸出具相對(duì)應(yīng)電壓0/1.8/1.8/1.8/1.8V的判斷信號(hào)VL_5以及具相對(duì)應(yīng)電壓0/0/1.8/1.8/1.8V的判斷信號(hào)VL—3。圖4是依照本發(fā)明的實(shí)施例繪示一種如圖2所示的動(dòng)態(tài)柵極偏壓產(chǎn)生電路的電路示意圖。動(dòng)態(tài)柵極偏壓產(chǎn)生電路105a包括電壓源偵測(cè)準(zhǔn)位轉(zhuǎn)換器401、動(dòng)態(tài)偵測(cè)轉(zhuǎn)換器402、過度電性應(yīng)力(electricaloverstress，EOS)保護(hù)電路403、次三倍電壓源電壓準(zhǔn)位轉(zhuǎn)換器404以及次二倍電壓源電壓準(zhǔn)位轉(zhuǎn)換器405。動(dòng)態(tài)柵極偏壓產(chǎn)生電路105a會(huì)提供適當(dāng)?shù)臇艠O電壓(即Vmpl、Vmp2、Vmp3、Vmn2)予輸出級(jí)電路101a，以防止晶體管MP1、MP2、MP3和麗3產(chǎn)生可靠度的問題。動(dòng)態(tài)偵測(cè)轉(zhuǎn)換器402是由偏壓Vbias所控制，并根據(jù)VL_3端以及VDDIO的電壓，將邏輯控制信號(hào)DN轉(zhuǎn)換為柵極偏壓V咖2，以對(duì)晶體管麗3進(jìn)行偏壓(如圖2所示)。過度電性應(yīng)力保護(hù)電路403是防止動(dòng)態(tài)柵極偏壓產(chǎn)生電路105a接收1/0焊墊所傳來(lái)的高電壓。電壓源偵測(cè)準(zhǔn)位轉(zhuǎn)換器401是由偏壓VB所控制，并接收判斷信號(hào)VL_5，以產(chǎn)生相對(duì)應(yīng)于電壓源VDDIO的一轉(zhuǎn)換電壓VDDIO_VLC(VDDIO_VLC亦指次三倍電壓源電壓準(zhǔn)位轉(zhuǎn)換器404、次二倍電壓源電壓準(zhǔn)位轉(zhuǎn)換器405和電壓源偵測(cè)準(zhǔn)位轉(zhuǎn)換器401相互耦接之處)。次三倍電壓源電壓準(zhǔn)位轉(zhuǎn)換器404是接收轉(zhuǎn)換電壓VDDIO_VLC，并根據(jù)轉(zhuǎn)換電壓VDDIO_VLC，將邏輯控制信號(hào)UP的電壓準(zhǔn)位轉(zhuǎn)換為相對(duì)應(yīng)的次電壓準(zhǔn)位；此外，次三倍電壓源電壓準(zhǔn)位轉(zhuǎn)換器404亦會(huì)產(chǎn)生互補(bǔ)電壓信號(hào)(即Vmpl和Vmplx)。次二倍電壓源電壓準(zhǔn)位轉(zhuǎn)換器405則是接收轉(zhuǎn)換電壓VDDIO_VLC，并根據(jù)轉(zhuǎn)換電壓VDDIO_VLC，將邏輯控制信號(hào)UP的電壓準(zhǔn)位轉(zhuǎn)換為另一個(gè)相對(duì)應(yīng)的次電壓準(zhǔn)位。表(三)是繪示動(dòng)態(tài)柵極偏壓產(chǎn)生電路相對(duì)應(yīng)于不同的致能信號(hào)OE、電壓源VDDIO、邏輯控制信號(hào)UP以及判斷信號(hào)VL—5和VL—3所產(chǎn)生的柵極偏壓。請(qǐng)參照表(三)以及圖2。在傳輸模式下(0E=1.8V)，當(dāng)混合電壓式I/0緩沖器100a傳輸邏輯0時(shí)(UP=1.8V)，Vmpl的電壓與VDDIO相同，使得晶體管MP1關(guān)閉；亦即，當(dāng)VDDIO為0.9/1.2/1.8/3.3/5.OV時(shí)，Vmpl的電壓亦為0.9/1.2/1.8/3.3/5.0V。此時(shí)，Vmp3為1.8V，Vmp2為1.8/1.8/1.8/1.8/3.3V，使得晶體管MP2和MP3關(guān)閉，而同時(shí)亦可因此避免輸出級(jí)電路101a中產(chǎn)生熱載子效應(yīng)(hot-carriereffect)。表(三)<table>tableseeoriginaldocumentpage15</column></row><table>另一方面，當(dāng)混合電壓式I/O緩沖器100a傳輸邏輯1時(shí)(UP=OV)，若是VDDIO為0.9/1.2/1.8/3.3/5.OV的話，則Vmpl的電壓為0/0/0/1.8/3.3V，使得晶體管MP1導(dǎo)通，而不會(huì)產(chǎn)生柵極過壓的問題。同樣地，Vmp2和Vmp3為0/0/0/1.8/3.3V，使得晶體管MP2和MP3導(dǎo)通，而不會(huì)產(chǎn)生柵極過壓的問題。此外，當(dāng)VDDIO為0.9/1.2V時(shí)，Vmn2是偏壓在0.9/1.2V，借以降低堆疊連接的NMOS晶體管麗l、麗2和麗3的驅(qū)動(dòng)能力，使得輸出級(jí)電路101a可輸出具工作周期(dutycycle)將近50%的信號(hào)。在接收模式下(OE=OV)，Vmpl、Vmp2和Vmp3的電壓與混合電壓式I/O緩沖器100a傳輸邏輯0時(shí)的電壓相同，使得所有充電路徑均關(guān)閉。值得注意的是，當(dāng)I/O焊墊110接收具電壓準(zhǔn)位5.0/3.3V的信號(hào)時(shí)，Vmp3端會(huì)由柵極追蹤電路107a所充電，并拉升為5.0/3.3V，借以避免晶體管MP3導(dǎo)通而產(chǎn)生漏電流。此外，電壓源偵測(cè)準(zhǔn)位轉(zhuǎn)換器401、動(dòng)態(tài)偵測(cè)轉(zhuǎn)換器402、過度電性應(yīng)力保護(hù)電路403、次三倍電壓源電壓準(zhǔn)位轉(zhuǎn)換器404以及次二倍電壓源電壓準(zhǔn)位轉(zhuǎn)換器405的詳細(xì)電路如圖4所示。電壓源偵測(cè)準(zhǔn)位轉(zhuǎn)換器401是用以產(chǎn)生隨電壓源VDDIO變化的轉(zhuǎn)換電壓VDDIO_VLC。當(dāng)電壓源VDDIO為5.OV時(shí)，晶體管MP206和MP211會(huì)導(dǎo)通，使得VDDIO_VLC充電至3.3V(約等于VB-VTH_MN214)。因此，晶體管MP208導(dǎo)通而晶體管MP207關(guān)閉，以避免漏電情形發(fā)生。當(dāng)電壓源VDDIO為0.9/1.2/1.8/3.3V時(shí)，VL_5端為1.8V，且晶體管MN216導(dǎo)通而將晶體管MP207的柵極電壓拉降為0V，如此使得晶體管MP207導(dǎo)通，且VDDIO_VLC因此充電至VDD(即1.8V)。動(dòng)態(tài)偵測(cè)轉(zhuǎn)換器402是根據(jù)電壓源VDDI0，提供柵極偏壓Vmn2予輸出級(jí)電路101a中的晶體管麗3，借以調(diào)整當(dāng)VDDIO小于1.8V時(shí)，因輸出級(jí)電路101a中堆疊連接的PMOS晶體管，其柵極和源極間的電壓差(Ves)縮小所造成工作周期失真的問題。當(dāng)混合電壓式I/0緩沖器100a操作于傳輸模式下，且VDDIO為5.0/3.3V時(shí)，晶體管MP605會(huì)導(dǎo)通而關(guān)閉晶體管MP601。同時(shí)，晶體管MP604會(huì)導(dǎo)通，且Vmn2端會(huì)經(jīng)由晶體管MP603和MP604充電至VDD(或1.8V)。另一方面，當(dāng)VDDIO為0.9/1.2/1.8V時(shí)，Vmn2端會(huì)經(jīng)由晶體管MP601、MP602和MP603充電至VDDIO，以減少輸出級(jí)電路101a中堆疊連接的PMOS晶體管和NMOS晶體管，其柵極和源極間的電壓差(Ves)的差距。如此的話，由輸出級(jí)電路101a所輸出的輸出信號(hào)，其工作周期便可因此接近50%。對(duì)過度電性應(yīng)力保護(hù)電路403而言，當(dāng)混合電壓式1/0緩沖器100a操作于傳輸模式且VDDIO為5.0V，0E端的電壓為1.8V時(shí)，VL_5端的電壓為OV，且經(jīng)由邏輯門N0R1以及晶體管麗7、MP7、麗8和麗6操作后，會(huì)使得晶體管MP5的柵極電壓(即Vgatel)和晶體管MP4的柵極電壓(即Vgate2)變?yōu)閁P的反相邏輯UP，且晶體管MP4和MP5會(huì)因此導(dǎo)通而不會(huì)有柵極過壓的問題，借以提供具5.03.3V適當(dāng)電壓準(zhǔn)位的柵極偏壓Vmp3，予輸出級(jí)電路101a中的晶體管MP3。此時(shí)，柵極偏壓Vmp3的值是由節(jié)點(diǎn)Vmp3jni來(lái)決定。當(dāng)混合電壓式I/O緩沖器100a操作于傳輸模式，且VDDIO為3.3/1.8/1.2/0.9V，OE端的電壓為1.8V時(shí)，VL—5端的電壓亦為1.8V，且Vgatel和Vgate2端的電壓會(huì)是OV，使得晶體管MP4和MP5導(dǎo)通，以提供具1.8OV適當(dāng)電壓準(zhǔn)位的柵極偏壓Vmp3予輸出級(jí)電路101a中的晶體管MP3。此外，當(dāng)混合電壓式I/O緩沖器100a操作于接收模式，且OE端的電壓為OV時(shí)，晶體管MN7andMP7會(huì)因此關(guān)閉，使得Vgatel和Vgate2端的電壓是由I/O焊墊110上的電壓來(lái)決定。當(dāng)1/0焊墊110上的電壓為5.0/3.3V時(shí)，Vmnl端的電壓為3.3/2V，且Vmp3端的電壓會(huì)因柵極追蹤電路107a的操作而拉升為5.0/3.3V。接著，晶體管MP6會(huì)導(dǎo)通，而將Vgatel端充電至5.0/3.3V，且晶體管MP5會(huì)因此關(guān)閉，以防止I/O焊墊110上的高電壓進(jìn)入。此時(shí)，Vgate2端會(huì)經(jīng)由晶體管MN6拉降至3.3/2V，且晶體管MP4會(huì)關(guān)閉以避免柵極過壓。另一方面，當(dāng)1/0焊墊110上的電壓為0/0.9/1.2/1.8V時(shí)，Vgatel和Vgate2端的電壓會(huì)充(放)電至0/0.9/1.2/1.8V，使得晶體管MP4和MP5會(huì)導(dǎo)通，且輸出級(jí)電路101a中的晶體管MP3可正常接收1.8V的電壓。次三倍電壓源電壓準(zhǔn)位轉(zhuǎn)換器404是將UP端的邏輯1(1.8V電壓準(zhǔn)位)轉(zhuǎn)換為5.0/3.3/1.8/1.2/0.9V，并將UP端的邏輯O(OV電壓準(zhǔn)位)轉(zhuǎn)換為3.3/1.8/0/0/0V。當(dāng)VDDIO為5.OV且UP端的電壓為OV時(shí)，VDDIO_VLC端的電壓為3.3V，且VL_5和VL_3端的電壓為0V，使得晶體管MN310和MN308會(huì)關(guān)閉，而Vmpl端則是會(huì)經(jīng)由晶體管MP305、MP307、MN313和MP303進(jìn)行放電，使得晶體管MP302導(dǎo)通，將Vmplx端充電至5.0V。此時(shí)，晶體管MP309的柵極電壓為1.8V，而Vmpl端則是經(jīng)由晶體管MN301和MP309放電至3.3V。另一方面，當(dāng)UP端的電壓為1.8V時(shí)，晶體管MP308的柵極電壓(即VLC2端)為OV，此時(shí)Vmpl端會(huì)充電至5.0V，而Vmplx端則是會(huì)放電至3.3V。當(dāng)VDDIO為3.3V且UP端的電壓為OV時(shí)，VDDIO_VLC端的電壓為1.8V，而VL_3端的電壓為OV，使得晶體管MN308關(guān)閉，且Vmpl端經(jīng)由晶體管MN311、MN309、MN314、MN313和MP303進(jìn)行放電，使得晶體管MP302導(dǎo)通，將Vmplx端充電至3.3V。此時(shí)，晶體管MP309的柵極電壓為0V，且Vmpl端的電壓會(huì)經(jīng)由晶體管MN301和MP309拉升為1.8V。同樣地，當(dāng)UP端的電壓為3.3V時(shí)，Vmpl端會(huì)充電至3.3V，而Vmplx端則是會(huì)放電至1.8V。當(dāng)VDDIO為1.8/1.2/0.9V且UP端的電壓為OV時(shí)，VDDIO_VLC端的電壓為1.8V，而Vmpl端會(huì)經(jīng)由晶體管MN311、MN309、MN314、MN307、MN305和MN303放電至0V，使得晶體管MP302導(dǎo)通，將Vmplx端充電至1.8/1.2/0.9V。同樣地，當(dāng)UP端的電壓為1.8V時(shí)，Vmplx端會(huì)放電至OV，而Vmpl端則是會(huì)充電至1.8/1.2/0.9V。此時(shí)，晶體管MP309的柵極電壓為1.8V，并因此關(guān)閉，使得節(jié)點(diǎn)Vlowj處于浮接的狀態(tài)，借以避免漏電的情形。次二倍電壓源電壓準(zhǔn)位轉(zhuǎn)換器405是將UP端的邏輯1(1.8V電壓準(zhǔn)位)轉(zhuǎn)換為3.3/1.8/1.8/1.8/1.8V，并將UP端的邏輯0(0V電壓準(zhǔn)位)轉(zhuǎn)換為1.8/1.8/0/0/0V。當(dāng)VDDIO為5.OV且UP端的電壓為OV時(shí)，UP_VL端的電壓為1.8V，且晶體管MN205會(huì)因VL_5端的電壓為OV而關(guān)閉。此外，節(jié)點(diǎn)Vmp3會(huì)經(jīng)由晶體管MP204、MN210和MN212進(jìn)行放電，使得晶體管MP201導(dǎo)通。此時(shí)，節(jié)點(diǎn)Vmp3」ni以及節(jié)點(diǎn)VLC2(即晶體管MP203的漏極與晶體管麗209的漏極連接處)，會(huì)因VDDIOJLC端的電壓為3.3V，而經(jīng)由晶體管麗201充電至3.3V，且晶體管麗202會(huì)導(dǎo)通而將節(jié)點(diǎn)Vmp3(即晶體管麗202的源極與晶體管MP204的源極連接處)拉升為1.8V。同時(shí)，晶體管MP209的柵極電壓為1.8V，節(jié)點(diǎn)VLC2(即晶體管MP204的漏極與晶體管麗210的漏極連接處)會(huì)經(jīng)由晶體管麗212和麗210拉降至0V，Vmp2端則是會(huì)經(jīng)由晶體管MP209充電至3.3V，而不會(huì)有柵極過壓的問題。相反地，當(dāng)UP端的電壓為1.8V時(shí)，UP_VL端的電壓為OV，節(jié)點(diǎn)Vmp3_ini會(huì)放電至1.8V，節(jié)點(diǎn)Vmp3_和VLC2—會(huì)充電至3.3V，Vmp2端會(huì)充電至3.3V，而節(jié)點(diǎn)VLC2則是會(huì)放電至0V。當(dāng)VDDIO為3.3V時(shí)，無(wú)論UP端的電壓為何，UP_VL端的電壓均為OV，而若是VL_5端的電壓為1.8V的話，節(jié)點(diǎn)Vmp3會(huì)經(jīng)由晶體管MN204、MN206和MN208放電至0V，使得晶體管MP201導(dǎo)通。此時(shí)，節(jié)點(diǎn)Vmp3」ni會(huì)經(jīng)由晶體管MP201充電至1.8V，Vmp2端會(huì)因VDDIO_VLC端的電壓為1.8V，而經(jīng)由晶體管MP209充電至1.8V，且晶體管MP210會(huì)因VL_5的電壓為1.8V而關(guān)閉，以避免漏電流產(chǎn)生。當(dāng)VDDIO為1.8/1.2/0.9V時(shí)，UP端的電壓為0V，UP_VL端的電壓為1.8V，且節(jié)點(diǎn)Vmp3」ni會(huì)經(jīng)由晶體管MN203、MN205和MN207放電至0V，使得晶體管MP202導(dǎo)通。此時(shí)，節(jié)點(diǎn)Vmp3是經(jīng)由晶體管MP202充電至1.8V，Vmp2端會(huì)因VDDIO_VLC端的電壓為1.8V，而經(jīng)由晶體管麗213拉降至0V。同樣地，當(dāng)UP端的電壓為1.8V時(shí)，UPJL端的電壓為OV，節(jié)點(diǎn)Vmp3是放電至OV，節(jié)點(diǎn)Vmp3jni會(huì)經(jīng)由晶體管MP201充電至1.8V，Vmp2端會(huì)經(jīng)由晶體管MP209充電至1.8V，而晶體管MP210則是會(huì)因VL_5的電壓為1.8V而關(guān)閉，以避免漏電流17產(chǎn)生。圖5是依照本發(fā)明的實(shí)施例繪示一種如圖2所示的焊墊電壓偵測(cè)電路的電路示意圖。焊墊電壓偵測(cè)電路106a用以偵測(cè)1/0焊墊110的電壓，并借此選擇欲傳送至1/0焊墊110的輸出信號(hào)(或輸出電壓)，而其詳細(xì)的電路如圖5所示。表(四)<table>tableseeoriginaldocumentpage18</column></row><table>表(四)是繪示1/0焊墊電壓以及Vmnl端相對(duì)應(yīng)于1/0焊墊的電壓。當(dāng)I/O焊墊電壓為5.OV時(shí)，節(jié)點(diǎn)Vx的電壓約為4.2V，且Vmnl端會(huì)經(jīng)由晶體管MP404和MN401充電至3.3V(—Vx—VtMN4()1)，以避免輸出級(jí)電路101a中晶體管MN1的柵極過壓。此時(shí)，節(jié)點(diǎn)Vy的電壓約為3.3V，使得晶體管MP403導(dǎo)通，而晶體管MP406關(guān)閉，以避免晶體管MP406產(chǎn)生漏電流。當(dāng)1/0焊墊電壓為3.3/1.8/1.2/0.9V時(shí)，節(jié)點(diǎn)Vy的電壓低于1.8V，且Vmnl端會(huì)經(jīng)由晶體管MP406充電至1.8V。另外，當(dāng)1/0焊墊電壓為0V時(shí)，節(jié)點(diǎn)Vy是經(jīng)由晶體管MP401和MP402進(jìn)行放電，借以避免柵極過壓。此時(shí)，Vmnl端會(huì)經(jīng)由晶體管MP406充電至1.8V。圖6是依照本發(fā)明的實(shí)施例繪示一種如圖2所示的浮動(dòng)N型井電路的電路示意圖。參照?qǐng)D2和圖6，浮動(dòng)N型井電路108a是控制輸出級(jí)電路10la中晶體管MP3的N型井電壓以與柵極追蹤電路107a中的晶體管MP5和MP8，因而避免當(dāng)晶體管中的寄生二極管(如？+川型井二極管)導(dǎo)通時(shí)產(chǎn)生漏電流，并借此防止在輸出級(jí)電路101a中產(chǎn)生基底效應(yīng)(bodyeffect)。此外，浮動(dòng)N型井電路的詳細(xì)電路如圖6所示。當(dāng)I/O緩沖器100a操作于傳輸模式下，并傳送具電壓準(zhǔn)位0.9/1.2/1.8V的信號(hào)時(shí)，Vmp3端的電壓為0V，使得晶體管MP5導(dǎo)通，且Vnwell端的電壓會(huì)與I/O焊墊電壓相同，因此晶體管MP3的N型井電壓會(huì)與其本身的源極和汲極電壓相同。如此一來(lái)，晶體管MP3便不會(huì)有基底效應(yīng)，且其驅(qū)動(dòng)能力亦可因此而提升。此時(shí)，晶體管MP506的柵極電壓約為1.8V，并因此關(guān)閉，以避免漏電流產(chǎn)生。當(dāng)I/O緩沖器100a操作而傳輸邏輯0時(shí)，Vmnl端和Vmp3端均為1.8V，且晶體管MP501和MP502關(guān)閉，使得Vnwell端的電壓會(huì)經(jīng)由晶體管MP5Q6、MP505和MP504充電至VDD(或1.8V)。當(dāng)1/0焊墊的電壓為5.0/3.3V時(shí)，Vmnl端的電壓為3.3/1.8V，且晶體管MP502和MP503導(dǎo)通，使得Vnwell端的電壓會(huì)經(jīng)由晶體管MP502充電至5.0/3.3V。此時(shí)，晶體管MP504會(huì)關(guān)閉，使得輸出級(jí)電路101a中晶體管MP3的寄生二極管無(wú)法導(dǎo)通，因而有效地避免漏電流的產(chǎn)生。當(dāng)1/0緩沖器100a操作于接收模式下，且I/0焊墊110的電壓為0/0.9/1.2/1.8V時(shí)，Vmnl端和Vmp3端均為1.8V，且晶體管MP501和MP503關(guān)閉，使得Vnwell端的電壓會(huì)經(jīng)由晶體管MP506、MP505和MP504充電至VDD(或1.8V)。雖然本發(fā)明已以實(shí)施方式揭露如上，然其并非用以限定本發(fā)明，任何熟悉此技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所界定的范圍為準(zhǔn)。權(quán)利要求一種輸出緩沖電路，其特征在于，包含一高壓偵測(cè)電路，用以偵測(cè)一電壓源，并根據(jù)該電壓源產(chǎn)生一第一判斷信號(hào)和一第二判斷信號(hào)以及一第一偏壓和一第二偏壓；一動(dòng)態(tài)柵極偏壓產(chǎn)生電路，由該第一偏壓和該第二偏壓所控制，并接收該第一判斷信號(hào)和該第二判斷信號(hào)，以根據(jù)該第一判斷信號(hào)和該第二判斷信號(hào)將邏輯控制信號(hào)轉(zhuǎn)換為相對(duì)應(yīng)的柵極偏壓；一輸出級(jí)電路，包含多個(gè)堆疊連接的晶體管，該些堆疊連接的晶體管是由該些柵極偏壓所控制，該輸出級(jí)電路用以輸出一輸出信號(hào)，該輸出信號(hào)具有相對(duì)應(yīng)于一輸出入焊墊的電壓準(zhǔn)位；以及一焊墊電壓偵測(cè)電路，用以偵測(cè)該輸出入焊墊的電壓，并提供一焊墊電壓偵測(cè)信號(hào)至該輸出級(jí)電路，以調(diào)整被輸出至該輸出入焊墊的該輸出信號(hào)。2.根據(jù)權(quán)利要求1所述的輸出緩沖電路，其特征在于，該高壓偵測(cè)電路還包含一第一次電壓偵測(cè)電路，用以偵測(cè)該電壓源是否為一第一次電壓，并輸出該第一判斷信號(hào)至該動(dòng)態(tài)柵極偏壓產(chǎn)生電路；以及一第二次電壓偵測(cè)電路，用以偵測(cè)該電壓源是否為一第二次電壓，并輸出該第二判斷信號(hào)至該動(dòng)態(tài)柵極偏壓產(chǎn)生電路。3.根據(jù)權(quán)利要求1所述的輸出緩沖電路，其特征在于，該高壓偵測(cè)電路還包含一低功率偏壓電路，包含一閉回路電路，該閉回路電路是由啟動(dòng)時(shí)操作在次臨界區(qū)的多個(gè)晶體管所組成。4.根據(jù)權(quán)利要求1所述的輸出緩沖電路，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一動(dòng)態(tài)偵測(cè)轉(zhuǎn)換器，由該第一偏壓所控制，并用以根據(jù)該第一判斷信號(hào)及該電壓源，將該些邏輯控制信號(hào)中的一個(gè)轉(zhuǎn)換為該些柵極偏壓中的一第一柵極偏壓予該輸出級(jí)電路。5.根據(jù)權(quán)利要求1所述的輸出緩沖電路，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一過度電性應(yīng)力保護(hù)電路，用以防止該動(dòng)態(tài)柵極偏壓產(chǎn)生電路接收該輸出入焊墊的一高電壓。6.根據(jù)權(quán)利要求1所述的輸出緩沖電路，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一電壓源偵測(cè)準(zhǔn)位轉(zhuǎn)換器，由該第二偏壓所控制，并接收該第二判斷信號(hào)以產(chǎn)生相對(duì)應(yīng)于該電壓源的一轉(zhuǎn)換電壓。7.根據(jù)權(quán)利要求6所述的輸出緩沖電路，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一第一次電壓準(zhǔn)位轉(zhuǎn)換器，接收該轉(zhuǎn)換電壓，并用以根據(jù)該轉(zhuǎn)換電壓，將該些邏輯控制信號(hào)中的一第一邏輯控制信號(hào)的電壓準(zhǔn)位轉(zhuǎn)換為一第一次電壓準(zhǔn)位；以及一第二次電壓準(zhǔn)位轉(zhuǎn)換器，接收該轉(zhuǎn)換電壓，并用以根據(jù)該轉(zhuǎn)換電壓，將該第一邏輯控制信號(hào)的電壓準(zhǔn)位轉(zhuǎn)換為一第二次電壓準(zhǔn)位，且產(chǎn)生互補(bǔ)電壓信號(hào)。8.根據(jù)權(quán)利要求1所述的輸出緩沖電路，其特征在于，該輸出級(jí)電路中的該些堆疊連接的晶體管包含三個(gè)逐一堆疊連接的P型晶體管以及三個(gè)逐一堆疊連接的N型晶體管。9.根據(jù)權(quán)利要求1所述的輸出緩沖電路，其特征在于，還包含一浮動(dòng)N型井電路，用以提供N型井電壓予該輸出級(jí)電路中的該些堆疊連接的晶體管中的至少一個(gè)的N型井。10.根據(jù)權(quán)利要求1所述的輸出緩沖電路，其特征在于，還包含一柵極追蹤電路，用以追蹤該輸出入焊墊的電壓，并根據(jù)該輸出入焊墊的電壓控制該輸出級(jí)電路中的該些堆疊連接的晶體管的至少其中的一個(gè)。11.一種混合電壓式輸入/輸出緩沖器，其特征在于，包含一輸出緩沖電路，用以在一傳輸模式下緩沖由一核心電路傳至一輸出入焊墊的信號(hào)，該輸出緩沖電路包含；一高壓偵測(cè)電路，用以偵測(cè)一電壓源，并根據(jù)該電壓源產(chǎn)生一第一判斷信號(hào)和一第二判斷信號(hào)以及一第一偏壓和一第二偏壓；一動(dòng)態(tài)柵極偏壓產(chǎn)生電路，由該第一偏壓和該第二偏壓所控制，并接收該第一判斷信號(hào)和該第二判斷信號(hào)，以根據(jù)該第一判斷信號(hào)和該第二判斷信號(hào)將邏輯控制信號(hào)轉(zhuǎn)換為相對(duì)應(yīng)的柵極偏壓；以及一輸出級(jí)電路，包含多個(gè)堆疊連接的晶體管，該些堆疊連接的晶體管是由該些柵極偏壓所控制，該輸出級(jí)電路用以輸出一輸出信號(hào)，該輸出信號(hào)具有相對(duì)應(yīng)于該輸出入焊墊的電壓準(zhǔn)位；以及一輸入緩沖電路，用以在一接收模式下緩沖由該輸出入焊墊傳至該核心電路的信號(hào)。12.根據(jù)權(quán)利要求11所述的混合電壓式輸入/輸出緩沖器，其特征在于，還包含一焊墊電壓偵測(cè)電路，用以偵測(cè)該輸出入焊墊的電壓，并調(diào)整被輸出至該輸出入焊墊的該輸出信號(hào)。13.根據(jù)權(quán)利要求ll所述的混合電壓式輸入/輸出緩沖器，其特征在于，該高壓偵測(cè)電路還包含一第一次電壓偵測(cè)電路，用以偵測(cè)該電壓源是否為一第一次電壓，并輸出該第一判斷信號(hào)至該動(dòng)態(tài)柵極偏壓產(chǎn)生電路；以及一第二次電壓偵測(cè)電路，用以偵測(cè)該電壓源是否為一第二次電壓，并輸出該第二判斷信號(hào)至該動(dòng)態(tài)柵極偏壓產(chǎn)生電路。14.根據(jù)權(quán)利要求13所述的混合電壓式輸入/輸出緩沖器，其特征在于，該高壓偵測(cè)電路還包含一低功率偏壓電路，包含一閉回路電路，該閉回路電路是由啟動(dòng)時(shí)操作在次臨界區(qū)的多個(gè)晶體管所組成。15.根據(jù)權(quán)利要求ll所述的混合電壓式輸入/輸出緩沖器，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一動(dòng)態(tài)偵測(cè)轉(zhuǎn)換器，由該第一偏壓所控制，并用以根據(jù)該第一判斷信號(hào)及該電壓源，將該些邏輯控制信號(hào)中的一個(gè)轉(zhuǎn)換為該些柵極偏壓中的一第一柵極偏壓予該輸出級(jí)電路。16.根據(jù)權(quán)利要求15所述的混合電壓式輸入/輸出緩沖器，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一過度電性應(yīng)力保護(hù)電路，用以防止該動(dòng)態(tài)柵極偏壓產(chǎn)生電路接收該輸出入焊墊的一高電壓。17.根據(jù)權(quán)利要求16所述的混合電壓式輸入/輸出緩沖器，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一電壓源偵測(cè)準(zhǔn)位轉(zhuǎn)換器，由該第二偏壓所控制，并接收該第二判斷信號(hào)以產(chǎn)生相對(duì)應(yīng)于該電壓源的一轉(zhuǎn)換電壓。18.根據(jù)權(quán)利要求17所述的混合電壓式輸入/輸出緩沖器，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一第一次電壓準(zhǔn)位轉(zhuǎn)換器，接收該轉(zhuǎn)換電壓，并用以根據(jù)該轉(zhuǎn)換電壓，將該些邏輯控制信號(hào)中的一第一邏輯控制信號(hào)的電壓準(zhǔn)位轉(zhuǎn)換為一第一次電壓準(zhǔn)位；以及一第二次電壓準(zhǔn)位轉(zhuǎn)換器，接收該轉(zhuǎn)換電壓，并用以根據(jù)該轉(zhuǎn)換電壓，將該第一邏輯控制信號(hào)的電壓準(zhǔn)位轉(zhuǎn)換為一第二次電壓準(zhǔn)位，且產(chǎn)生互補(bǔ)電壓信號(hào)。19.根據(jù)權(quán)利要求ll所述的混合電壓式輸入/輸出緩沖器，其特征在于，該輸出級(jí)電路中的該些堆疊連接的晶體管包含三個(gè)逐一堆疊連接的P型晶體管以及三個(gè)逐一堆疊連接的N型晶體管。20.—種輸出緩沖電路，其特征在于，包含一高壓偵測(cè)電路，用以偵測(cè)一電壓源，并根據(jù)該電壓源產(chǎn)生一第一判斷信號(hào)和一第二判斷信號(hào)以及一第一偏壓和一第二偏壓；一動(dòng)態(tài)柵極偏壓產(chǎn)生電路，由該第一偏壓和該第二偏壓所控制，并接收該第一判斷信號(hào)和該第二判斷信號(hào)，以根據(jù)該第一判斷信號(hào)和該第二判斷信號(hào)將邏輯控制信號(hào)轉(zhuǎn)換為相對(duì)應(yīng)的柵極偏壓；一輸出級(jí)電路，包含多個(gè)堆疊連接P型晶體管，該些堆疊連接的P型晶體管是由該些柵極偏壓所控制，該輸出級(jí)電路用以輸出一輸出信號(hào)，該輸出信號(hào)具有相對(duì)應(yīng)于一輸出入焊墊的電壓準(zhǔn)位；一柵極追蹤電路，用以追蹤該輸出入焊墊的電壓，并根據(jù)該輸出入焊墊的電壓提供柵極電壓予該輸出級(jí)電路；以及一浮動(dòng)N型井電路，用以提供N型井電壓予該些堆疊連接的P型晶體管中至少一個(gè)的N型井以及該柵極追蹤電路中的P型晶體管中至少一個(gè)的N型井。21.根據(jù)權(quán)利要求20所述的輸出緩沖電路，其特征在于，該高壓偵測(cè)電路還包含一第一次電壓偵測(cè)電路，用以偵測(cè)該電壓源是否為一第一次電壓，并輸出該第一判斷信號(hào)至該動(dòng)態(tài)柵極偏壓產(chǎn)生電路；以及一第二次電壓偵測(cè)電路，用以偵測(cè)該電壓源是否為一第二次電壓，并輸出該第二判斷信號(hào)至該動(dòng)態(tài)柵極偏壓產(chǎn)生電路。22.根據(jù)權(quán)利要求20所述的輸出緩沖電路，其特征在于，該高壓偵測(cè)電路還包含一低功率偏壓電路，包含一閉回路電路，該閉回路電路系由操作在次臨界區(qū)的多個(gè)晶體管所組成，該低功率偏壓電路用以根據(jù)該電壓源產(chǎn)生該第一偏壓和該第二偏壓。23.根據(jù)權(quán)利要求20所述的輸出緩沖電路，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一動(dòng)態(tài)偵測(cè)轉(zhuǎn)換器，由該第一偏壓所控制，并用以根據(jù)該第一判斷信號(hào)及該電壓源，將該些邏輯控制信號(hào)中的一個(gè)轉(zhuǎn)換為該些柵極偏壓中的一第一柵極偏壓予該輸出級(jí)電路。24.根據(jù)權(quán)利要求20所述的輸出緩沖電路，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一過度電性應(yīng)力保護(hù)電路，用以防止該動(dòng)態(tài)柵極偏壓產(chǎn)生電路接收該輸出入焊墊的一高電壓。25.根據(jù)權(quán)利要求20所述的輸出緩沖電路，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一電壓源偵測(cè)準(zhǔn)位轉(zhuǎn)換器，由該第二偏壓所控制，并接收該第二判斷信號(hào)以產(chǎn)生相對(duì)應(yīng)于該電壓源的一轉(zhuǎn)換電壓。26.根據(jù)權(quán)利要求25所述的輸出緩沖電路，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一第一次電壓準(zhǔn)位轉(zhuǎn)換器，接收該轉(zhuǎn)換電壓，并用以根據(jù)該轉(zhuǎn)換電壓，將該些邏輯控制信號(hào)中的一第一邏輯控制信號(hào)的電壓準(zhǔn)位轉(zhuǎn)換為一第一次電壓準(zhǔn)位；以及一第二次電壓準(zhǔn)位轉(zhuǎn)換器，接收該轉(zhuǎn)換電壓，并用以根據(jù)該轉(zhuǎn)換電壓，將該第一邏輯控制信號(hào)的電壓準(zhǔn)位轉(zhuǎn)換為一第二次電壓準(zhǔn)位，且產(chǎn)生互補(bǔ)電壓信號(hào)。27.根據(jù)權(quán)利要求20所述的輸出緩沖電路，其特征在于，還包含一焊墊電壓偵測(cè)電路，用以偵測(cè)該輸出入焊墊的電壓，并提供一焊墊電壓偵測(cè)信號(hào)至該輸出級(jí)電路，以調(diào)整被輸出至該輸出入焊墊的該輸出信號(hào)。28.根據(jù)權(quán)利要求27所述的輸出緩沖電路，其特征在于，該柵極追蹤電路是根據(jù)自該動(dòng)態(tài)柵極偏壓產(chǎn)生電路而來(lái)的該些柵極偏壓其中的一個(gè)、該焊墊電壓偵測(cè)信號(hào)以及該輸出入焊墊的電壓進(jìn)行開啟或關(guān)閉。29.根據(jù)權(quán)利要求20所述的輸出緩沖電路，其特征在于，該輸出級(jí)電路中的該些堆疊連接的P型晶體管包含三個(gè)逐一堆疊連接的P型晶體管。30.根據(jù)權(quán)利要求29所述的輸出緩沖電路，其特征在于，該輸出級(jí)電路還包含三個(gè)逐一堆疊連接的N型晶體管。31.根據(jù)權(quán)利要求20所述的輸出緩沖電路，其特征在于，還包含一前置驅(qū)動(dòng)電路，用以接收一致能信號(hào)而輸出該些邏輯控制信號(hào)至該動(dòng)態(tài)柵極偏壓產(chǎn)生電路。32.—種混合電壓式輸入/輸出緩沖器，其特征在于，包含一輸出緩沖電路，用以在一傳輸模式下緩沖由一核心電路傳送至一輸出入焊墊的信號(hào)，該輸出緩沖電路包含；一高壓偵測(cè)電路，用以偵測(cè)一電壓源，并根據(jù)該電壓源產(chǎn)生一第一判斷信號(hào)和一第二判斷信號(hào)以及一第一偏壓和一第二偏壓；一動(dòng)態(tài)柵極偏壓產(chǎn)生電路，由該第一偏壓和該第二偏壓所控制，并接收該第一判斷信號(hào)和該第二判斷信號(hào)，以根據(jù)該第一判斷信號(hào)和該第二判斷信號(hào)將邏輯控制信號(hào)轉(zhuǎn)換為相對(duì)應(yīng)的柵極偏壓；一輸出級(jí)電路，包含多個(gè)堆疊連接的P型晶體管，該些堆疊連接的P型晶體管是由該些柵極偏壓所控制，該輸出級(jí)電路用以輸出一輸出信號(hào)，該輸出信號(hào)具有相對(duì)應(yīng)于該輸出入焊墊的電壓準(zhǔn)位；一柵極追蹤電路，用以追蹤該輸出入焊墊的電壓，并根據(jù)該輸出入焊墊的電壓提供柵極電壓予該輸出級(jí)電路；一浮動(dòng)N型井電路，用以提供N型井電壓予該些堆疊連接的P型晶體管中至少一個(gè)的N型井以及該柵極追蹤電路中的P型晶體管中至少一個(gè)的N型井；以及一焊墊電壓偵測(cè)電路，用以偵測(cè)該輸出入焊墊的電壓，并調(diào)整被輸出至該輸出入焊墊的該輸出信號(hào)；以及一輸入緩沖電路，用以在一接收模式下緩沖由該輸出入焊墊傳送至該核心電路的信號(hào)。33.根據(jù)權(quán)利要求32所述的混合電壓式輸入/輸出緩沖器，其特征在于，該高壓偵測(cè)電路還包含一第一次電壓偵測(cè)電路，用以偵測(cè)該電壓源是否為一第一次電壓，并輸出該第一判斷信號(hào)至該動(dòng)態(tài)柵極偏壓產(chǎn)生電路；以及一第二次電壓偵測(cè)電路，用以偵測(cè)該電壓源是否為一第二次電壓，并輸出該第二判斷信號(hào)至該動(dòng)態(tài)柵極偏壓產(chǎn)生電路。34.根據(jù)權(quán)利要求33所述的混合電壓式輸入/輸出緩沖器，其特征在于，該高壓偵測(cè)電路還包含一低功率偏壓電路，包含一閉回路電路，該閉回路電路是由操作在次臨界區(qū)的多個(gè)晶體管所組成，該低功率偏壓電路用以根據(jù)該電壓源產(chǎn)生該第一偏壓和該第二偏壓。35.根據(jù)權(quán)利要求32所述的混合電壓式輸入/輸出緩沖器，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一電壓源偵測(cè)準(zhǔn)位轉(zhuǎn)換器，由該第二偏壓所控制，并接收該第二判斷信號(hào)以產(chǎn)生相對(duì)應(yīng)于該電壓源的一轉(zhuǎn)換電壓。36.根據(jù)權(quán)利要求35所述的混合電壓式輸入/輸出緩沖器，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一第一次電壓準(zhǔn)位轉(zhuǎn)換器，接收該轉(zhuǎn)換電壓，并用以根據(jù)該轉(zhuǎn)換電壓，將該些邏輯控制信號(hào)中的一第一邏輯控制信號(hào)的電壓準(zhǔn)位轉(zhuǎn)換為一第一次電壓準(zhǔn)位；以及一第二次電壓準(zhǔn)位轉(zhuǎn)換器，接收該轉(zhuǎn)換電壓，并用以根據(jù)該轉(zhuǎn)換電壓，將該第一邏輯控制信號(hào)的電壓準(zhǔn)位轉(zhuǎn)換為一第二次電壓準(zhǔn)位，且產(chǎn)生互補(bǔ)電壓信號(hào)。37.根據(jù)權(quán)利要求36所述的混合電壓式輸入/輸出緩沖器，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一動(dòng)態(tài)偵測(cè)轉(zhuǎn)換器，由該第一偏壓所控制，并用以根據(jù)該第一判斷信號(hào)及該電壓源，將該些邏輯控制信號(hào)中的一個(gè)轉(zhuǎn)換為該些柵極偏壓中的一第一柵極偏壓予該輸出級(jí)電路。38.根據(jù)權(quán)利要求37所述的混合電壓式輸入/輸出緩沖器，其特征在于，該動(dòng)態(tài)柵極偏壓產(chǎn)生電路還包含一過度電性應(yīng)力保護(hù)電路，用以防止該動(dòng)態(tài)柵極偏壓產(chǎn)生電路接收該輸出入焊墊的一高電壓。39.根據(jù)權(quán)利要求36所述的混合電壓式輸入/輸出緩沖器，其特征在于，該柵極追蹤電路是根據(jù)該些互補(bǔ)電壓信號(hào)其中的一個(gè)、自該動(dòng)態(tài)柵極偏壓產(chǎn)生電路而來(lái)的該些柵極偏壓其中的一個(gè)、該焊墊電壓偵測(cè)信號(hào)以及該輸出入焊墊的電壓進(jìn)行開啟或關(guān)閉。40.根據(jù)權(quán)利要求32所述的混合電壓式輸入/輸出緩沖器，其特征在于，該輸出級(jí)電路中的該些堆疊連接的P型晶體管包含三個(gè)逐一堆疊連接的P型晶體管。41.根據(jù)權(quán)利要求40所述的混合電壓式輸入/輸出緩沖器，其特征在于，該輸出級(jí)電路還包含三個(gè)逐一堆疊連接的N型晶體管。全文摘要本發(fā)明提供一種輸出緩沖電路，其包括高壓偵測(cè)電路、動(dòng)態(tài)柵極偏壓產(chǎn)生電路、輸出級(jí)電路以及焊墊電壓偵測(cè)電路。高壓偵測(cè)電路是用以偵測(cè)電壓源，并根據(jù)電壓源產(chǎn)生第一和第二判斷信號(hào)及第一和第二偏壓。動(dòng)態(tài)柵極偏壓產(chǎn)生電路是由第一和第二偏壓所控制，并接收第一和第二判斷信號(hào)，以根據(jù)第一和第二判斷信號(hào)將邏輯控制信號(hào)轉(zhuǎn)換為相對(duì)應(yīng)的柵極偏壓。焊墊電壓偵測(cè)電路是用以偵測(cè)輸出入焊墊的電壓，并提供焊墊電壓偵測(cè)信號(hào)至輸出級(jí)電路，以調(diào)整被輸出至輸出入焊墊的輸出信號(hào)。此外，一種混合電壓式輸入/輸出緩沖器亦在此揭露。文檔編號(hào)H03K19/003GK101753125SQ20091011817公開日2010年6月23日申請(qǐng)日期2009年3月11日優(yōu)先權(quán)日2008年12月9日發(fā)明者劉宜政,李宗哲,王朝欽,黃國(guó)展申請(qǐng)人:奇景光電股份有限公司;王朝欽