專利名稱：一種差分參考電壓緩沖器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，具體涉及一種差分參考電壓緩沖器。
背景技術(shù)：
參考電壓(Voltage Reference)，通常是指在電路中用作電壓基準(zhǔn)的高穩(wěn)定度的電壓，也稱為基準(zhǔn)電壓。在許多集成電路和電路單元中，如數(shù)模轉(zhuǎn)換器(DAC)、模數(shù)轉(zhuǎn)換器 (ADC)、線性穩(wěn)壓器和開關(guān)穩(wěn)壓器，都需要精密而穩(wěn)定的基準(zhǔn)電壓源。理想的基準(zhǔn)電壓源不受電源和溫度的影響，在電路中能提供穩(wěn)定的電壓。在數(shù)據(jù)轉(zhuǎn)換電路中，參考電壓作為數(shù)據(jù)量化的基準(zhǔn)，對(duì)其速度和精度有著很高的要求。然而，在高速高精度的數(shù)據(jù)轉(zhuǎn)換器中，由于開關(guān)電容電路的大量使用，參考電壓和電源線上都將有很大的電壓波動(dòng)，這嚴(yán)重影響了整個(gè)數(shù)據(jù)轉(zhuǎn)換器的性能和精度。如何保證參考電壓在對(duì)電容充放電后快速恢復(fù)到穩(wěn)定電平、對(duì)小的電壓干擾不敏感、并且消耗盡可能少的能量已經(jīng)成為整個(gè)數(shù)據(jù)轉(zhuǎn)換器設(shè)計(jì)的關(guān)鍵。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種響應(yīng)速度快、低噪聲且低功耗的差分參考電壓緩沖
ο為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種差分參考電壓緩沖器，包括控制部分、主緩沖部分和復(fù)制緩沖部分，所述主緩沖部分串接于控制部分和復(fù)制緩沖部分之間，其中所述控制部分包括全差分運(yùn)算放大器和共模反饋電路，所述共模反饋電路的輸出端接至所述全差分運(yùn)算放大器的共模反饋輸入端；所述主緩沖部分包括串聯(lián)的第一晶體管和第二晶體管，所述第一晶體管和第二晶體管共用一路偏置電流，所述全差分運(yùn)算放大器的正負(fù)輸出端分別接至所述第一晶體管和第二晶體管的柵極，所述第一晶體管和第二晶體管的源極接至所述共模反饋電路的輸入端；所述復(fù)制緩沖部分包括串聯(lián)的第四晶體管和第五晶體管，所述第四晶體管和第五晶體管共用一路偏置電流，所述第四晶體管和第五晶體管的柵極分別接至所述第一晶體管和第二晶體管的柵極，所述第四晶體管和第五晶體管的源極分別輸出正負(fù)兩個(gè)參考電壓。作為優(yōu)選，所述全差分運(yùn)算放大器的正負(fù)輸入端用于分別通過第一和第二電阻來接收輸入?yún)⒖茧妷翰⒎謩e通過第三和第四電阻連接到所述第一晶體管和第二晶體管的源極以形成負(fù)反饋。作為優(yōu)選，所述共模反饋電路具有正負(fù)兩個(gè)輸入端、一個(gè)共模電平輸入端，所述共模電平輸入端用以接收外部輸入的共模電壓，所述共模反饋電路強(qiáng)制所述主緩沖部分的所述第一晶體管和第二晶體管的源極輸出的第一電壓和第二電壓的均值等于所述共模電壓。作為優(yōu)選，所述共模反饋電路包括運(yùn)算放大器和分別連接到所述運(yùn)算放大器的正輸入端的第五電阻和第六電阻，所述第五電阻和第六電阻的另一端分別為所述共模反饋電路的正負(fù)輸入端，所述運(yùn)算放大器的負(fù)輸入端為所述共模反饋電路的共模電平輸入端，所述運(yùn)算放大器的輸出端為所述共模反饋電路的輸出端。作為優(yōu)選，所述共模反饋電路包括由第七晶體管和第八晶體管構(gòu)成的第一差分對(duì)及由第九晶體管和第十晶體管構(gòu)成的第二差分對(duì)，所述第八晶體管和第九晶體管的柵極相連接且該柵極為共模反饋電路的共模電平輸入端，所述第八晶體管和第九晶體管的漏極相連接且連接到第十一晶體管的漏極，所述第十一晶體管的柵極連接到漏極并為共模反饋電路的輸出端，所述第七晶體管和第十晶體管的柵極分別為所述共模反饋電路的正負(fù)輸入端。作為優(yōu)選，所述主緩沖部分還包括第三晶體管，所述第一晶體管接于電源和第二晶體管之間，第三晶體管連接在第二晶體管與地之間。作為優(yōu)選，所述主緩沖部分還包括去耦電容器，所述去耦電容器分別接于電源和第一晶體管的柵極之間、第一晶體管和第二晶體管的柵極之間以及第二晶體管和地之間。作為優(yōu)選，所述主緩沖部分中的第一晶體管和第二晶體管共用一路偏置電流，并且均采用NMOS晶體管實(shí)現(xiàn)。作為優(yōu)選，所述復(fù)制緩沖部分還包括第六晶體管，所述第四晶體管連接在電源和第五晶體管之間，第六晶體管連接在第五晶體管和地之間。作為優(yōu)選，所述復(fù)制緩沖部分中的第四晶體管和第五晶體管共用一路偏置電流， 并且均采用NMOS晶體管實(shí)現(xiàn)。本發(fā)明的差分參考電壓緩沖器中，控制部分和主緩沖部分根據(jù)輸入電壓大小并優(yōu)選通過負(fù)反饋產(chǎn)生出兩個(gè)偏置電壓，該偏置電壓在優(yōu)選使用大電容去耦后送至復(fù)制緩沖部分。復(fù)制緩沖部分利用該偏置電壓輸出兩個(gè)參考電壓。由于復(fù)制緩沖部分已經(jīng)是開環(huán)電路， 因此具有較快的響應(yīng)速度和較強(qiáng)的電容驅(qū)動(dòng)能力。每個(gè)緩沖部分均包含兩個(gè)源極跟隨器， 且其共用一路偏置電流，從而大大節(jié)省了功耗開銷。


附圖1為本發(fā)明的差分參考電壓緩沖器的電路示意圖；附圖2為控制部分中的全差分運(yùn)算放大器10的一個(gè)實(shí)施例的電路示意圖；附圖3為控制部分中的共模反饋電路11的一個(gè)實(shí)施例的電路示意圖；附圖4為控制部分中的共模反饋電路11的另一個(gè)實(shí)施例的電路示意具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)說明。圖1為本發(fā)明的差分參考電壓緩沖器的電路示意圖，如圖1所示，其包括控制部分 1、主緩沖部分2和復(fù)制緩沖部分3這三個(gè)部分，主緩沖部分2串接于控制部分1和復(fù)制緩沖部分3之間。控制部分1包含了全差分運(yùn)算放大器10、共模反饋電路11和四個(gè)電阻IVR2A3和 R4，并且隊(duì)=R2, R3 = R4,共模反饋電路11的輸出端接至全差分運(yùn)算放大器10的共模反饋輸入端以確定其輸出共模電平。電阻R1和& 一端接到例如地gnd與參考電壓Vr，另一端接至全差分運(yùn)算放大器10的輸入端以形成“虛地”，從而線13與線14上的電壓滿足下式(1。)點(diǎn)《_幻點(diǎn)從而有
權(quán)利要求
1.一種差分參考電壓緩沖器，包括控制部分(1)、主緩沖部分( 和復(fù)制緩沖部分 (3)，所述主緩沖部分O)串接于控制部分(1)和復(fù)制緩沖部分C3)之間，其中，所述控制部分(1)包括全差分運(yùn)算放大器(10)和共模反饋電路(11)，所述共模反饋電路(11)的輸出端接至所述全差分運(yùn)算放大器(10)的共模反饋輸入端；所述主緩沖部分( 包括串聯(lián)的第一晶體管和第二晶體管，所述第一晶體管和第二晶體管共用一路偏置電流，所述全差分運(yùn)算放大器(10)的正負(fù)輸出端分別接至所述第一晶體管和第二晶體管的柵極，所述第一晶體管和第二晶體管的源極接至所述共模反饋電路 (11)的輸入端；所述復(fù)制緩沖部分C3)包括串聯(lián)的第四晶體管和第五晶體管，所述第四晶體管和第五晶體管共用一路偏置電流，所述第四晶體管和第五晶體管的柵極分別接至所述第一晶體管和第二晶體管的柵極，所述第四晶體管和第五晶體管的源極分別輸出正負(fù)兩個(gè)參考電壓。
2.如權(quán)利要求1所述的差分參考電壓緩沖器，其特征在于，所述全差分運(yùn)算放大器 (10)的正負(fù)輸入端用于分別通過第一和第二電阻來接收輸入?yún)⒖茧妷翰⒎謩e通過第三和第四電阻連接到所述第一晶體管和第二晶體管的源極以形成負(fù)反饋。
3.如權(quán)利要求1所述的差分參考電壓緩沖器，其特征在于，所述共模反饋電路(11)具有正負(fù)兩個(gè)輸入端、一個(gè)共模電平輸入端，所述共模電平輸入端用以接收外部輸入的共模電壓，所述共模反饋電路(11)強(qiáng)制所述主緩沖部分的所述第一晶體管和第二晶體管的源極輸出的第一電壓和第二電壓的均值等于所述共模電壓。
4.如權(quán)利要求3所述的差分參考電壓緩沖器，其特征在于，所述共模反饋電路(11)包括運(yùn)算放大器(11 和分別連接到所述運(yùn)算放大器(11 的正輸入端的第五電阻和第六電阻，所述第五電阻和第六電阻的另一端分別為所述共模反饋電路(11)的正負(fù)輸入端，所述運(yùn)算放大器(11 的負(fù)輸入端為所述共模反饋電路(11)的共模電平輸入端，所述運(yùn)算放大器(11 的輸出端為所述共模反饋電路(11)的輸出端。
5.如權(quán)利要求3所述的差分參考電壓緩沖器，其特征在于，所述共模反饋電路(11)包括由第七晶體管和第八晶體管構(gòu)成的第一差分對(duì)及由第九晶體管和第十晶體管構(gòu)成的第二差分對(duì)，所述第八晶體管和第九晶體管的柵極相連接且該柵極為共模反饋電路(11)的共模電平輸入端，所述第八晶體管和第九晶體管的漏極相連接且連接到第十一晶體管的漏極，所述第十一晶體管的柵極連接到漏極并為共模反饋電路(11)的輸出端，所述第七晶體管和第十晶體管的柵極分別為所述共模反饋電路(11)的正負(fù)輸入端。
6.如權(quán)利要求1所述的差分參考電壓緩沖器，其特征在于，所述主緩沖部分(2)還包括第三晶體管，所述第一晶體管接于電源和第二晶體管之間，第三晶體管連接在第二晶體管與地之間。
7.如權(quán)利要求1所述的差分參考電壓緩沖器，其特征在于，所述主緩沖部分(2)還包括去耦電容器(20)，所述去耦電容器分別接于電源和第一晶體管的柵極之間、第一晶體管和第二晶體管的柵極之間以及第二晶體管和地之間。
8.如權(quán)利要求1所述的差分參考電壓緩沖器，其特征在于，所述主緩沖部分(2)中的第一晶體管和第二晶體管共用一路偏置電流，并且均采用NMOS晶體管實(shí)現(xiàn)。
9.如權(quán)利要求1所述的差分參考電壓緩沖器，其特征在于，所述復(fù)制緩沖部分C3)還包括第六晶體管，所述第四晶體管連接在電源和第五晶體管之間，第六晶體管連接在第五晶體管和地之間。
10.如權(quán)利要求1所述的差分參考電壓緩沖器，其特征在于，所述復(fù)制緩沖部分(3)中的第四晶體管和第五晶體管共用一路偏置電流，并且均采用NMOS晶體管實(shí)現(xiàn)。
全文摘要
本發(fā)明提供一種差分參考電壓緩沖器，包括控制部分、復(fù)制緩沖部分和串接于控制部分和復(fù)制緩沖部分之間的主緩沖部分，控制部分包括全差分運(yùn)算放大器和共模反饋電路，共模反饋電路的輸出端接至全差分運(yùn)算放大器的共模反饋輸入端；主緩沖部分包括共用一路偏置電流的第一和第二晶體管，全差分運(yùn)算放大器的輸出端接至第一和第二晶體管的柵極，第一和第二晶體管的源極接至共模反饋電路的輸入端；復(fù)制緩沖部分包括共用一路偏置電流的第四和第五晶體管，第四和第五晶體管的柵極分別接至第一和第二晶體管的柵極，第四和第五晶體管的源極分別輸出參考電壓。本發(fā)明的差分參考電壓緩沖器響應(yīng)速度快、低噪聲且低功耗，能夠提高數(shù)據(jù)轉(zhuǎn)換器的性能和精度。
文檔編號(hào)H03K19/003GK102412824SQ20111039755
公開日2012年4月11日 申請(qǐng)日期2011年12月2日 優(yōu)先權(quán)日2011年12月2日
發(fā)明者丁學(xué)欣, 劉巖海, 呂海峰, 張輝, 李旦 申請(qǐng)人:上海貝嶺股份有限公司