專利名稱：一種差分參考電壓緩沖器的制作方法
技術領域：
本實用新型涉及集成電路領域，具體涉及ー種差分參考電壓緩沖器。
背景技術：
參考電壓(Voltage Reference)，通常是指在電路中用作電壓基準的高穩(wěn)定度的電壓，也稱為基準電壓。在許多集成電路和電路單元中，如數模轉換器(DAC)、模數轉換器(ADC)、線性穩(wěn)壓器和開關穩(wěn)壓器，都需要精密而穩(wěn)定的基準電壓源。理想的基準電壓源不受電源和溫度的影響，在電路中能提供穩(wěn)定的電壓。 在數據轉換電路中，參考電壓作為數據量化的基準，對其速度和精度有著很高的要求。然而，在高速高精度的數據轉換器中，由于開關電容電路的大量使用，參考電壓和電源線上都將有很大的電壓波動，這嚴重影響了整個數據轉換器的性能和精度。如何保證參考電壓在對電容充放電后快速恢復到穩(wěn)定電平、對小的電壓干擾不敏感、并且消耗盡可能少的能量已經成為整個數據轉換器設計的關鍵。

實用新型內容本實用新型的目的在于提供一種響應速度快、低噪聲且低功耗的差分參考電壓緩沖器。為了實現上述目的，本實用新型提供ー種差分參考電壓緩沖器，包括控制部分、主緩沖部分和復制緩沖部分，所述主緩沖部分串接于控制部分和復制緩沖部分之間，其中所述控制部分包括全差分運算放大器和共模反饋電路，所述共模反饋電路的輸出端接至所述全差分運算放大器的共模反饋輸入端；所述主緩沖部分包括串聯的第一晶體管和第二晶體管，所述第一晶體管和第二晶體管共用一路偏置電流，所述全差分運算放大器的正負輸出端分別接至所述第一晶體管和第二晶體管的柵極，所述第一晶體管和第二晶體管的源極接至所述共模反饋電路的輸入端;所述復制緩沖部分包括串聯的第四晶體管和第五晶體管，所述第四晶體管和第五晶體管共用一路偏置電流，所述第四晶體管和第五晶體管的柵極分別接至所述第一晶體管和第二晶體管的柵極，所述第四晶體管和第五晶體管的源極分別輸出正負兩個參考電壓。作為優(yōu)選，所述全差分運算放大器的正負輸入端用于分別通過第一和第二電阻來接收輸入參考電壓并分別通過第三和第四電阻連接到所述第一晶體管和第二晶體管的源極以形成負反饋。作為優(yōu)選，所述共模反饋電路具有正負兩個輸入端、一個共模電平輸入端，所述共模電平輸入端用以接收外部輸入的共模電壓，所述共模反饋電路強制所述主緩沖部分的所述第一晶體管和第二晶體管的源極輸出的第一電壓和第二電壓的均值等于所述共模電壓。作為優(yōu)選，所述共模反饋電路包括運算放大器和分別連接到所述運算放大器的正輸入端的第五電阻和第六電阻，所述第五電阻和第六電阻的另一端分別為所述共模反饋電路的正負輸入端，所述運算放大器的負輸入端為所述共模反饋電路的共模電平輸入端，所述運算放大器的輸出端為所述共模反饋電路的輸出端。作為優(yōu)選，所述共模反饋電路包括由第七晶體管和第八晶體管構成的第一差分對及由第九晶體管和第十晶體管構成的第二差分對，所述第八晶體管和第九晶體管的柵極相連接且該柵極為共模反饋電路的共模電平輸入端，所述第八晶體管和第九晶體管的漏極相連接且連接到第十一晶體管的漏極，所述第十一晶體管的柵極連接到漏極并為共模反饋電路的輸出端，所述第七晶體管和第十晶體管的柵極分別為所述共模反饋電路的正負輸入端。作為優(yōu)選，所述主緩沖部分還包括第三晶體管，所述第一晶體管接于電源和第二晶體管之間，第三晶體管連接在第二晶體管與地之間。作為優(yōu)選，所述主緩沖部分還包括去耦電容器，所述去耦電容器分別接于電源和第一晶體管的柵極之間、第一晶體管和第二晶體管的柵極之間以及第ニ晶體管和地之間。作為優(yōu)選，所述主緩沖部分中的第一晶體管和第二晶體管共用一路偏置電流，并且均采用NMOS晶體管實現。作為優(yōu)選，所述復制緩沖部分還包括第六晶體管，所述第四晶體管連接在電源和第五晶體管之間，第六晶體管連接在第五晶體管和地之間。作為優(yōu)選，所述復制緩沖部分中的第四晶體管和第五晶體管共用一路偏置電流，并且均采用NMOS晶體管實現。本實用新型的差分參考電壓緩沖器中，控制部分和主緩沖部分根據輸入電壓大小并優(yōu)選通過負反饋產生出兩個偏置電壓，該偏置電壓在優(yōu)選使用大電容去耦后送至復制緩沖部分。復制緩沖部分利用該偏置電壓輸出兩個參考電壓。由于復制緩沖部分已經是開環(huán)電路，因此具有較快的響應速度和較強的電容驅動能力。每個緩沖部分均包含兩個源極跟隨器，且其共用一路偏置電流，從而大大節(jié)省了功耗開銷。

附圖I為本實用新型的差分參考電壓緩沖器的電路示意圖；附圖2為控制部分中的全差分運算放大器10的一個實施例的電路示意圖；附圖3為控制部分中的共模反饋電路11的一個實施例的電路示意圖；附圖4為控制部分中的共模反饋電路11的另ー個實施例的電路示意具體實施方式
以下結合附圖對本實用新型的優(yōu)選實施例進行詳細說明。圖I為本實用新型的差分參考電壓緩沖器的電路示意圖，如圖I所示，其包括控制部分I、主緩沖部分2和復制緩沖部分3這三個部分，主緩沖部分2串接于控制部分I和復制緩沖部分3之間?？刂撇糠諭包含了全差分運算放大器10、共模反饋電路11和四個電阻HR3和R4，并且R1 = R2, R3 = R4，共模反饋電路11的輸出端接至全差分運算放大器10的共模反饋輸入端以確定其輸出共模電平。電阻R1和R2 —端接到例如地gnd與參考電壓Vr，另一端接至全差分運算放大器、10的輸入端以形成“虛地”，從而線13與線14上的電壓滿足下式
圖(1。)^ -り點從而有Vu-Vl4=^Vr由于共模反饋電路11的兩個輸入端分別接到線13和14上，因此共模反饋電路11可強制線13和線14上電壓的均值等于線15上所接收到的外部輸入共模電平VM，因此有V13+V14 = 2VCffl因此線13與線14上的電壓為 Vu = Vcm + ~~KV14 = Vcm ---^-K主緩沖部分包括三個NMOS晶體管MpM2和M3。M1作為源極跟隨器來輸出線13上的電壓，M2作為源極跟隨器輸出線14上的電壓，M3是電流源晶體管，采用NMOS晶體管可實現較大的跨導。M1J2的柵端17與16分別接于控制部分I的全差分運算放大器10的正負輸出端以形成閉環(huán)負反饋，M1與M2柵端的電壓由控制部分I的全差分運算放大器10的輸出而確定，其大小為V17 = V13+VGS1V16 — V14+VGS2線16與線17上可接ー組去耦電容20，這組電容將在高頻情況下大大降低線16與線17的阻抗，從而降低噪聲。主緩沖部分2的兩個源極跟隨器M1和M2共享M3提供的偏置電流，從而大幅降低了功耗開銷。復制緩沖部分3包括三個晶體管M4、M5和M6。M4作為源極跟隨器來輸出線31上的正參考電壓VMfp，M5作為源極跟隨器輸出線30上的負參考電壓VMfn，M6是電流源晶體管。與主緩沖部分2相同，M4和M5柵端的偏置電壓同樣由控制部分I的全差分運算放大器10的正、負兩個輸出端來提供。然而與主緩沖部分2不同的是復制緩沖部分3輸出的兩個參考電壓沒有反饋回控制部分I的全差分運算放大器10的輸入端。換言之，復制緩沖部分3工作于開環(huán)狀態(tài)，從而具有較快的響應速度。穩(wěn)定狀態(tài)下Vrefp和Vrefn的值為Vrefp — V17-Vgs4 — V13+VGS1-VGS4Vrefn = V16+VGS5 = V14+VGS2-VGS5在設計吋，復制緩沖部分3和主緩沖部分2的源極跟隨器晶體管的尺寸比例會與電流源晶體管的尺寸比例相同，因此Vffil = VGS4, Vgs2 = Vgs5,從而輸出的兩個參考電壓V_和VMfn的值與線13、線14上的電壓值相等，即Kefp =廠13 = Km + Yp~Vr[0046]Kefn =廠14 = Km ~另外一方面，復制緩沖部分3的兩個源極跟隨器M4和M5共享M6提供的偏置電流，從而大幅降低了功耗開銷。圖2是控制部分I中的全差分運算放大器10的一個實施例的電路示意圖。該放大器采用經典的電流鏡型結構，其正負輸入端為差分對M'2的柵端。輸入電壓由差分對M' 1,M/ 2轉為電流后被電流鏡M' 5、M' 6鏡像輸出。該全差分運算放大器的共模反饋輸入端為輸出部分的電流源晶體管M' 7、M' 8的柵端。圖3是控制部分I中的共模反饋電路11的一個實施例的電路示意圖。如圖3所示，共模反饋電路11包括運算放大器113和分別連接到運算放大器113的正輸入端的第一電阻110和第二電阻111，第一電阻110和第二電阻111取值相同，其另 一端將分別接收控制部分I的中線13和線14上的電壓并對其求平均值送至線112。運算放大器113的負輸入端為共模反饋電路11的共模電平輸入端，所述運算放大器113的輸出端為所述共模反饋電路11的輸出端，運算放大器113將線112上的電壓與外部輸入的共模電壓V 比較，并通過輸出端控制全差分運算放大器10的共模反饋端。在環(huán)路穩(wěn)定后，線112上的電壓將和V 相等。圖4是控制部分I中的共模反饋電路11的另外ー個實施例的電路示意圖。如圖4所示，共模反饋電路包括由第七晶體管M":和第八晶體管M" 2構成的第一差分及由第九晶體管M" 3和第十晶體管M" 4構成的第二差分對，第八晶體管M" 2和第九晶體管M" 3的柵極相連接且該柵極為共模反饋電路11的共模電平輸入端，第八晶體管M" 2和第九晶體管M" 3的漏極相連接且連接到第十一晶體管M" 5的漏極，第十一晶體管M" 5的柵極連接到漏極并為共模反饋電路11的輸出端。第七晶體管M":和第十晶體管M" 4的柵極分別為共模反饋電路11的正負輸入端，M":和M" 4將接收來自控制部分中線13和線14上的電壓并通過差分對M" pM" 2和M" 3、M" 4對接收到的電壓求均值并與外部輸入的共模電壓Vm比較，然后通過輸出端控制全差分運算放大器10的共模反饋端。在環(huán)路穩(wěn)定后，線13和線14上電壓的平均值等于 vCD1。以上所述僅為本實用新型的優(yōu)選實施例，本實用新型不局限于上述特定實施例子，在不背離本實用新型精神及其實質情況下，熟悉本領域技術人員可根據本實用新型作出各種相應改變和變形，但這些相應改變和變形都應屬于本實用新型所附權利要求保護范圍之內。
權利要求1.ー種差分參考電壓緩沖器，其特征在于，包括控制部分(I)、主緩沖部分(2)和復制緩沖部分(3)，所述主緩沖部分(2)串接于控制部分(I)和復制緩沖部分(3)之間，其中， 所述控制部分(I)包括全差分運算放大器(10)和共模反饋電路(11)，所述共模反饋電路(11)的輸出端接至所述全差分運算放大器(10)的共模反饋輸入端； 所述主緩沖部分(2)包括串聯的第一晶體管和第二晶體管，所述第一晶體管和第二晶體管共用一路偏置電流，所述全差分運算放大器(10)的正負輸出端分別接至所述第一晶體管和第二晶體管的柵極，所述第一晶體管和第二晶體管的源極接至所述共模反饋電路(11)的輸入端； 所述復制緩沖部分(3)包括串聯的第四晶體管和第五晶體管，所述第四晶體管和第五晶體管共用一路偏置電流，所述第四晶體管和第五晶體管的柵極分別接至所述第一晶體管和第二晶體管的柵極，所述第四晶體管和第五晶體管的源極分別輸出正負兩個參考電壓。
2.如權利要求I所述的差分參考電壓緩沖器，其特征在于，所述全差分運算放大器(10)的正負輸入端用于分別通過第一和第二電阻來接收輸入參考電壓并分別通過第三和第四電阻連接到所述第一晶體管和第二晶體管的源極以形成負反饋。
3.如權利要求I所述的差分參考電壓緩沖器，其特征在于，所述共模反饋電路(11)具有正負兩個輸入端、一個共模電平輸入端，所述共模電平輸入端用以接收外部輸入的共模電壓，所述共模反饋電路(11)強制所述主緩沖部分的所述第一晶體管和第二晶體管的源極輸出的第一電壓和第二電壓的均值等于所述共模電壓。
4.如權利要求3所述的差分參考電壓緩沖器，其特征在于，所述共模反饋電路(11)包括運算放大器(113)和分別連接到所述運算放大器(113)的正輸入端的第五電阻和第六電阻，所述第五電阻和第六電阻的另一端分別為所述共模反饋電路(11)的正負輸入端，所述運算放大器(113)的負輸入端為所述共模反饋電路(11)的共模電平輸入端，所述運算放大器(113)的輸出端為所述共模反饋電路(11)的輸出端。
5.如權利要求3所述的差分參考電壓緩沖器，其特征在于，所述共模反饋電路(11)包括由第七晶體管和第八晶體管構成的第一差分對及由第九晶體管和第十晶體管構成的第ニ差分對，所述第八晶體管和第九晶體管的柵極相連接且該柵極為共模反饋電路(11)的共模電平輸入端，所述第八晶體管和第九晶體管的漏極相連接且連接到第十一晶體管的漏極，所述第十一晶體管的柵極連接到漏極并為共模反饋電路(11)的輸出端，所述第七晶體管和第十晶體管的柵極分別為所述共模反饋電路(11)的正負輸入端。
6.如權利要求I所述的差分參考電壓緩沖器，其特征在于，所述主緩沖部分(2)還包括第三晶體管，所述第一晶體管接于電源和第二晶體管之間，第三晶體管連接在第二晶體管與地之間。
7.如權利要求I所述的差分參考電壓緩沖器，其特征在于，所述主緩沖部分(2)還包括去耦電容器(20)，所述去耦電容器分別接于電源和第一晶體管的柵極之間、第一晶體管和第二晶體管的柵極之間以及第ニ晶體管和地之間。
8.如權利要求I所述的差分參考電壓緩沖器，其特征在于，所述主緩沖部分(2)中的第一晶體管和第二晶體管共用一路偏置電流，并且均采用NMOS晶體管實現。
9.如權利要求I所述的差分參考電壓緩沖器，其特征在于，所述復制緩沖部分(3)還包括第六晶體管，所述第四晶體管連接在電源和第五晶體管之間，第六晶體管連接在第五晶體管和地之間。
10.如權利要求I所述的差分參考電 壓緩 沖器，其特征在于，所述復制緩沖部分(3)中的第四晶體管和第五晶體管共用一路偏置電流，并且均采用NMOS晶體管實現。
專利摘要本實用新型提供一種差分參考電壓緩沖器，包括控制部分、復制緩沖部分和串接于控制部分和復制緩沖部分之間的主緩沖部分，控制部分包括全差分運算放大器和共模反饋電路，共模反饋電路的輸出端接至全差分運算放大器的共模反饋輸入端；主緩沖部分包括共用一路偏置電流的第一和第二晶體管，全差分運算放大器的輸出端接至第一和第二晶體管的柵極，第一和第二晶體管的源極接至共模反饋電路的輸入端；復制緩沖部分包括共用一路偏置電流的第四和第五晶體管，第四和第五晶體管的柵極分別接至第一和第二晶體管的柵極，第四和第五晶體管的源極分別輸出參考電壓。本實用新型的差分參考電壓緩沖器響應速度快、低噪聲且低功耗，能夠提高數據轉換器的性能和精度。
文檔編號H03K19/003GK202395750SQ20112049859
公開日2012年8月22日 申請日期2011年12月2日 優(yōu)先權日2011年12月2日
發(fā)明者丁學欣, 劉巖海, 呂海峰, 張輝, 李旦 申請人:上海貝嶺股份有限公司