專利名稱：一種用于提高電壓驅(qū)動能力的緩沖器的制作方法
技術領域：
本發(fā)明涉及一種結(jié)構簡單的低電壓高穩(wěn)定性的高速緩沖器，尤其是一種可以提高低電壓低驅(qū)動信號的驅(qū)動能力緩沖器。它可以有效的提高低電壓信號的驅(qū)動能力，并且輸出電壓具有很高的穩(wěn)定性，是一款性能優(yōu)秀的低電壓高穩(wěn)定性的高速緩沖器。
背景技術：
隨著集成電路設計技術的發(fā)展，在新一代的集成電路設計中，為了達到設計目標，尤其是為了降低功耗和提高速度，設計者常常使用多路電壓(MSV)方法允許使用不同電壓的設計分實體或塊，而隨之引入的低電壓邏輯，為了增強低電壓的驅(qū)動能力，需要在低電壓和負載之間增加一級緩沖器。例如，當200mv的低驅(qū)動能力的電壓驅(qū)動一個較大的負載時，需要首先解決的就是速度問題，這時就需要緩沖器提高電壓的驅(qū)動能力；當電壓工作在不同的環(huán)境下，輸出電壓的穩(wěn)定性也必須得到充分的保障，否則很容易導致電路無法正常 工作，對于低電壓更是如此。因此，本發(fā)明提出了一種結(jié)構簡單，驅(qū)動能力強，且可以保證輸出的低電壓穩(wěn)定性的電路。

發(fā)明內(nèi)容
本發(fā)明要解決的問題當電壓驅(qū)動能力較低時，需要提高其驅(qū)動能力，保證輸出電壓的穩(wěn)定性，同時盡可能的讓功耗損失最低。本發(fā)明的技術方案為一種用于提高電壓驅(qū)動能力的緩沖器，所述緩沖器設有4個 NMOS 管MN1、MN2、MN3 和 MN4，三個 PMOS 管MP1、MP2 和 MP3，以及一個電阻 R ；NM0S 管麗I的漏極和電源Vdd連接，柵極接外部控制信號V_，體端接地GND，源極和PMOS管MPl、MP2的源極相連；PM0S管MPl的柵極接外部輸入信號Vi,體端接電源Vdd，漏極和PMOS管麗2的漏極、柵極以及PMOS管麗3的柵極相連；電阻R的兩端設為A端和B端，PMOS管MP2的柵極和NMOS管MN4的源極、電阻R的A端相連，漏極和NMOS管麗3的漏極相連，體端和電源Vdd相連；NM0S管MN2的源極和體端接地GND ；NM0S管MN3的源極和體端接地GND ；NM0S管MN4的漏極接電源Vdd，體端接地GND ；電阻R的B端接地GND ;所述緩沖器的輸出端Vtjut為電阻R的A端。與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點及顯著效果(I)在本發(fā)明緩沖器中，差分放大器和輸出形成負反饋，使輸出電壓的變化隨環(huán)境的變化很小，具有更好的穩(wěn)定性，具體的數(shù)據(jù)見表I。(2)緩沖器中的電流源用NMOS管，即麗1、MN4代替以往的PMOS管，很好的降低了緩沖器的電流，降低了整個模塊的功耗。(3)本發(fā)明輸出用一個電阻R代替現(xiàn)有技術常用的MOS管，使緩沖器的輸入電平能夠維持在200mv左右的低電平，滿足增強低電壓的驅(qū)動能力的要求。


圖I為本發(fā)明的電路結(jié)構圖。圖2為一個簡單的低驅(qū)動能力的低電壓產(chǎn)生模塊。圖3為不帶反饋的緩沖器。圖4為采用PMOS管作為電流源的緩沖器。
具體實施例方式參看圖1，本發(fā)明的結(jié)構簡單的低電壓高穩(wěn)定性的高速緩沖器由4個NMOS管MN1、MN2、MN3和MN4，三個PMOS管MP1、MP2和MP3，以及一個電阻R構成。具體連接關系如下，NMOS管麗I的漏極和電源Vdd連接，柵極接外部控制信號V_，體端接地GND，源極和PMOS管MP1、MP2的源極相連；PM0S管MPl的柵極接外部輸入信號Vi, 體端接電源Vdd，漏極和PMOS管麗2的漏極、柵極以及PMOS管麗3的柵極相連；電阻R的兩端設為A端和B端，PMOS管MP2的柵極和匪OS管MN4的源極、電阻R的A端相連，漏極和NMOS管麗3的漏極相連，體端和電源Vdd相連；NM0S管麗2的源極和體端接地GND ；NM0S管MN3的源極和體端接地GND ；NM0S管MN4的漏極接電源Vdd，體端接地GND ；電阻R的B端接地GND ;所述緩沖器的輸出端Vrat為電阻R的A端。本發(fā)明的噪聲電流補償電路的工作原理如下Vdd=L 2ν，\為輸入低電平，即外部輸入信號，V_為脈沖信號，即外部控制信號。當Vcon = O時，作為電流源的NMOS管MNl截止，差分放大器不工作，其輸出端輸出為0，NMOS管MN4截止，增大驅(qū)動能力的電路也不工作，輸出為O。當V_= I時，NMOS管麗I導通，差分放大器正常工作，差分放大器的一個輸入端接輸入電壓，也就是輸入低電平Vi，輸出電壓使NMOS管MN4導通，驅(qū)動級電路開始工作，輸出電壓Vrat, Vout又接到差分放大器的另一端，形成反饋回路，穩(wěn)定輸出電壓為進一步驗證本發(fā)明的優(yōu)點，下面對本發(fā)明電路進行仿真驗證，同時和相類似的電路進行比較，其中，圖2為一個簡單的低驅(qū)動能力的低電壓產(chǎn)生模塊，用于模擬現(xiàn)實情況下的具有低驅(qū)動能力的低電壓，并且用于和本發(fā)明的驅(qū)動能力進行比較；圖3為不帶反饋的緩沖器，用于和本發(fā)明的穩(wěn)定性進行比較；圖4為PMOS電流源的緩沖器，用于和本發(fā)明的功耗進行比較；負載電容C=lp。仿真結(jié)果如表I所示。從表I中可以看出1.從不同工藝角下的Vout可知，本發(fā)明比不帶反饋的緩沖器的輸出電壓隨工藝角變化的范圍小，S卩，其輸出電壓具有更好的穩(wěn)定；2.從輸出負載上升時間可知，本發(fā)明的速度比直接接負載的速度快，說明該發(fā)明可以很好的解決了驅(qū)動力不足的問題；3.從緩沖器的工作電流可知，在同等的驅(qū)動能力下，本發(fā)明的工作的電流比采用PMOS管電流源的小很多，說明在同等的驅(qū)動能力下，該發(fā)明具有更小的功耗。綜上所述，該發(fā)明很好的解決低電壓的驅(qū)動問題，輸出穩(wěn)定性以及功耗問題，同時該結(jié)構簡單，適合用在集成電路設計中。表I
權利要求
1.一種用于提高電壓驅(qū)動能力的緩沖器，其特征是所述緩沖器設有4個NMOS管MN1、麗2、麗3和MN4，三個PMOS管MP1、MP2和MP3，以及一個電阻R ；NM0S管麗I的漏極和電源Vdd連接，柵極接外部控制信號V_，體端接地GND，源極和PMOS管MPl、MP2的源極相連；PMOS管MPl的柵極接外部輸入信號Vi,體端接電源Vdd，漏極和PMOS管MN2的漏極、柵極以及PMOS管MN3的柵極相連；電阻R的兩端設為A端和B端，PMOS管MP2的柵極和NMOS管MN4的源極、電阻R的A端相連，漏極和NMOS管麗3的漏極相連，體端和電源Vdd相連；NM0S管MN2的源極和體端接地GND ；NM0S管MN3的源極和體端接地GND ；NM0S管MN4的漏極接電源Vdd，體端接地GND ;電阻R的B端接地GND ;所述緩沖器的輸出端Vwt為電阻R的A端?！?br> 全文摘要
一種用于提高電壓驅(qū)動能力的緩沖器，所述緩沖器設有4個NMOS管MN1、MN2、MN3和MN4，三個PMOS管MP1、MP2和MP3，以及一個電阻R。本發(fā)明緩沖器中，差分放大器和輸出形成負反饋，使輸出電壓的變化隨環(huán)境的變化很?。痪彌_器中的電流源用NMOS管，即MN1、MN4代替以往的PMOS管，很好的降低了緩沖器的電流，降低了整個模塊的功耗；輸出采用電阻R，使緩沖器的輸入電平保持在較低水平；本發(fā)明結(jié)構簡單，驅(qū)動能力強，同時保證輸出電壓的穩(wěn)定性。
文檔編號H03K19/0185GK102946246SQ20121045739
公開日2013年2月27日 申請日期2012年11月14日 優(yōu)先權日2012年11月14日
發(fā)明者楊格蘭, 柏娜, 夏迎成, 朱賈峰 申請人:東南大學