專利名稱：半導(dǎo)體裝置以及測(cè)試半導(dǎo)體裝置的方法
技術(shù)領(lǐng)域：
一般地，本發(fā)明涉及半導(dǎo)體裝置以及測(cè)試半導(dǎo)體裝置的方法，更具體地，涉及一種以由所接收的電磁波提供的電能操作的半導(dǎo)體裝置(例如利用RFID芯片的ID標(biāo)簽)，以及一種測(cè)試此類半導(dǎo)體裝置的方法。
背景技術(shù)：
圖3為顯示常規(guī)半導(dǎo)體裝置的示范性內(nèi)部配置的方框圖。
圖3所示的半導(dǎo)體裝置100功能為ID標(biāo)簽，并且包含功能為RFID芯片的半導(dǎo)體芯片101。半導(dǎo)體裝置100以由通過天線102收到的電磁波提供的電能操作。通過天線102收到的電磁波由模擬電路111中的整流電路(未顯示)整流。從通過整流獲得的電壓，功能為電壓調(diào)節(jié)器的內(nèi)部電壓生成電路121產(chǎn)生不同的恒定電壓、內(nèi)部電壓VCC以及內(nèi)部電壓VDD。內(nèi)部電壓VCC為模擬電路111提供電能；并且內(nèi)部電壓VDD為存儲(chǔ)器電路113、用于控制存儲(chǔ)器電路113的操作的數(shù)字電路112、以及I/O單元114至117提供電能。
半導(dǎo)體芯片101包括用于從外部檢查在半導(dǎo)體芯片101中生成的內(nèi)部電壓VCC以及內(nèi)部電壓VDD的焊盤Pvcc以及Pvdd。內(nèi)部電壓VCC被提供給焊盤Pvcc，并且內(nèi)部電壓VDD被提供給焊盤Pvdd。
圖4為顯示半導(dǎo)體裝置100的另一示范性內(nèi)部配置的方框圖。圖4所示的內(nèi)部配置與圖3所示的區(qū)別在于添加了選擇電路125。內(nèi)部電壓VCC與VDD兩者都被輸入到選擇電路125。選擇電路125根據(jù)從外界通過焊盤Psc輸入的控制信號(hào)Sc，輸出內(nèi)部電壓VCC或VDD到焊盤Pv。
專利文獻(xiàn)1公開一種根據(jù)門陣列或者標(biāo)準(zhǔn)單元方式的、用核心CPU以及預(yù)制單元庫創(chuàng)建的核心LSI。專利文獻(xiàn)2公開一種半導(dǎo)體集成電路裝置，其配置使之可能準(zhǔn)確容易地測(cè)試其內(nèi)部電壓，而不會(huì)增加其消耗電流以及焊盤數(shù)目。
日本專利申請(qǐng)公開第61-207030號(hào)。
日本專利申請(qǐng)公開第11-66890號(hào)。
但是，在諸如半導(dǎo)體裝置110等常規(guī)裝置中，每個(gè)焊盤大小都為(例如)100μm2，其中半導(dǎo)體芯片101大小為2mm2。因?yàn)楹副P占據(jù)了半導(dǎo)體芯片上許多空間，所以必須減少焊盤的數(shù)目，以減少半導(dǎo)體芯片101的大小，并且由此減少制造成本。

發(fā)明內(nèi)容
本發(fā)明提供了基本消除了現(xiàn)有技術(shù)的局限與缺點(diǎn)所造成的一或多個(gè)問題的半導(dǎo)體裝置與測(cè)試半導(dǎo)體裝置的方法。具體地，本發(fā)明的實(shí)施例提供了一種半導(dǎo)體裝置以及一種測(cè)試此類半導(dǎo)體裝置的方法，其中省略了專用于確定內(nèi)部電壓VCC與VDD是否在規(guī)格內(nèi)的焊盤，以減少半導(dǎo)體芯片的尺寸，并且由此降低制造成本。
根據(jù)本發(fā)明的實(shí)施例，一種半導(dǎo)體裝置，被配置來以從通過天線接收的電磁波生成的不同的內(nèi)部電壓操作，從所接收的電磁波提取命令與數(shù)據(jù)，以及根據(jù)所提取的命令操作，該半導(dǎo)體裝置包括被配置來在用于執(zhí)行預(yù)定測(cè)試的測(cè)試操作中、根據(jù)從外界輸入的命令、生成與輸出二進(jìn)制信號(hào)的內(nèi)部電路；以及輸出電路，對(duì)應(yīng)于某些或者全部所述內(nèi)部電壓，并且被配置來將從所述內(nèi)部電路輸出的二進(jìn)制信號(hào)轉(zhuǎn)換為具有與對(duì)應(yīng)內(nèi)部電壓相同的電壓的二進(jìn)制信號(hào)，并且將所轉(zhuǎn)換的二進(jìn)制信號(hào)輸出到外界。
所述輸出電路的每一個(gè)可以用以對(duì)應(yīng)內(nèi)部電壓操作的I/O單元實(shí)現(xiàn)。
根據(jù)本發(fā)明的一方面，所述半導(dǎo)體裝置進(jìn)一步包括一或多個(gè)輸入電路，其每一個(gè)在測(cè)試操作中，接收從外界輸入的命令與數(shù)據(jù)，并且將該命令與數(shù)據(jù)輸出到所述內(nèi)部電路。
根據(jù)本發(fā)明的一方面，所述半導(dǎo)體裝置中的所述內(nèi)部電路包括模擬電路，其從自天線接收的電磁波生成不同的內(nèi)部電壓，并且檢測(cè)所接收的電磁波，并且從所接收的電磁波提取命令與數(shù)據(jù)；用非易失存儲(chǔ)器實(shí)現(xiàn)的存儲(chǔ)器電路；以及數(shù)字電路，其根據(jù)由模擬電路提取的命令，從存儲(chǔ)器電路讀取數(shù)據(jù)，以及寫入數(shù)據(jù)到存儲(chǔ)器電路中。
根據(jù)本發(fā)明的一方面，所述半導(dǎo)體裝置中的數(shù)字電路在測(cè)試操作中，根據(jù)從所述輸入電路中的一個(gè)電路輸入的命令，從存儲(chǔ)器電路讀取數(shù)據(jù)，以及寫入數(shù)據(jù)到存儲(chǔ)器電路中，并且將從存儲(chǔ)器電路讀取的數(shù)據(jù)輸出到所述輸出電路。
根據(jù)本發(fā)明的一方面，所述半導(dǎo)體裝置中的模擬電路包括整流電路，其整流通過天線接收的電磁波；內(nèi)部電壓生成電路，其從通過整流所接收的電磁波而獲得的信號(hào)生成內(nèi)部電壓，并且輸出所生成的內(nèi)部電壓；以及檢測(cè)電路，其檢測(cè)所接收的電磁波，并且從所接收的電磁波提取命令與數(shù)據(jù)，并且將所提取的命令與數(shù)據(jù)輸出到數(shù)字電路。
所述內(nèi)部電路、輸出電路、以及輸入電路可以被集成在一個(gè)半導(dǎo)體芯片上。
所述半導(dǎo)體芯片可以包括用于連接天線的連接端子對(duì)；對(duì)應(yīng)于輸出電路的測(cè)試輸出端子；以及對(duì)應(yīng)于輸入電路的測(cè)試輸入端子。
所述半導(dǎo)體裝置中的所述天線與內(nèi)部電路可以作為ID標(biāo)簽。
根據(jù)本發(fā)明的實(shí)施例，一種測(cè)試半導(dǎo)體裝置的方法，該半導(dǎo)體裝置被配置來以從通過天線從外界接收的電磁波生成的不同的內(nèi)部電壓操作，從所接收的電磁波提取命令與數(shù)據(jù)，以及根據(jù)所提取的命令操作，該方法包含以下步驟根據(jù)所提取的命令，生成與輸出二進(jìn)制信號(hào)；將所生成的二進(jìn)制信號(hào)轉(zhuǎn)換為具有與內(nèi)部電壓相同的電壓的二進(jìn)制信號(hào)；將所轉(zhuǎn)換的二進(jìn)制信號(hào)輸出到外界；根據(jù)所輸出的二進(jìn)制信號(hào)，檢測(cè)所述半導(dǎo)體裝置的內(nèi)部操作錯(cuò)誤；以及通過測(cè)量所輸出的二進(jìn)制信號(hào)的電壓，檢測(cè)異常內(nèi)部電壓。
在根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體裝置中，輸出電路將從內(nèi)部電路輸出的二進(jìn)制信號(hào)轉(zhuǎn)換為具有與內(nèi)部電壓相同的電壓的二進(jìn)制信號(hào)，并輸出所轉(zhuǎn)換的二進(jìn)制信號(hào)到外界。因此，可以根據(jù)所輸出的二進(jìn)制信號(hào)、檢測(cè)內(nèi)部操作錯(cuò)誤，以及通過測(cè)量所輸出的二進(jìn)制信號(hào)的電壓、檢測(cè)異常內(nèi)部電壓。此類配置消除了對(duì)用于測(cè)量?jī)?nèi)部電壓的專用端子的需求，并且使之可以減少半導(dǎo)體芯片中的端子數(shù)目，由此減少半導(dǎo)體芯片的尺寸以及降低制造成本。
在根據(jù)本發(fā)明實(shí)施例的測(cè)試半導(dǎo)體裝置的方法中，根據(jù)來自該半導(dǎo)體裝置之外的命令生成二進(jìn)制信號(hào)，將所生成的二進(jìn)制信號(hào)轉(zhuǎn)換為具有與該半導(dǎo)體裝置的內(nèi)部電壓相同的電壓的二進(jìn)制信號(hào)，并且將所轉(zhuǎn)換的二進(jìn)制信號(hào)輸出到外界。因此，可以根據(jù)所輸出的二進(jìn)制信號(hào)、檢測(cè)該半導(dǎo)體裝置的內(nèi)部操作錯(cuò)誤，以及通過測(cè)量所輸出的二進(jìn)制信號(hào)的電壓、檢測(cè)異常內(nèi)部電壓。此類方法消除了對(duì)用于測(cè)量該半導(dǎo)體裝置的內(nèi)部電壓的專用端子的需求，并且使之可以減少半導(dǎo)體芯片中的端子數(shù)目，由此減少半導(dǎo)體芯片的尺寸以及降低制造成本。


圖1為顯示根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體裝置的示范性配置的方框圖；圖2為顯示圖1所示模擬電路11的示范性內(nèi)部配置的電路圖；圖3為顯示常規(guī)半導(dǎo)體裝置的示范性內(nèi)部配置的方框圖；以及圖4為顯示常規(guī)半導(dǎo)體裝置的另一示范性內(nèi)部配置的方框圖。
具體實(shí)施例方式
以下參照附圖描述本發(fā)明的優(yōu)選實(shí)施例。
圖1為顯示根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體裝置的示范性配置的方框圖。
圖1所示的半導(dǎo)體裝置1功能為ID標(biāo)簽，并且包含天線2、電容器3、以及功能為RFID芯片的半導(dǎo)體芯片4。
半導(dǎo)體芯片4包括模擬電路11、數(shù)字電路12、以非易失存儲(chǔ)器(例如EEPROM)實(shí)現(xiàn)的存儲(chǔ)器電路13、I/O單元14至17、以及八個(gè)焊盤V+、V-、Di、Pvbb、Pvss、TS、Do1、以及Do2。I/O單元14和15功能為輸入電路；I/O單元16和17功能為輸出電路。
在焊盤V+與V-之間，并聯(lián)連接天線2與電容3。焊盤V+與V-連接到模擬電路11。焊盤Di通過I/O單元14連接到數(shù)字電路12；并且焊盤TS通過I/O單元15連接到數(shù)字電路12。數(shù)字電路12通過I/O單元16連接到焊盤Do1，并且通過I/O單元17連接到焊盤Do2。模擬電路11連接到數(shù)字電路12與存儲(chǔ)器電路13；并且數(shù)字電路12連接到存儲(chǔ)器電路13。
從通過整流由天線2接收的信號(hào)而獲得的電壓VBB，模擬電路11產(chǎn)生預(yù)定恒定電壓、內(nèi)部電壓VCC以及內(nèi)部電壓VDD。模擬電路11將所產(chǎn)生的內(nèi)部電壓VDD提供給數(shù)字電路12、存儲(chǔ)器電路13、以及I/O單元14至16。在另一方面，模擬電路11還將所產(chǎn)生的內(nèi)部電壓VCC提供給I/O單元17。模擬電路11還從所產(chǎn)生的內(nèi)部電壓VCC產(chǎn)生將數(shù)據(jù)寫入存儲(chǔ)器電路13所需的另一電壓，并且將該電壓提供給存儲(chǔ)器電路13。另外，模擬電路11產(chǎn)生地電壓VSS，并且將該地電壓VSS提供給數(shù)字電路12、存儲(chǔ)器電路13、I/O單元14至17、以及焊盤Pvss。另外，模擬電路11檢測(cè)天線2接收的信號(hào)，從該信號(hào)中提取數(shù)據(jù)，并且將所提取的數(shù)據(jù)輸出到數(shù)字電路12。數(shù)字電路12根據(jù)輸入數(shù)據(jù)，控制存儲(chǔ)器電路13的操作。
圖2為顯示模擬電路11的示范性內(nèi)部配置的電路圖。
圖2所示的模擬電路11包括整流電路21、功能為負(fù)載開關(guān)的NMOS晶體管22、電壓控制電路23、反向電流阻塞二極管24、檢測(cè)電路25、功能為電壓調(diào)節(jié)器的內(nèi)部電壓生成電路26、以及電荷泵電路27。
整流電路21整流由天線2接收的信號(hào)，并且由橋式連接的二極管D1至D4構(gòu)成。二極管D1與D3的陽極連接，并且連接點(diǎn)連接到地電壓VSS。連接二極管D1的陰極與二極管D2的陽極的連接點(diǎn)連接到焊盤V+。連接二極管D3的陰極與二極管D4的陽極的連接點(diǎn)連接到焊盤V-。連接二極管D2與D4的陰極的連接點(diǎn)為整流電路21的輸出端。由整流電路21整流的信號(hào)通過反向電流阻塞二極管24輸入到內(nèi)部電壓生成電路26作為電壓VBB，并且將電壓VBB施加到焊盤Pvbb。
NMOS晶體管22與電壓控制電路23連接在整流電路21的輸出端與地電壓VSS之間?？刂菩盘?hào)Sd從數(shù)字電路12輸入到NMOS晶體管22的柵極。NMOS晶體管22根據(jù)控制信號(hào)Sd進(jìn)行開關(guān)。從輸入電壓VBB，內(nèi)部電壓生成電路26生成預(yù)定內(nèi)部電壓VCC與VDD。內(nèi)部電壓生成電路26將內(nèi)部電壓VCC提供給檢測(cè)電路25與I/O單元17。內(nèi)部電壓生成電路26還將內(nèi)部電壓VCC輸入到電荷泵電路27。如上所述，數(shù)字電路12、存儲(chǔ)器電路13、I/O單元14至16以由內(nèi)部電壓生成電路26生成的內(nèi)部電壓VDD操作。檢測(cè)電路25連接到焊盤V+與V-。檢測(cè)電路25從自天線2輸入的信號(hào)中提取數(shù)據(jù)，并且輸出該數(shù)據(jù)到數(shù)字電路12。
在一般操作中，焊盤TS與Di被下拉，并且因此處于低電平。數(shù)字電路12根據(jù)在從檢測(cè)電路25輸入的信號(hào)中包含的命令，控制存儲(chǔ)器電路13的操作數(shù)字電路12或者將在從檢測(cè)電路25輸入的信號(hào)中包含的數(shù)據(jù)寫入存儲(chǔ)器電路13，或者讀出在存儲(chǔ)器電路13中寫入的數(shù)據(jù)。電荷泵電路27向存儲(chǔ)器電路13提供寫入數(shù)據(jù)所需的電壓。
當(dāng)向外界發(fā)送從存儲(chǔ)器電路13讀出的數(shù)據(jù)時(shí)，數(shù)字電路12根據(jù)該數(shù)據(jù)開關(guān)NMOS晶體管22，并且由此將該數(shù)據(jù)從天線2發(fā)送。電壓控制電路23控制當(dāng)NMOS晶體管22導(dǎo)通時(shí)流經(jīng)NMOS晶體管22的電流，并且由此防止整流電路21的輸出電壓變得小于預(yù)定電壓。當(dāng)焊盤TS處于低電平時(shí)，數(shù)字電路12輸出數(shù)據(jù)到I/O單元16與17，以將焊盤Do1以及Do2保持在高電平。
當(dāng)對(duì)半導(dǎo)體芯片4進(jìn)行測(cè)試時(shí)，向天線2發(fā)送不包含數(shù)據(jù)的電磁波，并且從外界向焊盤TS輸入高電平信號(hào)。從自整流電路21輸出的電壓VBB，內(nèi)部電壓生成電路26生成內(nèi)部電壓VCC與VDD，并且輸出這些內(nèi)部電壓。當(dāng)向焊盤TS輸入高電平信號(hào)時(shí)，數(shù)字電路12忽略來自檢測(cè)電路25的數(shù)據(jù)信號(hào)；并且根據(jù)從外界輸入到焊盤Di的命令，將輸入到焊盤Di的數(shù)據(jù)寫入到存儲(chǔ)器電路13，從存儲(chǔ)器電路13讀出數(shù)據(jù)，以及輸出所讀出的數(shù)據(jù)到I/O單元16與17。I/O單元16輸出該輸入數(shù)據(jù)到焊盤Do1；I/O單元17輸出該輸入數(shù)據(jù)到焊盤Do2。因此，可以通過輸入數(shù)據(jù)信號(hào)到焊盤Di、并且檢測(cè)來自焊盤Do1與Do2的輸出信號(hào)，測(cè)試半導(dǎo)體芯片4中的電路操作。
I/O單元16以內(nèi)部電壓VDD操作，而I/O單元17以內(nèi)部電壓VCC操作。相應(yīng)地，從I/O單元16輸出的高電平信號(hào)具有與內(nèi)部電壓VDD相同的電壓，而從I/O單元17輸出的高電平信號(hào)具有與內(nèi)部電壓VCC相同的電壓。(I/O單元16將輸入數(shù)據(jù)轉(zhuǎn)換為具有與內(nèi)部電壓VDD相同的電壓的高電平信號(hào)，而I/O單元17將輸入數(shù)據(jù)轉(zhuǎn)換為具有與內(nèi)部電壓VCC相同的電壓的高電平信號(hào)。)因此，可以通過測(cè)量當(dāng)從I/O單元16與17輸出高電平信號(hào)時(shí)的焊盤Do1與Do2的電壓，進(jìn)行用于確定內(nèi)部電壓VCC與VDD是否在規(guī)格內(nèi)的測(cè)試。
如上所述，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體裝置不要求用于測(cè)量?jī)?nèi)部電壓VCC與VDD的專用焊盤。此類半導(dǎo)體裝置配置使之可能減少半導(dǎo)體芯片中的焊盤數(shù)目，由此減少半導(dǎo)體芯片大小以及減少制造成本。
本發(fā)明不限于具體公開的實(shí)施例，并且在不脫離本發(fā)明范圍的情況下，可以進(jìn)行修改與變化。
本發(fā)明基于2005年7月21日提交的日本優(yōu)先權(quán)申請(qǐng)第2005-211518號(hào)，其全部?jī)?nèi)容通過引用融入本文。
權(quán)利要求
1.一種半導(dǎo)體裝置，被配置來以從通過天線接收的電磁波生成的多個(gè)內(nèi)部電壓操作，從所接收的電磁波提取命令與數(shù)據(jù)，以及根據(jù)所提取的命令進(jìn)行操作，該半導(dǎo)體裝置包括被配置來在用于執(zhí)行預(yù)定測(cè)試的測(cè)試操作中、根據(jù)從外界輸入的命令、生成與輸出二進(jìn)制信號(hào)的內(nèi)部電路；以及輸出電路，對(duì)應(yīng)于某些或者全部所述內(nèi)部電壓，并且被配置來將從所述內(nèi)部電路輸出的二進(jìn)制信號(hào)轉(zhuǎn)換為具有與對(duì)應(yīng)內(nèi)部電壓相同的電壓的二進(jìn)制信號(hào)，并且將所轉(zhuǎn)換的二進(jìn)制信號(hào)輸出到外界。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述輸出電路的每一個(gè)用以對(duì)應(yīng)內(nèi)部電壓操作的I/O單元實(shí)現(xiàn)。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，進(jìn)一步包括一或多個(gè)輸入電路，其在測(cè)試操作中，接收從外界輸入的命令與數(shù)據(jù)，并且將該命令與數(shù)據(jù)輸出到所述內(nèi)部電路。
4.如權(quán)利要求3所述的半導(dǎo)體裝置，其中所述內(nèi)部電路包括模擬電路，其從通過天線接收的電磁波生成多個(gè)內(nèi)部電壓，并且檢測(cè)所接收的電磁波，并且從所接收的電磁波提取命令與數(shù)據(jù)；用非易失存儲(chǔ)器實(shí)現(xiàn)的存儲(chǔ)器電路；以及數(shù)字電路，其根據(jù)由模擬電路提取的命令，從存儲(chǔ)器電路讀取數(shù)據(jù)，以及寫入數(shù)據(jù)到存儲(chǔ)器電路中。
5.如權(quán)利要求4所述的半導(dǎo)體裝置，其中在測(cè)試操作中，數(shù)字電路根據(jù)從所述輸入電路中的一個(gè)輸入的命令，從存儲(chǔ)器電路讀取數(shù)據(jù)，以及寫入數(shù)據(jù)到存儲(chǔ)器電路中，并且將從存儲(chǔ)器電路讀取的數(shù)據(jù)輸出到所述輸出電路。
6.如權(quán)利要求4所述的半導(dǎo)體裝置，其中所述模擬電路包括整流電路，其整流通過天線接收的電磁波；內(nèi)部電壓生成電路，其從通過整流所接收的電磁波而獲得的信號(hào)生成內(nèi)部電壓，并且輸出所生成的內(nèi)部電壓；以及檢測(cè)電路，其檢測(cè)所接收的電磁波，并且從所接收的電磁波提取命令與數(shù)據(jù)，并且將所提取的命令與數(shù)據(jù)輸出到數(shù)字電路。
7.如權(quán)利要求3所述的半導(dǎo)體裝置，其中所述內(nèi)部電路、輸出電路、以及輸入電路被集成在一個(gè)半導(dǎo)體芯片上。
8.如權(quán)利要求7所述的半導(dǎo)體裝置，其中所述半導(dǎo)體芯片包括用于連接天線的連接端子對(duì)；對(duì)應(yīng)于輸出電路的測(cè)試輸出端子；以及對(duì)應(yīng)于輸入電路的測(cè)試輸入端子。
9.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述天線與內(nèi)部電路形成ID標(biāo)簽。
10.一種測(cè)試半導(dǎo)體裝置的方法，該半導(dǎo)體裝置被配置來以從通過天線接收的電磁波生成的多個(gè)內(nèi)部電壓操作，從所接收的電磁波提取命令與數(shù)據(jù)，以及根據(jù)所提取的命令進(jìn)行操作，該方法包含以下步驟根據(jù)從外界輸入的命令，生成與輸出二進(jìn)制信號(hào)；將所生成的二進(jìn)制信號(hào)轉(zhuǎn)換為具有與內(nèi)部電壓相同的電壓的二進(jìn)制信號(hào)；將所轉(zhuǎn)換的二進(jìn)制信號(hào)輸出到外界；根據(jù)所輸出的二進(jìn)制信號(hào)，檢測(cè)所述半導(dǎo)體裝置的內(nèi)部操作錯(cuò)誤；以及通過測(cè)量所輸出的二進(jìn)制信號(hào)的電壓，檢測(cè)異常內(nèi)部電壓。
全文摘要
一種半導(dǎo)體裝置，被配置來以從通過天線接收的電磁波生成的不同的內(nèi)部電壓操作，從所接收的電磁波提取命令與數(shù)據(jù)，以及根據(jù)所提取的命令進(jìn)行操作，該半導(dǎo)體裝置包括被配置來在用于執(zhí)行預(yù)定測(cè)試的測(cè)試操作中、根據(jù)從外界輸入的命令、生成與輸出二進(jìn)制信號(hào)的內(nèi)部電路；以及輸出電路，對(duì)應(yīng)于某些或者全部所述內(nèi)部電壓，并且被配置來將從所述內(nèi)部電路輸出的二進(jìn)制信號(hào)轉(zhuǎn)換為具有與對(duì)應(yīng)內(nèi)部電壓相同的電壓的二進(jìn)制信號(hào)，并且將所轉(zhuǎn)換的二進(jìn)制信號(hào)輸出到外界。
文檔編號(hào)G01R31/28GK101032016SQ20068000088
公開日2007年9月5日 申請(qǐng)日期2006年6月27日 優(yōu)先權(quán)日2005年7月21日
發(fā)明者神西孝雄 申請(qǐng)人:株式會(huì)社理光