專利名稱：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有基準(zhǔn)電壓電路的半導(dǎo)體集成電路。
背景技術(shù)：
在半導(dǎo)體集成電路中有高耐壓電路和低耐壓電路并存的半導(dǎo)體集成電路。在這樣的半導(dǎo)體集成電路中設(shè)有用于防止向低耐壓電路施加較高電壓的箝位電路(clamp circuit)。圖6是本申請(qǐng)人之前在專利文獻(xiàn)I中提出的半導(dǎo)體集成電路的電路結(jié)構(gòu)圖的一個(gè)例子。圖6中，半導(dǎo)體集成電路具有電源端子11、電阻12、箝位電路13、低耐壓的內(nèi)部電路14。電源端子11是被施加高電壓VDDl (例如最大為30V)的端子，其經(jīng)由電阻12與箝位電路13和內(nèi)部電路14連接。箝位電路13由一個(gè)npn型雙極性晶體管21構(gòu)成。npn型雙極性晶體管21的發(fā)射極經(jīng)由電阻12與電源端子11連接，并且與內(nèi)部電路14連接。晶體管21的集電極與基極連接在一起并接地。上述結(jié)構(gòu)的箝位電路13將與電阻12的連接點(diǎn)的電壓箝位在不會(huì)損壞內(nèi)部電路14的電壓。箝位電壓也就是npn型雙極性晶體管21的逆電壓(發(fā)射極、基極間的反方向電壓)例如是6V，箝位電路13將供給到內(nèi)部電路14的電壓箝位在晶體管21的逆電壓。內(nèi)部電路14具有基準(zhǔn)電壓產(chǎn)生電路16、由低電壓(例如6V以下)驅(qū)動(dòng)的低電壓驅(qū)動(dòng)用電路17?；鶞?zhǔn)電壓產(chǎn)生電路16與低電壓驅(qū)動(dòng)用電路17連接?；鶞?zhǔn)電壓產(chǎn)生電路16具有耗盡型 η 溝道 MOS 晶體管 23 (depression type nchannel MOS transistor)和增強(qiáng)型 η 溝道 MOS 晶體管 24 (enhancement type nchannel MOS transistor)。MOS 晶體管 23的漏極與晶體管21的發(fā)射極連接。MOS晶體管24的源極接地。MOS晶體管23的柵極與MOS晶體管24的柵極連接在一起，并且MOS晶體管23的源極和MOS晶體管24的漏極連接在一起。耗盡型的MOS晶體管23作為電流源工作，將MOS晶體管23的源極電流作為MOS晶體管24的漏極電流流過(guò)而由此生成的MOS晶體管24的發(fā)射極、基極間的閾值電壓(例如2. 0V)作為基準(zhǔn)電壓VREF供給到低電壓驅(qū)動(dòng)用電路17。專利文獻(xiàn)1:日本特開2009-164415號(hào)公報(bào)在形成MOS晶體管的工序中作成圖6所示的現(xiàn)有的半導(dǎo)體集成電路。npn型雙極性晶體管21將在作成MOS晶體管的工序中形成的npn結(jié)(npn junction)作為雙極性晶體管來(lái)使用。在形成MOS晶體管的工序中形成的雙極性晶體管21中，雙極性晶體管21的逆電壓的波動(dòng)大，無(wú)法將箝位電壓設(shè)定成正確值(6V)，結(jié)果產(chǎn)生了半導(dǎo)體集成電路的成品率變差這樣的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述問(wèn)題而提出的發(fā)明，其目的在于提供一種能夠?qū)Ⅲ槲浑妷涸O(shè)定為正確值的半導(dǎo)體集成電路。
本發(fā)明的一個(gè)實(shí)施方式涉及的半導(dǎo)體集成電路，具有恒定電流部(60)，其被供給電源并產(chǎn)生恒定電流，其中所述電源為第一電壓；箝位部(71)，其被供給由所述恒定電流部(60)產(chǎn)生的恒定電流并產(chǎn)生比所述第一電壓低的第二電壓，將所述第一電壓的電源箝位在所述第二電壓；以及基準(zhǔn)電壓產(chǎn)生部(72)，其被供給由所述箝位部(71)箝位后的電源并產(chǎn)生基準(zhǔn)電壓，所述箝位部(71)是將柵極與漏極連接并縱型連接而成的多級(jí)MOS晶體管(ΜΙΙ-ΓΜΙΙ-η)ο
優(yōu)選的是，所述恒定電流部(60)具有電流穩(wěn)定化部(63)，其將電流穩(wěn)定化并輸出所述恒定電流；第一啟動(dòng)部(61)，其在接入為所述第一電壓的電源起的一定期間內(nèi)，向所述電流穩(wěn)定化部(63)供給為所述第一電壓的電源；以及電流供給部(62)，其向所述電流穩(wěn)定化部(63)供給與在所述基準(zhǔn)電壓產(chǎn)生部(72)中流過(guò)的電流對(duì)應(yīng)的電流。優(yōu)選的是，所述恒定電流部(60)具有電流穩(wěn)定化部(63)，其將電流穩(wěn)定化并輸出所述恒定電流；第二啟動(dòng)部(64)，其在所述基準(zhǔn)電壓產(chǎn)生部(72)中產(chǎn)生的基準(zhǔn)電壓不足預(yù)定的參考電壓時(shí)，向所述電流穩(wěn)定化部(63)供給為所述第一電壓的電源；以及電流供給部(62)，其向所述電流穩(wěn)定化部(63)供給與在所述基準(zhǔn)電壓產(chǎn)生部
(72)中流過(guò)的電流對(duì)應(yīng)的電流。優(yōu)選的是，所述基準(zhǔn)電壓產(chǎn)生部(72)具有耗盡型的第一 MOS晶體管(Μ13)，其源極被供給由所述箝位部(71)箝位后的電源，柵極和漏極與所述基準(zhǔn)電壓的輸出端子(73)連接；以及增強(qiáng)型的第二 MOS晶體管(Μ14)，其柵極和漏極與所述基準(zhǔn)電壓的輸出端子(73)連接。此外，上述括號(hào)內(nèi)的參考符號(hào)是為了易于理解而標(biāo)注的，僅是一個(gè)例子，并局限于圖示的方式。通過(guò)本發(fā)明，能夠?qū)Ⅲ槲浑妷涸O(shè)定成正確值。


圖1是監(jiān)視警報(bào)系統(tǒng)的一個(gè)實(shí)施方式的結(jié)構(gòu)圖。圖2是子機(jī)的一個(gè)實(shí)施方式的結(jié)構(gòu)圖。圖3是本發(fā)明的半導(dǎo)體集成電路的一個(gè)實(shí)施方式的電路結(jié)構(gòu)圖。圖4是本發(fā)明的半導(dǎo)體集成電路的一個(gè)實(shí)施方式的變形例的電路結(jié)構(gòu)圖。圖5是表示電源電壓與調(diào)節(jié)器電路的輸出電壓的關(guān)系的示意圖。圖6是半導(dǎo)體集成電路的電路結(jié)構(gòu)圖的一個(gè)例子。符號(hào)說(shuō)明30 母機(jī)31電源信號(hào)線
32-Γ32-Π 子機(jī)41聞耐壓芯片42微型計(jì)算機(jī)43 基片44監(jiān)視傳感器46基準(zhǔn)電壓電路47調(diào)節(jié)器電路
48接收電路49發(fā)送電路60恒定電流源部61、64 啟動(dòng)部62電流供給部63電流穩(wěn)定化部65比較器66直流電源70基準(zhǔn)電壓產(chǎn)生部71箝位部72基準(zhǔn)電壓產(chǎn)生部Cl電容器M1 M15M0S 晶體管R1、R2 電阻
具體實(shí)施例方式以下，根據(jù)附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。<警報(bào)系統(tǒng)的結(jié)構(gòu)>圖1是表示監(jiān)視警報(bào)系統(tǒng)的一個(gè)實(shí)施例的結(jié)構(gòu)圖。監(jiān)視警報(bào)系統(tǒng)具有母機(jī)30、電源信號(hào)線31、多個(gè)子機(jī)32-1 32-η。母機(jī)30向與電源信號(hào)線31連接的多個(gè)子機(jī)32_f 32_n分別供給電源VDD1。電源VDDl是通常電壓24V (最大電壓30V)。另外，母機(jī)30還通過(guò)電源信號(hào)線31以串行通信方式向多個(gè)子機(jī)32-f 32-n分別發(fā)送控制數(shù)據(jù)。各子機(jī)32-f 32-n分別從母機(jī)30被供給電源從而工作，使用內(nèi)置的監(jiān)視傳感器來(lái)進(jìn)行設(shè)置環(huán)境的數(shù)據(jù)收集即進(jìn)行監(jiān)視。然后，各子機(jī)將監(jiān)視傳感器的輸出數(shù)據(jù)與閾值進(jìn)行比較來(lái)進(jìn)行判定，根據(jù)判定結(jié)果產(chǎn)生警報(bào)(報(bào)警)。各子機(jī)32-f 32-n在產(chǎn)生警報(bào)時(shí)通過(guò)電源信號(hào)線31以串行通信方式向母機(jī)30發(fā)送警報(bào)數(shù)據(jù)。<子機(jī)的結(jié)構(gòu)>圖2表不子機(jī)的一個(gè)實(shí)施方式的結(jié)構(gòu)圖。子機(jī)具有高耐壓芯片41、微型計(jì)算機(jī)42、監(jiān)視傳感器44。高耐壓芯片41和微型計(jì)算機(jī)42設(shè)于基片(basechip) 43上。電源信號(hào)線31與端子45連接。高耐壓芯片41內(nèi)的基準(zhǔn)電壓電路46、調(diào)節(jié)器電路
47、接收電路48、發(fā)送電路49分別與端子45連接。基準(zhǔn)電壓電路46經(jīng)由端子45從電源信號(hào)線31被供給電源VDDl (通常電壓24V、最大電壓30V)，產(chǎn)生基準(zhǔn)電壓VREF (例如2. 0V),并將其供給到調(diào)節(jié)器電路47。調(diào)節(jié)器電路47經(jīng)由端子45從電源信號(hào)線31被供給電源VDDl，生成以基準(zhǔn)電壓VREF為基準(zhǔn)例如穩(wěn)定在5V的直流電壓并進(jìn)行輸出。調(diào)節(jié)器電路47輸出的直流電壓作為電源被分別供給到接收電路48、發(fā)送電路49、調(diào)節(jié)器電路50。調(diào)節(jié)器電路50根據(jù)從調(diào)節(jié)器電路47供給的5V直流電壓生成微型計(jì)算機(jī)用的例如2. 5V的直流電壓，并將其供給到微型計(jì)算機(jī)42。接收電路48檢測(cè)經(jīng)由端子45供給的電源信號(hào)線31的電壓變化，判別是從母機(jī)30串行傳輸?shù)目刂茢?shù)據(jù)還是從其它子機(jī)串行傳輸?shù)木瘓?bào)數(shù)據(jù)，并將判別出的來(lái)自母機(jī)的控制數(shù)據(jù)或者來(lái)自其它子機(jī)的警報(bào)數(shù)據(jù)供給到微型計(jì)算機(jī)42。發(fā)送電路49當(dāng)從微型計(jì)算機(jī)42供給警報(bào)數(shù)據(jù)時(shí)，通過(guò)在該警報(bào)數(shù)據(jù)的低電平時(shí)刻將端子45的電壓下拉到例如9V，將該警報(bào)數(shù)據(jù)串行發(fā)送到電源信號(hào)線31。
微型計(jì)算機(jī)42通過(guò)接收電路48從母機(jī)30被供給控制數(shù)據(jù)，并根據(jù)該控制數(shù)據(jù)進(jìn)行工作。微型計(jì)算機(jī)42使用監(jiān)視傳感器44進(jìn)行溫度、濕度、煙等設(shè)置環(huán)境的數(shù)據(jù)收集即進(jìn)行監(jiān)視。微型計(jì)算機(jī)42將收集到的數(shù)據(jù)與預(yù)先設(shè)定的閾值進(jìn)行比較來(lái)進(jìn)行判定，根據(jù)判定結(jié)果產(chǎn)生警報(bào)(報(bào)警)。然后，在產(chǎn)生警報(bào)時(shí)生成含有自身的識(shí)別信息、警報(bào)類別等的警報(bào)數(shù)據(jù)，通過(guò)發(fā)送電路49串行發(fā)送到母機(jī)30。<基準(zhǔn)電壓電路的結(jié)構(gòu)>圖3表示本發(fā)明的半導(dǎo)體集成電路即基準(zhǔn)電壓電路46的一個(gè)實(shí)施方式的電路結(jié)構(gòu)圖。基準(zhǔn)電壓電路46具有恒定電流源部60、基準(zhǔn)電壓產(chǎn)生部70。在恒定電流源部60中，電阻Rl的一端與電源VDDl (通常電壓24V、最大30V)連接。電阻Rl的另一端經(jīng)由電容器Cl接地，并且與P溝道MOS晶體管Ml的柵極連接。MOS晶體管Ml的源極與電源VDDl連接，漏極經(jīng)由電阻R2與連接點(diǎn)A連接。連接點(diǎn)A與P溝道MOS晶體管M4的漏極、η溝道MOS晶體管Μ5的漏極、η溝道MOS晶體管Μ7的柵極連接。上述電阻Rl、R2、電容器C1、M0S晶體管Ml構(gòu)成啟動(dòng)部61。為了通過(guò)電流穩(wěn)定化部63穩(wěn)定地將電流供給到箝位部71而設(shè)有啟動(dòng)部61。P溝道MOS晶體管M2將源極與電源VDDl連接，將柵極和漏極與MOS晶體管Μ4的柵極連接，并且與η溝道MOS晶體管M3的漏極連接。MOS晶體管M3的柵極與基準(zhǔn)電壓產(chǎn)生部70的η溝道Μ15的柵極和漏極連接，MOS晶體管M3的源極接地。MOS晶體管Μ4與MOS晶體管M2的柵極和漏極連接，MOS晶體管Μ2、Μ4構(gòu)成電流鏡電路(current mirror circuit)。MOS晶體管M4的漏極與MOS晶體管M5的漏極連接,MOS晶體管M5的柵極與MOS晶體管7的源極連接，MOS晶體管M5的源極接地。MOS晶體管M7的漏極與p溝道MOS晶體管M6的漏極連接。MOS晶體管M6的漏極與MOS晶體管M6的柵極和基準(zhǔn)電壓產(chǎn)生部70的P溝道MOS晶體管MlO的柵極連接，MOS晶體管M6的源極與電源VDDl連接，MOS晶體管M6、M10構(gòu)成電流鏡電路。MOS晶體管M7的源極即連接點(diǎn)B與MOS晶體管M5的柵極連接，并且經(jīng)由電阻R3接地。上述的MOS晶體管M2、M3構(gòu)成電流供給部62，將電流供給到MOS晶體管M4。MOS晶體管ΜΓΜ7和電阻R3構(gòu)成電流穩(wěn)定化部63，對(duì)MOS晶體管MlO的漏極電流進(jìn)行穩(wěn)定化。在基準(zhǔn)電壓產(chǎn)生部70中，MOS晶體管MlO的源極與電源VDDl連接，MOS晶體管MlO的漏極即連接點(diǎn)C與η溝道MOS晶體管Μ12的柵極連接，并且，與縱型多級(jí)連接而成的η溝道MOS晶體管Μ11-1 Μ11-η中的MOS晶體管Mll-1的柵極和漏極連接。MOS晶體管Μ11-1 Μ11-η分別將柵極與漏極連接，將上級(jí)的MOS晶體管的源極與下級(jí)的MOS晶體管的柵極和漏極連接。最下級(jí)的MOS晶體管Mll-n的源極接地。另外，將上級(jí)的MOS晶體管的源極與下級(jí)的MOS晶體管的漏極連接稱作縱型連接。MOS晶體管Mll-f Mll-n的級(jí)數(shù)為從數(shù)級(jí)到數(shù)十級(jí)程度。作為上述電流源的MOS晶體管M10、以及分別將柵極和漏極連接并縱型多級(jí)連接而成的MOS晶體管Mll-f Mll-n構(gòu)成箝位部71。這里，設(shè)MOS晶體管Mll-f Mll-n將柵極與漏極連接、全部在飽和區(qū)域進(jìn)行工作，則MOS晶體管Μ11-1 Μ11-η的電流源即MOS晶體管MlO的漏極電流Ikef用下述的(I)式來(lái)表示。其中，μ 是電子的移動(dòng)度[cm2/V/s]、CM是每單位面積的柵極容量[F/m2]、W是MOS晶體管的柵極寬度、L是MOS晶體管的柵極長(zhǎng)度、Ves是MOS晶體管的柵極源極間電壓、Vth是MOS晶體管的臨界電壓(threshold voltage)。Ieef= ( μ nC0X/2) X [ff (Vcs-Vth) 2/L]……(I)·將(I)解為關(guān)于Vgs，則 Vgs= [2 X Ieef/ ( μ nCj ]1/2 X (L/ff) 1/2+Vth……(2 )如果MOS晶體管Mll-1的級(jí)數(shù)為I級(jí)，則連接點(diǎn)C的電壓V。即鉗位電壓V。為用
(2)式表示的Ves，但由于縱型連接后的MOS晶體管Mll-f Mll-n的級(jí)數(shù)為η個(gè)，所以連接點(diǎn)C的電壓V。即鉗位電壓V。以下述的(3)式來(lái)表示。Vc=n X [2 X Ieef/ ( μ nC0X) ]1/2 X (L/ff) 1/2+n X Vth……(3 )由上述的MOS晶體管Ml 1-1 Mll-n構(gòu)成的箝位部71將連接點(diǎn)C也就是MOS晶體管M12的柵極箝位在電壓V。(Vc例如是6疒7V程度的值)。MOS晶體管M12將柵極電壓Vc進(jìn)行電平移位后從源極進(jìn)行輸出。這樣，將柵極與漏極連接起來(lái)的MOS晶體管中流過(guò)恒定電流時(shí)的漏極源極間電壓被準(zhǔn)確地確定為如(2)式所表示的那樣，上述將柵極與漏極連接起來(lái)的MOS晶體管以縱型多級(jí)連接而構(gòu)成的箝位部71的箝位電壓V。以(3)式來(lái)表示，不會(huì)產(chǎn)生較大的波動(dòng)，而是正確值。MOS晶體管M12的漏極與電源VDDl連接，MOS晶體管M12的源極與耗盡型η溝道MOS晶體管Μ13的漏極連接。MOS晶體管Μ13的柵極和源極與η溝道MOS晶體管Μ14的柵極和漏極連接并與輸出端子73連接，MOS晶體管Μ13與MOS晶體管Μ14 —起構(gòu)成基準(zhǔn)電壓產(chǎn)生部72。耗盡型的MOS晶體管Μ13作為電流源來(lái)工作，MOS晶體管Μ13的源極電流作為MOS晶體管Μ14的漏極電流流過(guò)，由此產(chǎn)生的MOS晶體管Μ14的閾值電壓(例如2. 0V)作為基準(zhǔn)電壓VREF從端子73輸出。這里，如圖3所示的MOS晶體管Μ1 Μ15，除了 MOS晶體管Μ13、Μ14，全部是增強(qiáng)型的高耐壓MOS晶體管。相反，耗盡型η溝道MOS晶體管Μ13由于在P型基板的表面通過(guò)例如擴(kuò)散法形成η型的溝道所以為低耐壓，另外，MOS晶體管Μ14是增強(qiáng)型的低耐壓的η溝道MOS晶體管。基準(zhǔn)電壓產(chǎn)生部72是由MOS晶體管Μ13和Μ14構(gòu)成的低耐壓電路。當(dāng)用高耐壓MOS晶體管來(lái)制造耗盡型MOS晶體管時(shí),難以穩(wěn)定地設(shè)定負(fù)的夾斷電壓(pinch offvoltage)Vt(-0. 4V附近)，并且制造成本也上升。MOS晶體管M14的源極與η溝道MOS晶體管Μ15的柵極和漏極以及MOS晶體管M3的柵極連接，MOS晶體管M15的源極接地。由此，MOS晶體管M15、M3構(gòu)成電流鏡電路。<基準(zhǔn)電壓電路的動(dòng)作>當(dāng)接入電源后電源VDDl從OV上升時(shí)，電容器Cl的充電電流流過(guò)電阻R1，通過(guò)電阻RlMOS晶體管M導(dǎo)通。由此，MOS晶體管Ml的漏極電流流過(guò)電阻R2，連接點(diǎn)A的電壓上升，MOS晶體管M7導(dǎo)通，MOS晶體管M7的源極電流流過(guò)電阻R2，連接點(diǎn)B的電壓上升。MOS晶體管M7的源極電流為MOS晶體管M6的漏極電流，所以與MOS晶體管M6為電流鏡結(jié)構(gòu)的MOS晶體管MlO的漏極電流成為與MOS晶體管M6的漏極電流成比例的值。MOS晶體管MlO的漏極電流流過(guò)MOS晶體管Μ11-1 Μ11-η，由此連接點(diǎn)C的電壓V。被箝位在(3)式表示的電壓。MOS晶體管M12的漏極電流為基于連接點(diǎn)C的電壓V。的固定值，通過(guò)該漏極電流 流過(guò)MOS晶體管M13、M14，基準(zhǔn)電壓產(chǎn)生部72從端子73輸出基準(zhǔn)電壓VREF。另外，MOS晶體管M14的漏極電流大致為固定，MOS晶體管M14的漏極電流為MOS晶體管M15的漏極電流，MOS晶體管M15、M3為電流鏡結(jié)構(gòu)，所以在MOS晶體管M3的漏極中流過(guò)與MOS晶體管M15的漏極電流對(duì)應(yīng)的電流。進(jìn)而，由于MOS晶體管M2、M4為電流鏡結(jié)構(gòu)，所以在MOS晶體管M4的漏極中流過(guò)與MOS晶體管M3的漏極電流對(duì)應(yīng)的大致固定的電流。此后，即使電容器Cl的充電結(jié)束MOS晶體管Ml截止，通過(guò)電流供給部62的MOS晶體管M2、M3的動(dòng)作，MOS晶體管M4的漏極電流也會(huì)大致固定地正常流動(dòng)，所以連接點(diǎn)A的電壓不會(huì)降低。此外，通過(guò)將連接點(diǎn)B的電壓反饋給MOS晶體管M5，連接點(diǎn)A的電壓被大致固定為固定電壓，MOS晶體管M6、M10的漏極電流為大致固定。<基準(zhǔn)電壓電路的變形例>圖4表示本發(fā)明的半導(dǎo)體集成電路即基準(zhǔn)電壓電路46的一個(gè)實(shí)施方式的變形例的電路結(jié)構(gòu)圖。在圖4中，代替啟動(dòng)部61而設(shè)有啟動(dòng)部64。啟動(dòng)部64具有比較器65、直流電源66、MOS晶體管M2、電阻R2。比較器65的非反相輸入端子從直流電源66被供給參考電壓Vr，比較器65的反相輸入端子被供給輸出端子73的電壓，將比較器65的輸出供給到MOS晶體管Ml的柵極。此外，參考電壓Vr被設(shè)定為不足基準(zhǔn)電壓VREF (例如2. 0V)的值(例如1.5 1.抑程度)。在圖4中，當(dāng)接入電源后電源VDDl從OV上升時(shí)，在基準(zhǔn)電壓VREF不足參考電壓Vr的期間，通過(guò)比較器65輸出高電平而導(dǎo)通的MOS晶體管Ml的漏極電流流過(guò)電阻R2，連接點(diǎn)A的電壓上升MOS晶體管M7導(dǎo)通，MOS晶體管M7的源極電流流過(guò)電阻R2，連接點(diǎn)B的電壓上升。MOS晶體管M7的源極電流為MOS晶體管M6的漏極電流，所以與MOS晶體管M6為電流鏡結(jié)構(gòu)MOS晶體管MlO的漏極電流成為與MOS晶體管M6的漏極電流成比例的值。通過(guò)流過(guò)MOS晶體管MlO的漏極電流，連接點(diǎn)C的電壓V。以(3)式來(lái)表示。MOS晶體管M12的漏極電流成為基于連接點(diǎn)C的電壓V。的值，通過(guò)該漏極電流流過(guò)MOS晶體管M13、14，基準(zhǔn)電壓產(chǎn)生部72從端子73輸出基準(zhǔn)電壓VREF。MOS晶體管M14的漏極電流為MOS晶體管M15的漏極電流，MOS晶體管M15、M3為電流鏡結(jié)構(gòu)，所以在MOS晶體管M3的漏極中流過(guò)與M15的漏極電流對(duì)應(yīng)的電流。并且，MOS晶體管M2、M4為電流鏡結(jié)構(gòu)，所以在MOS晶體管M4的漏極中流過(guò)與MOS晶體管M3漏極電流對(duì)應(yīng)的電流。此后，即使基準(zhǔn)電壓VREF為參考電壓Vr以上MOS晶體管Ml截止，通過(guò)MOS晶體管M4的漏極電流連接點(diǎn)A的電壓也不會(huì)降低，連接點(diǎn)B的電壓被反饋給MOS晶體管M5，由此連接點(diǎn)A的電壓被大致固定為預(yù)定電壓，MOS晶體管M6、M10的漏極電流為大致固定。進(jìn)而，當(dāng)由于電源VDDl的瞬間斷開使得基準(zhǔn)電壓VREF不足參考電壓Vr時(shí)，由于比較器65的輸出MOS晶體管Ml導(dǎo)通，所以能夠?qū)⒒鶞?zhǔn)電壓VREF恢復(fù)為預(yù)定電壓(例如2. 0V)。圖5中示出了圖2的端子45中的電源VDDl的電壓與調(diào)節(jié)器電路47的輸出電壓之間的關(guān)系。這里示出了以下情況當(dāng)基準(zhǔn)電壓電路46中使用MOS晶體管Mll-f Mll-n進(jìn)行了箝位時(shí)，即使電源VDDl上升到最大額定30V也能保護(hù)基準(zhǔn)電壓電路46，調(diào)節(jié)器電路47的輸出電壓在5V穩(wěn)定。
此外，用于箝位電壓的MOS晶體管Mll-fMll-n所占的芯片面積為比現(xiàn)有的npn型雙極性晶體管21所占的芯片面積稍大的程度，通過(guò)使用MOS晶體管Μ11-1 Μ11-η，幾乎不會(huì)增大高耐壓芯片41的面積。
權(quán)利要求
1.一種半導(dǎo)體集成電路，其特征在于，具有恒定電流部，其被供給電源并產(chǎn)生恒定電流，其中所述電源為第一電壓；箝位部，其被供給由所述恒定電流部所產(chǎn)生的恒定電流并產(chǎn)生比所述第一電壓低的第二電壓，將所述第一電壓的電源箝位在所述第二電壓；以及基準(zhǔn)電壓產(chǎn)生部，其被供給由所述箝位部箝位后的電源并產(chǎn)生基準(zhǔn)電壓，所述箝位部是將柵極與漏極連接并縱型連接而成的多級(jí)MOS晶體管。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，所述恒定電流部具有電流穩(wěn)定化部，其將電流穩(wěn)定化并輸出所述恒定電流；第一啟動(dòng)部，其在接入為所述第一電壓的電源起的一定期間內(nèi)，向所述電流穩(wěn)定化部供給為所述第一電壓的電源；以及電流供給部，其向所述電流穩(wěn)定化部供給與在所述基準(zhǔn)電壓產(chǎn)生部中流過(guò)的電流對(duì)應(yīng)的電流。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，所述恒定電流部具有電流穩(wěn)定化部，其將電流穩(wěn)定化并輸出所述恒定電流；第二啟動(dòng)部，其在所述基準(zhǔn)電壓產(chǎn)生部中產(chǎn)生的基準(zhǔn)電壓不足預(yù)定的參考電壓時(shí)，向所述電流穩(wěn)定化部供給為所述第一電壓的電源；以及電流供給部，其向所述電流穩(wěn)定化部供給與在所述基準(zhǔn)電壓產(chǎn)生部中流過(guò)的電流對(duì)應(yīng)的電流。
4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的半導(dǎo)體集成電路，其特征在于，所述基準(zhǔn)電壓產(chǎn)生部具有耗盡型的第一 MOS晶體管，其源極被供給由所述箝位部箝位后的電源，柵極和漏極與所述基準(zhǔn)電壓的輸出端子連接；以及增強(qiáng)型的第二 MOS晶體管，其柵極和漏極與所述基準(zhǔn)電壓的輸出端子連接。
全文摘要
本發(fā)明的目的在于提供一種能夠?qū)Ⅲ槲浑妷涸O(shè)定為正確值的半導(dǎo)體集成電路。該半導(dǎo)體集成電路具有恒定電流部(60)，其被供給電源并產(chǎn)生恒定電流，其中所述電源為第一電壓；箝位部(71)，其被供給由恒定電流部(60)產(chǎn)生的恒定電流并產(chǎn)生比第一電壓低的第二電壓，將第一電壓的電源箝位在第二電壓；以及基準(zhǔn)電壓產(chǎn)生部(72)，其被供給由箝位部(71)箝位后的電源并產(chǎn)生基準(zhǔn)電壓，箝位部(71)是將柵極與漏極連接并縱型連接而成的多級(jí)MOS晶體管(M11-1~M11-n)。
文檔編號(hào)H03K19/003GK103023480SQ20121036488
公開日2013年4月3日 申請(qǐng)日期2012年9月26日 優(yōu)先權(quán)日2011年9月27日
發(fā)明者桑原浩一, 山口公一 申請(qǐng)人:三美電機(jī)株式會(huì)社