1.一種測(cè)試電路，其特征在于，應(yīng)用于存儲(chǔ)器，所述測(cè)試電路包括：
2.根據(jù)權(quán)利要求1所述的測(cè)試電路，其特征在于，所述第一時(shí)長(zhǎng)為固定值；所述第一命令電路包括：
3.根據(jù)權(quán)利要求2所述的測(cè)試電路，其特征在于，所述存儲(chǔ)器在老化測(cè)試模式中交替處于所述集中刷新階段和工作階段，所述選擇電路包括：
4.根據(jù)權(quán)利要求3所述的測(cè)試電路，其特征在于，
5.根據(jù)權(quán)利要求4所述的測(cè)試電路，其特征在于，所述第二命令電路包括：
6.根據(jù)權(quán)利要求5所述的測(cè)試電路，其特征在于，所述主控電路包括：
7.根據(jù)權(quán)利要求6所述的測(cè)試電路，其特征在于，
8.根據(jù)權(quán)利要求6所述的測(cè)試電路，其特征在于，所述主控電路還包括：
9.根據(jù)權(quán)利要求8所述的測(cè)試電路，其特征在于，所述第二控制電路包括：
10.根據(jù)權(quán)利要求9所述的測(cè)試電路，其特征在于，所述預(yù)設(shè)時(shí)長(zhǎng)具有多個(gè)取值；所述第三譯碼單元包括：
11.根據(jù)權(quán)利要求9所述的測(cè)試電路，其特征在于，所述刷新計(jì)數(shù)單元包括：
12.根據(jù)權(quán)利要求11所述的測(cè)試電路，其特征在于，
13.根據(jù)權(quán)利要求11所述的測(cè)試電路，其特征在于，所述信號(hào)產(chǎn)生電路包括第五選擇器和第一觸發(fā)器；
14.根據(jù)權(quán)利要求13所述的測(cè)試電路，其特征在于，所述復(fù)位命令還用于將所述第一計(jì)數(shù)值重置為第一默認(rèn)值，所述復(fù)位命令還用于將所述第三計(jì)數(shù)值重置為第三默認(rèn)值；
15.根據(jù)權(quán)利要求12所述的測(cè)試電路，其特征在于，
16.根據(jù)權(quán)利要求5所述的測(cè)試電路，其特征在于，
17.根據(jù)權(quán)利要求13所述的測(cè)試電路，其特征在于，所述第二計(jì)數(shù)值包括a位計(jì)數(shù)子信號(hào)，所述第二計(jì)數(shù)器包括a個(gè)第二觸發(fā)器和第一異或門；
18.根據(jù)權(quán)利要求17所述的測(cè)試電路，其特征在于，所述第二頻率為所述第一頻率的整倍數(shù)；所述第二譯碼單元包括：
19.根據(jù)權(quán)利要求18所述的測(cè)試電路，其特征在于，在a＝6，預(yù)設(shè)數(shù)量為2的情況下，所述第一譯碼單元包括第一與非門、第二與非門、第一或非門、第二或非門、第四與門；所述第一與非門的兩輸入端分別接收第4位計(jì)數(shù)子信號(hào)和第3位計(jì)數(shù)子信號(hào)，所述第二與非門的兩輸入端分別接收第2位計(jì)數(shù)子信號(hào)和第0位計(jì)數(shù)子信號(hào)，所述第一或非門的第一輸入端接收第5位計(jì)數(shù)子信號(hào)，所述第一或非門的第二輸入端接收第1位計(jì)數(shù)子信號(hào)，所述第二或非門的第一輸入端與所述第一與非門的輸出端連接，所述第二或非門的第二輸入端與所述第二與非門的輸出端連接，所述第四與門的第一輸入端與所述第一或非門的輸出端連接，所述第四與門的第二輸入端與所述第二或非門的輸出端連接，所述第四與門的輸出端輸出所述第一刷新命令；
20.一種存儲(chǔ)器，其特征在于，包括如權(quán)利要求1-19任一項(xiàng)所述的測(cè)試電路。