本申請(qǐng)涉及集成電路領(lǐng)域，具體涉及一種數(shù)據(jù)讀取方法、僅選擇器存儲(chǔ)器及存儲(chǔ)器系統(tǒng)。

背景技術(shù)：

1、3d?xpoint存儲(chǔ)器(3d磁存儲(chǔ)器)中，存儲(chǔ)單元由選擇器(用作單元選擇元件的開(kāi)關(guān))和存儲(chǔ)元件(相變存儲(chǔ)器pcm)組成；也即，3d?xpoint存儲(chǔ)器具有1s1r配置。

2、som(selector?only?memory，僅選擇器存儲(chǔ)器)中，存儲(chǔ)單元僅包括了選擇器。相較于3d?xpoint存儲(chǔ)器，som能夠適應(yīng)更小的加工尺寸，即使加工尺寸為15nm，som中的高閾值電壓與低閾值電壓狀態(tài)也可以保持；另外，som器件的寫(xiě)入時(shí)間更短，寫(xiě)入時(shí)間在reset和set狀態(tài)之間基本可以保持一致；并且，som的寫(xiě)循環(huán)的壽命也比1s1r配置的存儲(chǔ)器更多。

3、然而，som器件讀取過(guò)程中仍然存在讀干擾(read?disturb)的問(wèn)題，會(huì)出現(xiàn)ea(激活能)降低的問(wèn)題，從而引起器件的閾值電壓發(fā)生變化，對(duì)器件的性能產(chǎn)生不利影響。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本申請(qǐng)實(shí)施例提供了一種數(shù)據(jù)讀取方法、僅選擇器存儲(chǔ)器及存儲(chǔ)器系統(tǒng)，能夠減少讀干擾問(wèn)題，保證所存儲(chǔ)的數(shù)據(jù)的準(zhǔn)確性。

2、本申請(qǐng)實(shí)施例的技術(shù)方案是這樣實(shí)現(xiàn)的：

3、本申請(qǐng)實(shí)施例提供一種數(shù)據(jù)讀取方法，應(yīng)用于僅選擇器存儲(chǔ)器，包括：將選定字線(xiàn)的電壓升高至第一字線(xiàn)電壓，并檢測(cè)選定位線(xiàn)的第一位線(xiàn)電壓；響應(yīng)于所述選定位線(xiàn)的所述第一位線(xiàn)電壓小于參考電壓，將所述選定字線(xiàn)的電壓升高至第二字線(xiàn)電壓，并檢測(cè)所述選定位線(xiàn)的第二位線(xiàn)電壓；其中，所述第二字線(xiàn)電壓大于所述第一字線(xiàn)電壓；基于所述選定位線(xiàn)的所述第二位線(xiàn)電壓，讀取目標(biāo)數(shù)據(jù)。

4、在本申請(qǐng)的一些實(shí)施例中，所述數(shù)據(jù)讀取方法還包括：響應(yīng)于所述選定字線(xiàn)的電壓升高至所述第二字線(xiàn)電壓，將未選定位線(xiàn)的電壓升高至補(bǔ)償電壓。

5、在本申請(qǐng)的一些實(shí)施例中，所述補(bǔ)償電壓小于所述第一字線(xiàn)電壓，且大于接地端的電壓。

6、在本申請(qǐng)的一些實(shí)施例中，所述基于所述選定位線(xiàn)的所述第二位線(xiàn)電壓，讀取目標(biāo)數(shù)據(jù)，包括：響應(yīng)于所述選定位線(xiàn)的所述第二位線(xiàn)電壓大于所述參考電壓，讀取所述目標(biāo)數(shù)據(jù)為1；或者，響應(yīng)于所述選定位線(xiàn)的所述第二位線(xiàn)電壓小于所述參考電壓，讀取所述目標(biāo)數(shù)據(jù)為0。

7、在本申請(qǐng)的一些實(shí)施例中，所述檢測(cè)選定位線(xiàn)的第一位線(xiàn)電壓之后，所述數(shù)據(jù)讀取方法還包括：響應(yīng)于所述選定位線(xiàn)的所述第一位線(xiàn)電壓大于所述參考電壓，讀取所述目標(biāo)數(shù)據(jù)為1。

8、在本申請(qǐng)的一些實(shí)施例中，所述將選定字線(xiàn)的電壓升高至第一字線(xiàn)電壓之前，所述數(shù)據(jù)讀取方法還包括：將所述選定位線(xiàn)放電至起始位線(xiàn)電壓；所述起始位線(xiàn)電壓小于所述參考電壓。

9、在本申請(qǐng)的一些實(shí)施例中，所述讀取目標(biāo)數(shù)據(jù)之后，所述數(shù)據(jù)讀取方法還包括：將所述選定字線(xiàn)和所述選定位線(xiàn)接地。

10、本申請(qǐng)實(shí)施例還提供一種僅選擇器存儲(chǔ)器，包括：存儲(chǔ)單元陣列和外圍電路；其中，所述存儲(chǔ)單元陣列包括：多行字線(xiàn)和多列位線(xiàn)，以及耦接在字線(xiàn)和位線(xiàn)之間的存儲(chǔ)單元；所述外圍電路，耦接所述多行字線(xiàn)和所述多列位線(xiàn)；所述外圍電路，被配置為將選定字線(xiàn)的電壓升高至第一字線(xiàn)電壓，并檢測(cè)選定位線(xiàn)的第一位線(xiàn)電壓；以及，響應(yīng)于所述選定位線(xiàn)的所述第一位線(xiàn)電壓小于參考電壓，將所述選定字線(xiàn)的電壓升高至第二字線(xiàn)電壓，并檢測(cè)所述選定位線(xiàn)的第二位線(xiàn)電壓；以及，基于所述選定位線(xiàn)的所述第二位線(xiàn)電壓，讀取目標(biāo)數(shù)據(jù)；其中，所述第二字線(xiàn)電壓大于所述第一字線(xiàn)電壓。

11、在本申請(qǐng)的一些實(shí)施例中，所述外圍電路，還被配置為響應(yīng)于所述選定字線(xiàn)的電壓升高至第二字線(xiàn)電壓，將未選定位線(xiàn)的電壓升高至補(bǔ)償電壓；其中，所述補(bǔ)償電壓小于所述第一字線(xiàn)電壓，且大于接地端的電壓。

12、本申請(qǐng)實(shí)施例還提供一種存儲(chǔ)器系統(tǒng)，包括：一個(gè)或多個(gè)如上述方案中所述的僅選擇器存儲(chǔ)器，以及，存儲(chǔ)器控制器；所述存儲(chǔ)器控制器與所述僅選擇器存儲(chǔ)器耦接；所述存儲(chǔ)器控制器控制所述僅選擇器存儲(chǔ)器。

13、可以理解的是，在讀取過(guò)程中，首先將選定字線(xiàn)的電壓升高至較小的第一字線(xiàn)電壓，進(jìn)而，基于選定位線(xiàn)的第一位線(xiàn)電壓，來(lái)確定是否將選定字線(xiàn)的電壓升高至較大的第二字線(xiàn)電壓。這樣，在讀取過(guò)程中采用階梯式的字線(xiàn)電壓，避免將選定字線(xiàn)的電壓直接升高至較大的第二字線(xiàn)電壓，從而，降低了讀取過(guò)程中選定字線(xiàn)的電壓，降低了讀取過(guò)程中som器件的上的電流，進(jìn)而，減少了讀干擾問(wèn)題，保證了所存儲(chǔ)的數(shù)據(jù)的準(zhǔn)確性。

技術(shù)特征：

1.一種數(shù)據(jù)讀取方法，應(yīng)用于僅選擇器存儲(chǔ)器，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其特征在于，所述數(shù)據(jù)讀取方法還包括：

3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)讀取方法，其特征在于，

4.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其特征在于，所述基于所述選定位線(xiàn)的所述第二位線(xiàn)電壓，讀取目標(biāo)數(shù)據(jù)，包括：

5.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其特征在于，所述檢測(cè)選定位線(xiàn)的第一位線(xiàn)電壓之后，所述數(shù)據(jù)讀取方法還包括：

6.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其特征在于，所述將選定字線(xiàn)的電壓升高至第一字線(xiàn)電壓之前，所述數(shù)據(jù)讀取方法還包括：

7.根據(jù)權(quán)利要求1至6任一項(xiàng)所述的數(shù)據(jù)讀取方法，其特征在于，所述讀取目標(biāo)數(shù)據(jù)之后，所述數(shù)據(jù)讀取方法還包括：

8.一種僅選擇器存儲(chǔ)器，其特征在于，包括：存儲(chǔ)單元陣列和外圍電路；其中，

9.根據(jù)權(quán)利要求8所述的僅選擇器存儲(chǔ)器，其特征在于，

10.一種存儲(chǔ)器系統(tǒng)，其特征在于，包括：一個(gè)或多個(gè)如權(quán)利要求8或9所述的僅選擇器存儲(chǔ)器，以及，存儲(chǔ)器控制器；

技術(shù)總結(jié)
本申請(qǐng)實(shí)施例公開(kāi)了一種數(shù)據(jù)讀取方法、僅選擇器存儲(chǔ)器及存儲(chǔ)器系統(tǒng)。數(shù)據(jù)讀取方法包括：將選定字線(xiàn)的電壓升高至第一字線(xiàn)電壓，并檢測(cè)選定位線(xiàn)的第一位線(xiàn)電壓；響應(yīng)于選定位線(xiàn)的第一位線(xiàn)電壓小于參考電壓，將選定字線(xiàn)的電壓升高至第二字線(xiàn)電壓，并檢測(cè)選定位線(xiàn)的第二位線(xiàn)電壓；基于選定位線(xiàn)的第二位線(xiàn)電壓，讀取目標(biāo)數(shù)據(jù)。其中，第二字線(xiàn)電壓大于第一字線(xiàn)電壓。

技術(shù)研發(fā)人員：彭文林
受保護(hù)的技術(shù)使用者：新存科技（武漢）有限責(zé)任公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6