，每個(gè)單端電路包括第八NMOS晶體管N8、第九 NMOS晶體管N9、第一電阻器R1和第二電阻器R2,所述第八NMOS晶體管N8為工作晶體管，其 柵極與主采樣保持電路2輸出的第一采樣信號(hào)SS1+和SS1-連接，漏極輸出緩沖后的第一 采樣信號(hào)BSS1-和BSS1+，源極連接第一電阻器R1的一端，第一電阻器R1的另一端經(jīng)尾電 流源U1接地gnd;所述第九NMOS晶體管N9為負(fù)載晶體管，其柵極連接第二偏置電壓BIAS2， 漏極連接電源VCC，源極連接第二電阻器R2的一端，第二電阻器R2的另一端與第八NMOS晶 體管N8的漏極連接。其中，所述第一電阻器R1作為退化電阻用于提高所述級(jí)間緩沖放大 器3的線型性，所述第二偏置電壓BIAS2為電壓信號(hào)，可由巧片內(nèi)偏置產(chǎn)生單元產(chǎn)生。圖14 所示差分形式的級(jí)間緩沖放大器單端等效電路與圖8相同，所W其差分增益也為1。另外， 圖14所示差分形式的級(jí)間緩沖放大器的輸出共模電平為：
[0073]
(61
[0074] 上式中，I為尾電流源U1所提供的電流，R為第二電阻器R2的阻值。由此可見，差 分形式的級(jí)間緩沖放大器的輸出共模由其偏置水平和器件參數(shù)值決定，與輸入信號(hào)的共模 水平無(wú)關(guān)。
[0075] 本發(fā)明提供的一種CMOS主從式采樣保持電路，包括主采樣保持電路和從保持采 樣電路共兩級(jí)采樣保持電路，其能夠在整個(gè)時(shí)鐘周期內(nèi)保持信號(hào)不變；所述輸入緩沖放大 器用于接收和緩沖模擬信號(hào)；所述級(jí)間緩沖放大器被插入到主從兩級(jí)采樣保持電路之間， 用于隔離主采樣保持電路和從采樣保持電路的采樣電容，防止電荷分享效應(yīng)發(fā)生；本發(fā)明 采樣開關(guān)采用專口設(shè)計(jì)的自舉開關(guān)，極大提高了采樣開關(guān)的線型性。同時(shí)，本發(fā)明的差分實(shí) 現(xiàn)形式能最大程度上降低MOS開關(guān)電荷注入效應(yīng)對(duì)電路性能的影響；此外，差分實(shí)現(xiàn)形式 能在主從式采樣保持電路內(nèi)部產(chǎn)生共模信號(hào)，該共模信號(hào)不受輸入信號(hào)影響。將本發(fā)明提 供的CMOS主從式采樣保持電路應(yīng)用于模數(shù)轉(zhuǎn)換器前端，能大大提高模數(shù)轉(zhuǎn)換器性能。
[0076]W上僅為本發(fā)明的實(shí)施方式，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明 說(shuō)明書及附圖內(nèi)容所作的等效結(jié)構(gòu)，直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理在本 發(fā)明的專利保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1. 一種CMOS主從式采樣保持電路，其特征在于，包括： 輸入緩沖放大器，適于接收和緩沖外部輸入的模擬信號(hào)，并驅(qū)動(dòng)主采樣保持電路； 主采樣保持電路，適于采樣保持輸入緩沖放大器的輸出信號(hào)，并輸出第一采樣信號(hào)； 級(jí)間緩沖放大器，適于接收和緩沖第一采樣信號(hào)，并驅(qū)動(dòng)從采樣保持電路； 從采樣保持電路，適于采樣保持級(jí)間緩沖放大器的輸出信號(hào)，并輸出第二采樣信號(hào)，且 第二采樣信號(hào)為所述CMOS主從式采樣保持電路的最終輸出信號(hào)； 時(shí)鐘電路，適于接收外部時(shí)鐘信號(hào)，產(chǎn)生第一內(nèi)部時(shí)鐘信號(hào)和第二內(nèi)部時(shí)鐘信號(hào)，所述 第一內(nèi)部時(shí)鐘信號(hào)和第二內(nèi)部時(shí)鐘信號(hào)為一對(duì)非交疊的時(shí)鐘信號(hào)，且第一內(nèi)部時(shí)鐘信號(hào)用 于給主采樣保持電路提供時(shí)鐘信號(hào)，第二內(nèi)部時(shí)鐘信號(hào)用于給從采樣保持電路提供時(shí)鐘信 號(hào)。2. 根據(jù)權(quán)利要求1所述的CMOS主從式采樣保持電路，其特征在于，所述輸入緩沖放 大器采用單端電路形式，包括第一NMOS晶體管和第二NMOS晶體管，所述第一NMOS晶體管 為工作晶體管，其柵極接收外部輸入的模擬信號(hào)，源極輸出緩沖后的模擬信號(hào)，漏極連接電 源VCC;所述第二NMOS晶體管為偏置晶體管，其漏極連接第一NMOS晶體管的源極，為第一 NMOS晶體管提供偏置電流，源極接地，柵極連接第一偏置電壓。3. 根據(jù)權(quán)利要求1所述的CMOS主從式采樣保持電路，其特征在于，所述主采樣保持電 路和從采樣保持電路均采用單端電路形式并具有相同的電路結(jié)構(gòu)，包括采樣開關(guān)和采樣電 容，所述采樣電容的下極板接地，上極板連接采樣開關(guān)的一端，采樣開關(guān)的另一端連接輸入 信號(hào)，采樣開關(guān)的控制端與內(nèi)部時(shí)鐘信號(hào)連接，且所述采樣電容上極板信號(hào)作為主從采樣 保持電路的輸出采樣信號(hào)。4. 根據(jù)權(quán)利要求3所述的CMOS主從式采樣保持電路，其特征在于，所述采樣開關(guān)為 自舉開關(guān)，包括第一反相器、第二反相器、第三反相器、第四反相器、第三NMOS晶體管、第四 NMOS晶體管、第五NMOS晶體管、第六NMOS晶體管、第七NMOS晶體管、第一PMOS晶體管、第二 PMOS晶體管、第三PMOS晶體管、電容器和主開關(guān)晶體管；所述主開關(guān)晶體管的源極連接輸 入信號(hào)，漏極連接所述采樣電容的上極板，柵極同時(shí)連接第六NMOS晶體管、第七NMOS晶體 管和第三PMOS晶體管的柵極，第一反相器的輸入端連接內(nèi)部時(shí)鐘信號(hào)，輸出端與第二反相 器和第三反相器的輸入端連接，第二反相器的輸出端連接第三NMOS晶體管的源極，第三反 相器的輸出端連接第四反相器的輸入端、第二PMOS晶體管和第五NMOS晶體管的柵極，第四 反相器的輸出端連接第四NMOS晶體管的柵極，第一反相器、第二反相器、第三反相器和第 四反相器為CMOS靜態(tài)邏輯門電路，由電源VCC供電，第三NMOS晶體管的柵極接電源VCC，漏 極連接主開關(guān)晶體管的柵極和第一PMOS晶體管的漏極，第一PMOS晶體管的柵極連接第二 PMOS晶體管、第五NMOS晶體管和第七NMOS晶體管的漏極，電容器的上極板連接第一PMOS 晶體管的源極和第三PMOS晶體管的漏極，第三PMOS晶體管的源極連接電源VCC，電容器的 下極板連接第五NMOS晶體管和第七NMOS晶體管的源極以及第四NMOS晶體管和第六NMOS 晶體管的漏極，第四NMOS晶體管的源極接地，第六NMOS晶體管的源極與主開關(guān)晶體管的源 極連接。5. 根據(jù)權(quán)利要求1所述的CMOS主從式采樣保持電路，其特征在于，所述級(jí)間緩沖放大 器采用單端電路形式，包括第八NMOS晶體管、第九NMOS晶體管、第一電阻器和第二電阻器， 所述第八NMOS晶體管為工作晶體管，其柵極與主采樣保持電路輸出的第一采樣信號(hào)連接， 漏極輸出緩沖后的第一采樣信號(hào)，源極連接第一電阻器的一端，第一電阻器的另一端接地； 所述第九NMOS晶體管為負(fù)載晶體管，其柵極連接第二偏置電壓，漏極連接電源VCC，源極連 接第二電阻器的一端，第二電阻器的另一端與第八NMOS晶體管的漏極連接。6. 根據(jù)權(quán)利要求5所述的CMOS主從式采樣保持電路，其特征在于，所述第八NMOS晶體 管和第九NMOS晶體管的跨導(dǎo)相等，且所述第一電阻器和第二電阻器的阻值相等。7. 根據(jù)權(quán)利要求1所述的CMOS主從式采樣保持電路，其特征在于，所述時(shí)鐘電路包 括第一與非門、第二與非門、第五反相器、第六反相器、第七反相器和數(shù)字緩沖器，所述第五 反相器和數(shù)字緩沖器的輸入端接收外部時(shí)鐘信號(hào)，第五反相器的輸出端與第一與非門的第 一輸入端連接，數(shù)字緩沖器的輸出端與第二與非門的第一輸入端連接，第一與非門的輸出 端與第六反相器的輸入端和第二與非門的第二輸入端連接，第二與非門的輸出端與第七反 相器的輸入端和第一與非門的第二輸入端連接，第六反相器的輸出端輸出第一內(nèi)部時(shí)鐘信 號(hào)，第七反相器的輸出端輸出第二內(nèi)部時(shí)鐘信號(hào)。8. 根據(jù)權(quán)利要求1所述的CMOS主從式采樣保持電路，其特征在于，所述輸入緩沖放大 器采用差分電路形式，其包括兩個(gè)單端電路形式，兩個(gè)單端電路分別用于處理差分信號(hào)中 的正相部分和反相部分，每個(gè)單端電路包括第一NMOS晶體管和第二NMOS晶體管，所述第一 NMOS晶體管為工作晶體管，其柵極接收外部輸入的模擬信號(hào)，源極輸出緩沖后的模擬信號(hào)， 漏極連接電源VCC;所述第二NMOS晶體管為偏置晶體管，其漏極連接第一NMOS晶體管的源 極，為第一NMOS晶體管提供偏置電流，源極接地，柵極連接第一偏置電壓。9. 根據(jù)權(quán)利要求1所述的CMOS主從式采樣保持電路，其特征在于，所述主采樣保持電 路和從采樣保持電路均采用差分電路形式并具有相同的電路結(jié)構(gòu)，其包括兩個(gè)單端電路形 式，兩個(gè)單端電路分別用于處理差分信號(hào)中的正相部分和反相部分，每個(gè)單端電路包括采 樣開關(guān)和采樣電容，所述采樣電容的下極板接地，上極板連接采樣開關(guān)的一端，采樣開關(guān)的 另一端連接輸入信號(hào)，采樣開關(guān)的控制端與內(nèi)部時(shí)鐘信號(hào)連接，且所述采樣電容上極板信 號(hào)作為主從采樣保持電路的輸出采樣信號(hào)。10. 根據(jù)權(quán)利要求1所述的CMOS主從式采樣保持電路，其特征在于，所述級(jí)間緩沖放 大器采用差分電路形式，其包括兩個(gè)單端電路形式和尾電流源，兩個(gè)單端電路分別用于處 理差分信號(hào)中的正相部分和反相部分，每個(gè)單端電路包括第八NMOS晶體管、第九NMOS晶體 管、第一電阻器和第二電阻器，所述第八NMOS晶體管為工作晶體管，其柵極與主采樣保持 電路輸出的第一采樣信號(hào)連接，漏極輸出緩沖后的第一采樣信號(hào)，源極連接第一電阻器的 一端，第一電阻器的另一端經(jīng)尾電流源接地；所述第九NMOS晶體管為負(fù)載晶體管，其柵極 連接第二偏置電壓，漏極連接電源VCC，源極連接第二電阻器的一端，第二電阻器的另一端 與第八NMOS晶體管的漏極連接。
【專利摘要】本發(fā)明提供一種CMOS主從式采樣保持電路，包括輸入緩沖放大器，接收和緩沖外部輸入的模擬信號(hào)，并驅(qū)動(dòng)主采樣保持電路；主采樣保持電路，采樣保持輸入緩沖放大器的輸出信號(hào)，并輸出第一采樣信號(hào)；級(jí)間緩沖放大器，接收和緩沖第一采樣信號(hào)，并驅(qū)動(dòng)從采樣保持電路；從采樣保持電路，采樣保持級(jí)間緩沖放大器的輸出信號(hào)，并輸出第二采樣信號(hào)；時(shí)鐘電路，接收外部時(shí)鐘信號(hào)，產(chǎn)生一對(duì)非交疊的第一內(nèi)部時(shí)鐘信號(hào)和第二內(nèi)部時(shí)鐘信號(hào)，第一內(nèi)部時(shí)鐘信號(hào)用于給主采樣保持電路提供時(shí)鐘信號(hào)，第二內(nèi)部時(shí)鐘信號(hào)用于給從采樣保持電路提供時(shí)鐘信號(hào)。本發(fā)明中非交疊的第一和第二內(nèi)部時(shí)鐘信號(hào)分別給主從保持采樣電路提供時(shí)鐘信號(hào)，能夠在整個(gè)時(shí)鐘周期內(nèi)保持信號(hào)不變。
【IPC分類】H03M1/54, H03K5/135
【公開號(hào)】CN104901699
【申請(qǐng)?zhí)枴緾N201510351844
【發(fā)明人】胡蓉彬, 胡剛毅, 蔣和全, 王永祿, 張正平, 付東兵, 王健安, 王育新, 周述濤
【申請(qǐng)人】中國(guó)電子科技集團(tuán)公司第二十四研究所
【公開日】2015年9月9日
【申請(qǐng)日】2015年6月24日