高速高帶寬采樣保持電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及集成電路，尤其涉及在BiCMOS (Bipolar和CMOS)集成電路上實(shí)現(xiàn)A/D (模數(shù)轉(zhuǎn)換器)時(shí)的高速高帶寬采樣保持電路。
【背景技術(shù)】
[0002]采樣保持電路的作用是將連續(xù)的模擬信號(hào)按采樣時(shí)鐘進(jìn)行采樣至離散域，并在相應(yīng)的時(shí)間內(nèi)保持該信號(hào)以便后續(xù)的A/D將該離散的模擬量轉(zhuǎn)變?yōu)閿?shù)字信號(hào)。對(duì)于高速A/D，尤其是高輸入信號(hào)帶寬的A/D，采樣保持電路是不可或缺的，采樣保持電路的性能(速度，輸入帶寬，線性度，噪聲水平)直接限制了 A/D的性能。
[0003]圖1所示的為經(jīng)典高速高精度BiCMOS采樣保持電路，其中圖1中左邊電路輸入級(jí)采用準(zhǔn)差分輸入級(jí)，控制12 = 0.5X11，Ql與Q2嚴(yán)格匹配，則Q2的集電極會(huì)嚴(yán)格跟隨輸入，其線性度主要取決于Il與12兩個(gè)電流源的輸出阻抗，設(shè)12輸出阻抗為R2，Il輸出阻抗為Rl，易知 Δ Vout = VT*ln ((12-Δ Vin/R2)/(12+ Δ Vin/R2+ Δ Vin/Rl)，易知在 Δ Vin/R2遠(yuǎn)小于12時(shí)輸出誤差較小，采用Bipolar器件可獲得很大的輸出阻抗，從而較易達(dá)到接近80dB SFDR的線性度，可以滿足12bits A/D的應(yīng)用。而圖1中右邊電路為經(jīng)典開關(guān)射極跟隨器的電路架構(gòu)，當(dāng)采樣電平T為高時(shí)，保持信號(hào)H為低，從而輸出Vout跟隨輸入，當(dāng)采樣電平T為低，保持信號(hào)H為高時(shí)，QS2關(guān)斷Qsl導(dǎo)通，從而Ib流過輸入級(jí)的輸出阻抗導(dǎo)致A點(diǎn)電平下降，從而關(guān)斷Qout，這樣在輸出點(diǎn)形成高中，在采樣結(jié)束時(shí)刻的電壓信號(hào)將被保持在Cs上直至采樣開關(guān)Qs2再次打開。
[0004]由此準(zhǔn)差分輸入級(jí)和開關(guān)射極跟隨器的結(jié)合形成了如圖2所示的整個(gè)采樣保持電路，該電路除基本的輸入級(jí)與開關(guān)射隨之外還采用了:1.用du_y開關(guān)抵消電荷注入(Qdml, Qdm2) ；2.用前饋電容來(lái)抵消保持時(shí)的前饋(HMF) ；3.用采樣后的信號(hào)緩沖后驅(qū)動(dòng)Qclp (圖中緩沖器I)，可以防止準(zhǔn)差分輸入級(jí)的輸出節(jié)點(diǎn)保持時(shí)被下拉過低，從而在采樣時(shí)可以更快啟動(dòng)。該電路特點(diǎn)是:1.線性度高；2.采樣速率高，適合作為GHz及以上高精度(10?12b)A/D的采樣保持電路(適用于ft可達(dá)100GHz及以上工藝)。而為了防止驅(qū)動(dòng)Qclp的驅(qū)動(dòng)器產(chǎn)生kick back噪聲，在圖2中更進(jìn)一步通過輔助采樣電路來(lái)規(guī)避這一問題，如圖3所示，可知整個(gè)信號(hào)通路只有一個(gè)Vbe的電壓降，同時(shí)只要保證Qsx與Ib正常工作的兩個(gè)Vce，可見針對(duì)輸入信號(hào)在400?500mVpp單端，兩端差分輸入信號(hào)在800m?100mVppd的采樣保持電路，可只采用1.8?2V的電源電壓，可以與當(dāng)前CMOS工藝很好的兼容，但該電路在高頻輸入信號(hào)時(shí)的線性度較低，無(wú)法在更高的采樣速率下實(shí)現(xiàn)更高的模擬輸入帶寬，前饋效率低。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型目的是:提供一種尚速尚帶寬米樣保持電路，進(jìn)一步提尚BiCMOS米樣保持電路在高頻輸入信號(hào)時(shí)的線性度，以達(dá)到更高的采樣速率下實(shí)現(xiàn)更高的模擬輸入帶寬。
[0006]本實(shí)用新型的技術(shù)方案是:一種高速高帶寬采樣保持電路，其包括:用于接收輸入信號(hào)并為第一級(jí)的準(zhǔn)差分對(duì)式輸入級(jí)、由準(zhǔn)差分對(duì)式輸入級(jí)輸出驅(qū)動(dòng)并為第二級(jí)的主開關(guān)射極跟隨器、由準(zhǔn)差分對(duì)式輸入級(jí)輸出同時(shí)驅(qū)動(dòng)的輔助開關(guān)射極跟隨器、與輔助開關(guān)射極跟隨器的輸出相連且連接至主開關(guān)射極跟隨器的電流源輸出的前饋電容、以及與主開關(guān)射極跟隨器輸出相連的采樣電容。
[0007]在上述技術(shù)方案的基礎(chǔ)上，進(jìn)一步包括如下附屬技術(shù)方案:
[0008]在包含準(zhǔn)差分輸入級(jí)和開關(guān)射極跟隨器的采樣保持電路中，加入輔助開關(guān)射極跟隨器，其輸入為準(zhǔn)差分輸入級(jí)的輸出，其輸出通過前饋電容Cff連接至主開關(guān)射極跟隨器的電流源的輸出，時(shí)鐘輸入端與主開關(guān)射極跟隨器相同。
[0009]輔助開關(guān)射極跟隨器與主開關(guān)射極跟隨器工作在相同工作模式下。也即是，在采樣周期輔助開關(guān)射極跟隨器處于射極跟隨狀態(tài)，其輸出通過Cff對(duì)主開關(guān)射極跟隨器的電流源輸出直接進(jìn)行前饋；在保持周期中，輔助開關(guān)射極跟隨器與主開關(guān)射極跟隨器一起處于關(guān)斷狀態(tài)。
[0010]輔助開關(guān)射極跟隨器與主開關(guān)射極跟隨器不必完全相同，可以是主開關(guān)射極跟隨器的等比例縮小，不限于是主開關(guān)跟隨器的1/2，可以是更小。
[0011]因該輔助開關(guān)射極跟隨器不在擔(dān)負(fù)采樣功能，無(wú)法再作為Qclp驅(qū)動(dòng)源，為了不增加額外的功耗面積以及系統(tǒng)的復(fù)雜度，可以設(shè)計(jì)低kick back的緩沖驅(qū)動(dòng)器，用主開關(guān)射極跟隨器采樣后的信號(hào)來(lái)驅(qū)動(dòng)Qclp，在功耗面積與系統(tǒng)復(fù)雜性不計(jì)的條件下亦可增加額外輔助開關(guān)射極跟隨器采樣以驅(qū)動(dòng)Qclp。
[0012]在采樣周期中輔助開關(guān)射極跟隨器處于射極跟隨狀態(tài)，其輸出通過前饋電容對(duì)主開關(guān)射極跟隨器的電流源輸出直接進(jìn)行前饋；而在保持周期中，輔助開關(guān)射極跟隨器與主開關(guān)射極跟隨器一起處于關(guān)斷狀態(tài)。
[0013]所述前饋電容在采樣模式下饋通高頻信號(hào)，并為芯片上實(shí)現(xiàn)的普通金屬-介質(zhì)-金屬電容。
[0014]其包括緩沖器，用來(lái)驅(qū)動(dòng)給主開關(guān)射極跟隨器箝位用的三極管，并使箝位電壓與信號(hào)相關(guān)。
[0015]本實(shí)用新型優(yōu)點(diǎn)是:
[0016]I)在采樣周期，當(dāng)輸入信號(hào)快速變化時(shí)，通過開啟的輔助開關(guān)射極跟隨器前饋，可以補(bǔ)償Vout節(jié)點(diǎn)輸出至Cs的電流，減少Q(mào)out由于輸出電流變化而產(chǎn)生的Vbe調(diào)制效應(yīng)，進(jìn)一步提高在輸入高頻同時(shí)擺幅較高的信號(hào)時(shí)采樣周期的開關(guān)射極跟隨器的線性度。
[0017]2)在保持周期，輔助開關(guān)射極跟隨器與主開關(guān)射極跟隨器一樣處于關(guān)斷狀態(tài)，不再跟隨輸入信號(hào)，同時(shí)它們的輸入端接在同一個(gè)準(zhǔn)差分輸入級(jí)的輸出上，不會(huì)引入額外的保持周期饋通信號(hào)，保證了保持周期采樣電容上信號(hào)的穩(wěn)定。
[0018]3)與圖3相比，在主開關(guān)射極跟隨器的電流源輸出節(jié)點(diǎn)前饋而不是反饋至電流源的射極電阻上，這樣的設(shè)計(jì)提高前饋效率。
[0019]4)兩個(gè)開關(guān)射極跟隨器的電流源設(shè)計(jì)不必采用帶射極電阻的形式，這進(jìn)一步降低對(duì)電源電壓的要求，更適用于低電源電壓設(shè)計(jì)，在1.8V?2V的電源電壓條件下進(jìn)一步增大了容許的輸入信號(hào)擺幅。
【附圖說(shuō)明】
[0020]下面結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步描述:
[0021]圖1為現(xiàn)有高速高寬帶采樣保持電路的主要組成部分示意圖；
[0022]圖2為現(xiàn)有高速高寬帶采樣保持典型電路示意圖；
[0023]圖3與圖2類似，其用于防止Qclp緩沖驅(qū)動(dòng)器kick back ；
[0024]圖4為本實(shí)用新型的電路結(jié)構(gòu)示意圖；
[0025]圖5為圖4中驅(qū)動(dòng)Qclp的單位緩沖驅(qū)動(dòng)器電路結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0026]實(shí)施例:如圖4-5所示，本實(shí)用新型提供了一種高速高帶寬采樣保持電路的具體實(shí)施例，其包括用于接收輸入信號(hào)并為第一級(jí)的準(zhǔn)差分對(duì)式輸入級(jí)、由準(zhǔn)差分對(duì)式輸入級(jí)輸出驅(qū)動(dòng)并為第二級(jí)的主開關(guān)射極跟隨器、由準(zhǔn)差分對(duì)式輸入級(jí)輸出同時(shí)驅(qū)動(dòng)的輔助開關(guān)射極跟隨器、與輔助開關(guān)射極跟隨器的輸出相連且連接至主開關(guān)射極跟隨器的電流源輸出的