本公開(kāi)涉及集成電路，尤其涉及一種復(fù)位電路和芯片。

背景技術(shù)：

1、為確保集成電路穩(wěn)定可靠地工作，復(fù)位電路是必不可少的一部分，所有的復(fù)位功能中，上電復(fù)位和欠壓復(fù)位都是高優(yōu)先級(jí)的全局復(fù)位。集成電路的供電電源必須要穩(wěn)定在一個(gè)恒定的電壓范圍內(nèi)才能使集成電路正常工作，如果電壓過(guò)低，芯片的模擬電路就不能正常工作，且產(chǎn)生時(shí)鐘的電路也會(huì)不正常工作，從而無(wú)法產(chǎn)生符合要求的時(shí)鐘，進(jìn)而導(dǎo)致芯片內(nèi)部的數(shù)字電路不能正常工作。

2、上電復(fù)位的目的是檢測(cè)上電階段芯片內(nèi)部的電源，當(dāng)電源電壓（vdd/vcc）低于特定電壓值時(shí)保持芯片處于復(fù)位狀態(tài)，當(dāng)電源電壓高于預(yù)設(shè)的電壓值時(shí)釋放復(fù)位信號(hào)，使芯片正常工作。同樣的，欠壓復(fù)位的目的是檢測(cè)系統(tǒng)正常掉電或者異常掉電時(shí)的電源電壓，當(dāng)電源電壓掉到低于預(yù)設(shè)電壓值時(shí)啟動(dòng)復(fù)位，防止芯片進(jìn)入異常工作狀態(tài)，保護(hù)芯片。

3、現(xiàn)有的復(fù)位電路有的只有上電復(fù)位功能，沒(méi)有欠壓復(fù)位功能，無(wú)法進(jìn)行欠壓檢測(cè)；而現(xiàn)有的同時(shí)包含有上電復(fù)位功能和欠壓復(fù)位功能的復(fù)位電路，無(wú)法實(shí)現(xiàn)上電復(fù)位電壓及欠壓復(fù)位電壓的精確調(diào)整，導(dǎo)致芯片的良率和可靠性都無(wú)法得到保障。

技術(shù)實(shí)現(xiàn)思路

1、本公開(kāi)要解決的技術(shù)問(wèn)題是為了克服現(xiàn)有技術(shù)中無(wú)法實(shí)現(xiàn)對(duì)復(fù)位電路中上電復(fù)位電壓及欠壓復(fù)位電壓的精確調(diào)整，導(dǎo)致芯片良率和可靠性無(wú)法得到保障的缺陷，提供一種能夠精確調(diào)整上電復(fù)位電壓及欠壓復(fù)位電壓從而提高產(chǎn)品魯棒性的復(fù)位電路和芯片。

2、本公開(kāi)是通過(guò)下述技術(shù)方案來(lái)解決上述技術(shù)問(wèn)題：

3、根據(jù)本公開(kāi)的第一方面，提供了一種復(fù)位電路，所述復(fù)位電路包括上電復(fù)位電路、欠壓復(fù)位電路和驅(qū)動(dòng)輸出電路；

4、所述上電復(fù)位電路包括電阻分壓模塊、開(kāi)關(guān)模塊、電源電壓閾值檢測(cè)模塊和上電復(fù)位鎖存電路，所述電阻分壓模塊、所述電源電壓閾值檢測(cè)模塊、所述開(kāi)關(guān)模塊、所述上電復(fù)位鎖存電路依次連接，所述上電復(fù)位鎖存電路的輸出端分別與所述開(kāi)關(guān)模塊、所述驅(qū)動(dòng)輸出電路連接；

5、所述欠壓復(fù)位電路包括傳輸管分壓模塊、欠壓閾值檢測(cè)模塊和鉗位模塊，所述傳輸管分壓模塊的輸出端分別與所述欠壓閾值檢測(cè)模塊的輸入端、所述鉗位模塊的輸出端連接，所述鉗位模塊的輸出端與所述欠壓閾值檢測(cè)模塊的輸入端連接，所述欠壓閾值檢測(cè)模塊的輸出端分別與所述上電復(fù)位鎖存電路的輸入端、所述驅(qū)動(dòng)輸出電路連接；

6、所述上電復(fù)位電路用于檢測(cè)電源電壓并生成上電復(fù)位信號(hào)，將所述上電復(fù)位信號(hào)發(fā)送至所述驅(qū)動(dòng)輸出電路；

7、所述欠壓復(fù)位電路用于檢測(cè)所述電源電壓并生成欠壓復(fù)位信號(hào)，將所述欠壓復(fù)位信號(hào)發(fā)送至所述驅(qū)動(dòng)輸出電路；

8、所述驅(qū)動(dòng)輸出電路用于根據(jù)所述上電復(fù)位信號(hào)和所述欠壓復(fù)位信號(hào)輸出目標(biāo)復(fù)位驅(qū)動(dòng)信號(hào)，以驅(qū)動(dòng)芯片進(jìn)入復(fù)位狀態(tài)或退出復(fù)位狀態(tài)。

9、較佳地，所述驅(qū)動(dòng)輸出電路包括第一或非門(mén)和第一反相器，所述第一或非門(mén)的輸出端與所述第一反相器連接；

10、所述第一或非門(mén)的第一輸入端與所述上電復(fù)位鎖存電路的輸出端連接；

11、所述第一或非門(mén)的第二輸入端與所述欠壓閾值檢測(cè)模塊的輸出端連接；

12、所述第一或非門(mén)的輸出端、所述第一反相器的輸入端分別與所述電阻分壓模塊連接。

13、較佳地，所述欠壓復(fù)位電路還包括電平轉(zhuǎn)換模塊；

14、所述欠壓閾值檢測(cè)模塊的輸出端與所述電平轉(zhuǎn)換模塊的輸入端連接，所述電平轉(zhuǎn)換模塊的輸出端與所述第一或非門(mén)的第二輸入端、所述上電復(fù)位鎖存電路的輸入端連接；

15、所述電平轉(zhuǎn)換模塊用于將非滿擺幅的所述欠壓復(fù)位信號(hào)轉(zhuǎn)換為滿擺幅的所述欠壓復(fù)位信號(hào)。

16、較佳地，所述鉗位模塊包括第一pmos（p-channel-oxide-semiconductor,?p溝道金屬-氧化物-半導(dǎo)體）管，所述欠壓閾值檢測(cè)模塊包括第二pmos管和第一nmos（n-metal-oxide-semiconductor,?n型金屬-氧化物-半導(dǎo)體）管；

17、所述第一pmos管包括第一源極、第一漏極和第一柵極；

18、所述第二pmos管包括第二源極、第二漏極和第二柵極；

19、所述第一nmos管包括第三源極、第三漏極和第三柵極；

20、所述第一源極與電源電壓連接，所述第一柵極和所述第一漏極均與所述傳輸管分壓模塊、所述第二柵極、所述第三柵極、所述電平轉(zhuǎn)換模塊連接；

21、所述第二源極與所述傳輸管分壓模塊連接，所述第二漏極和所述第三漏極均連接所述電平轉(zhuǎn)換模塊，所述第三源極接地。

22、較佳地，所述電平轉(zhuǎn)換模塊包括第三pmos管、第四pmos管、第二nmos管和第三nmos管；

23、所述第三pmos管包括第四源極、第四漏極和第四柵極；

24、所述第四pmos管包括第五源極、第五漏極和第五柵極；

25、所述第二nmos管包括第六源極、第六漏極和第六柵極；

26、所述第三nmos管包括第七源極、第七漏極和第七柵極；

27、所述第四源極和所述第五源極均連接所述電源電壓；

28、所述第四漏極、所述第五柵極與所述第六漏極連接；

29、所述第六柵極與所述第二漏極、所述第三漏極連接；

30、所述第四柵極、所述第五漏極、所述第七漏極與所述上電復(fù)位鎖存電路的輸入端、所述第一或非門(mén)的第二輸入端連接；

31、所述第七柵極與所述第一柵極、所述第一漏極、所述第二柵極、所述第三柵極、所述傳輸管分壓模塊連接；

32、所述第六源極、所述第七源極接地。

33、較佳地，所述電源電壓閾值檢測(cè)模塊包括推挽反向放大器，所述開(kāi)關(guān)模塊包括第四nmos管；

34、所述第四nmos管包括第八源極、第八漏極和第八柵極；

35、所述推挽反向放大器的輸入端與所述電阻分壓模塊連接，所述推挽反向放大器的輸出端與所述第八源極連接；

36、所述第八漏極與所述上電復(fù)位鎖存電路的輸入端連接，所述第八柵極與所述上電復(fù)位鎖存電路的輸出端連接。

37、較佳地，所述上電復(fù)位鎖存電路包括第二或非門(mén)、第二反相器、第五nmos管、第六nmos管、第七nmos管、第五pmos管、第六pmos管、第一電容和第二電容；

38、所述第五nmos管包括第九源極、第九漏極和第九柵極；

39、所述第五pmos管包括第十源極、第十漏極和第十柵極；

40、所述第六pmos管包括第十一源極、第十一漏極和第十一柵極；

41、所述第六nmos管包括第十二源極、第十二漏極和第十二柵極；

42、所述第七nmos管包括第十三源極、第十三漏極和第十三柵極；

43、所述第九漏極與所述第八漏極、所述第一電容的一端、所述第十柵極、所述第十二柵極連接；所述第九柵極與所述第二或非門(mén)的輸出端、所述第二反相器的輸入端連接，所述第九源極接地；

44、所述第十源極與所述第十一源極均連接所述電源電壓；所述第十漏極、所述第十一柵極、所述第十二漏極、所述第十三柵極相互連接；所述第十一漏極、所述第十三漏極與所述第一或非門(mén)的所述第一輸入端、所述第二或非門(mén)的第一輸入端、所述第二電容的一端連接；所述第十二源極和所述第十三源極接地；

45、所述第一電容的另一端、所述第二電容的另一端均與所述電源電壓連接；

46、所述第二或非門(mén)的第二輸入端分別與所述欠壓閾值檢測(cè)模塊的輸出端、所述第一或非門(mén)的第二輸入端連接；所述第二或非門(mén)的輸出端與所述第二反相器的輸入端連接，所述第二反相器的輸出端與所述第八柵極連接。

47、較佳地，所述上電復(fù)位電路還包括緩沖整形電路，所述緩沖整形電路由第三反相器和第四反相器構(gòu)成；

48、所述第三反相器的輸出端與所述第四反相器的輸入端連接；

49、所述第三反相器的輸入端分別與所述第十一漏極、所述第十三漏極、所述第二電容的一端連接；

50、所述第四反相器的輸出端與所述第一或非門(mén)的第一輸入端連接。

51、較佳地，所述電阻分壓模塊包括第七pmos管、第一分壓電阻和第二分壓電阻；

52、所述第七pmos管包括第十四源極、第十四漏極和第十四柵極；

53、所述第十四源極與電源電壓連接，所述第十四柵極分別與所述第一或非門(mén)的輸出端、所述第一反相器的輸入端連接；

54、所述第一分壓電阻的一端與所述第十四漏極連接，所述第一分壓電阻的另一端與所述第二分壓電阻的一端均連接所述電源電壓閾值檢測(cè)模塊；

55、所述第二分壓電阻的另一端接地；

56、和/或，

57、所述傳輸管分壓模塊包括第八pmos管、第三分壓電阻和第四分壓電阻；

58、所述第八pmos管包括第十五源極、第十五漏極和第十五柵極；

59、所述第三分壓電阻的一端與所述電源電壓連接，所述第三分壓電阻的另一端分別與所述第十五源極、所述欠壓閾值檢測(cè)模塊、所述鉗位模塊連接；

60、所述第十五漏極分別與所述第四分壓電阻的一端、所述欠壓閾值檢測(cè)模塊連接；

61、所述第四分壓電阻的另一端與所述第十五柵極均接地。

62、根據(jù)本公開(kāi)的第二方面，提供了一種芯片，所述芯片包括本公開(kāi)第一方面所述的復(fù)位電路。

63、在符合本領(lǐng)域常識(shí)的基礎(chǔ)上，上述各優(yōu)選條件，可任意組合，即得本公開(kāi)各較佳實(shí)例。

64、本公開(kāi)的積極進(jìn)步效果在于：上電復(fù)位信號(hào)通路和欠壓復(fù)位通路分割成了兩個(gè)互相獨(dú)立的信號(hào)通路，可以獨(dú)立精準(zhǔn)調(diào)整上電復(fù)位電壓以及欠壓復(fù)位電壓，確保上電復(fù)位電壓及欠壓復(fù)位電壓的精確調(diào)整，保障了芯片的魯棒性，進(jìn)而能夠有效提高芯片的良率和可靠性。