【技術(shù)領(lǐng)域】

本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種薄膜晶體管及其制備方法、陣列基板和顯示裝置。

背景技術(shù)：

低溫多晶硅(lowtemperaturepoly-silicon，ltps)薄膜晶體管生產(chǎn)過程中，在經(jīng)歷等離子體刻蝕、去光阻藥液腐蝕等過程后，溝道區(qū)域界面的缺陷態(tài)密度較高，從而導(dǎo)致薄膜晶體管(thinfilmtransistor，tft)處于關(guān)閉狀態(tài)下的漏流密度較高。目前，在薄膜晶體管液晶顯示器(thinfilmtransistor-liquidcrystaldisplay，tft-lcd)工藝中，通常采用輕摻雜漏極(lightdopeddrain，ldd)的方式形成ldd區(qū)域來抑制異常增加的漏電流，這種方法所形成的ldd區(qū)域?qū)τ诠庹蘸蜏囟葮O為敏感。請(qǐng)參考圖1，圖1是現(xiàn)有技術(shù)中薄膜晶體管的ldd區(qū)域處于光照下的id-vg曲線圖，可以看出傳統(tǒng)的ldd區(qū)域在受到光照時(shí)，薄膜晶體管的漏電流會(huì)急劇增加。另外，當(dāng)薄膜晶體管處于100℃以上的高溫工作環(huán)境時(shí)，漏電流甚至?xí)黾又猎鹊?0倍以上。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明實(shí)施例提供了一種薄膜晶體管及其制備方法、陣列基板和顯示裝置。

第一方面，本發(fā)明實(shí)施例提供了一種薄膜晶體管包括：襯底基板，以及位于所述襯底基板上的柵極、漏極、源極和有源層，所述有源層包括溝道區(qū)域和位于所述溝道區(qū)域相對(duì)兩側(cè)的第一區(qū)域和第二區(qū)域，所述第一區(qū)域和所述第二區(qū)域分別電連接于對(duì)應(yīng)的所述源極和所述漏極，所述第一區(qū)域和所述第二區(qū)域均為氧化物半導(dǎo)體。

第二方面，本發(fā)明實(shí)施例提供了一種陣列基板，包括：上述薄膜晶體管。

第三方面，本發(fā)明實(shí)施例提供了一種顯示裝置，包括：上述陣列基板。

第四方面，本發(fā)明實(shí)施例提供了一種薄膜晶體管的制備方法，包括：在襯底基板上形成柵極、源電極、漏電極和有源層；其中，形成所述有源層的方法，包括：

通過摻雜工藝，在所述有源層上形成溝道區(qū)域以及位于所述溝道區(qū)域相對(duì)兩側(cè)的第一區(qū)域和第二區(qū)域；其中，所述第一區(qū)域和所述第二區(qū)域?yàn)檠趸锇雽?dǎo)體。

具體地，所述氧化物半導(dǎo)體為銦鎵鋅氧化物。

具體地，在所述第一區(qū)域和所述第二區(qū)域完成銦鎵鋅氧化物沉積后，將其置于sf6和/或he的氣氛中處理形成銦鎵鋅氧化物區(qū)。

本發(fā)明實(shí)施例提供了一種薄膜晶體管及其制備方法、陣列基板和顯示裝置，在溝道區(qū)域和源漏極之間設(shè)有氧化物半導(dǎo)體區(qū)域，利用氧化物半導(dǎo)體對(duì)光照和溫度的穩(wěn)定性，有效改善了tft器件漏電流的問題。

【附圖說明】

為了更清楚地說明本發(fā)明實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。

圖1是現(xiàn)有技術(shù)中薄膜晶體管的ldd區(qū)域處于光照下的id-vg曲線圖；

圖2是本發(fā)明實(shí)施例所提供的一種薄膜晶體管的結(jié)構(gòu)示意圖；

圖3是本發(fā)明實(shí)施例所提供的另一種薄膜晶體管的結(jié)構(gòu)示意圖；

圖4是本發(fā)明實(shí)施例所提供的再一種薄膜晶體管的結(jié)構(gòu)示意圖；

圖5是本發(fā)明實(shí)施例所提供的基于圖1的又一種薄膜晶體管的結(jié)構(gòu)示意圖；

圖6是本發(fā)明實(shí)施例所提供的基于圖2的又一種薄膜晶體管的結(jié)構(gòu)示意圖；

圖7是本發(fā)明實(shí)施例所提供的又一種薄膜晶體管的結(jié)構(gòu)示意圖；

圖8是本發(fā)明實(shí)施例所提供的再一種薄膜晶體管的結(jié)構(gòu)示意圖；

圖9是本發(fā)明實(shí)施例提供的一種陣列基板的結(jié)構(gòu)示意圖；

圖10是本發(fā)明實(shí)施例提供的一種顯示面板的結(jié)構(gòu)示意圖；

圖11為本發(fā)明實(shí)施例所提供的一種顯示裝置的結(jié)構(gòu)示意圖；

圖12為本發(fā)明實(shí)施例所提供的一種薄膜晶體管制備方法的流程示意圖。

【具體實(shí)施方式】

為了更好的理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖對(duì)本發(fā)明實(shí)施例進(jìn)行詳細(xì)描述。

應(yīng)當(dāng)明確，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

在本發(fā)明實(shí)施例中使用的術(shù)語是僅僅出于描述特定實(shí)施例的目的，而非旨在限制本發(fā)明。在本發(fā)明實(shí)施例和所附權(quán)利要求書中所使用的單數(shù)形式的“一種”、“所述”和“該”也旨在包括多數(shù)形式，除非上下文清楚地表示其他含義。

應(yīng)當(dāng)理解，盡管在本發(fā)明實(shí)施例中可能采用術(shù)語第一、第二、第三等來描述區(qū)域，但這些公共電極塊不應(yīng)限于這些術(shù)語。這些術(shù)語僅用來將區(qū)域彼此區(qū)分開。例如，在不脫離本發(fā)明實(shí)施例范圍的情況下，第一區(qū)域也可以被稱為第二區(qū)域，類似地，第二區(qū)域也可以被稱為第一區(qū)域。

現(xiàn)有技術(shù)中，薄膜晶體管的ldd區(qū)域?qū)τ诠庹蘸蜏囟葮O為敏感，在受到光照或者處于高溫的工作環(huán)境時(shí)，漏電流會(huì)急劇增加。盡管在陣列基板上中會(huì)設(shè)有遮光板或者柵極對(duì)溝道區(qū)域進(jìn)行遮擋，來降低背光源對(duì)溝道區(qū)域的影響，但是由于受到背光源的折射、散射與衍射的影響，以及柵極遮擋面積的限制，很難完全阻隔背光源對(duì)溝道區(qū)域兩側(cè)ldd區(qū)域的直接或者間接照射。盡管通過上述方式可能會(huì)在一定程度上降低光照對(duì)于ldd區(qū)域的影響，但是無法解決高溫環(huán)境對(duì)ldd區(qū)域的影響。

針對(duì)上述技術(shù)問題，本發(fā)明實(shí)施例提供了一種薄膜晶體管，如圖2所示，圖2是本發(fā)明實(shí)施例所提供的一種薄膜晶體管的結(jié)構(gòu)示意圖，該薄膜晶體管，包括：襯底基板1，以及位于襯底基板上1的柵極2、漏極3、源極4和有源層5，有源層5包括溝道區(qū)域57和位于溝道區(qū)域57相對(duì)兩側(cè)的第一區(qū)域51第二區(qū)域52，第一區(qū)域51和第二區(qū)域52分別電連接于對(duì)應(yīng)的源極3和漏極4，第一區(qū)域51和第二區(qū)域52均為氧化物半導(dǎo)體。

需要說明的是，當(dāng)薄膜晶體管打開時(shí)，柵極施加?xùn)艠O電壓，柵極電壓在柵絕緣層中產(chǎn)生電場，電力線由柵極指向有源層表面，并在有源層的表面處產(chǎn)生感應(yīng)電荷。隨著柵極電壓增加，有源層表面將由耗盡層轉(zhuǎn)變?yōu)殡娮臃e累層，形成反型層，當(dāng)達(dá)到閾值電壓時(shí)，源電極和漏電極之間加上電壓就會(huì)有載流子通過導(dǎo)電溝道。當(dāng)薄膜晶體管關(guān)斷時(shí)，由于自由電子的存在，使得源電極和漏電極之間存在漏電流，漏電流會(huì)導(dǎo)致薄膜晶體管的性能降低。當(dāng)采用ldd的方式形成ldd區(qū)域來抑制異常增加的漏電流時(shí)，所形成的ldd區(qū)域?qū)τ诠庹蘸蜏囟葮O為敏感，在受到光照或者處于高溫的工作環(huán)境時(shí)，漏電流會(huì)急劇增加。

本發(fā)明實(shí)施例在溝道區(qū)域57相對(duì)兩側(cè)形成由氧化物半導(dǎo)體組成的第一區(qū)域51和第二區(qū)域52，氧化物半導(dǎo)體在處于光照或者高溫環(huán)境下較為穩(wěn)定，即使在當(dāng)薄膜晶體管處于光照或高溫等特殊環(huán)境下，仍能對(duì)漏電流保持高效的抑制作用。再者，氧化物半導(dǎo)體本身的電子遷移率比傳統(tǒng)ldd區(qū)域要小，故可以有效保護(hù)的溝道區(qū)域，進(jìn)一步降低溝道漏電流。其中，氧化物半導(dǎo)體的方阻小于13kω/□，若方阻過大可能會(huì)影響薄膜晶體管處于開啟狀態(tài)下的電流流通。其中，kω/□是指歐姆每方塊；方阻即為每方塊的電阻。

如圖2所示，本發(fā)明實(shí)施例中，第一區(qū)域51和第二區(qū)域52分別與對(duì)應(yīng)的源極3和漏極4直接相連，這樣在第一區(qū)域51和源極3之間，以及第二區(qū)域52和漏極4之間，無需進(jìn)行重?fù)诫s來形成重?fù)诫s區(qū)域，可以減少一道生產(chǎn)工序，同時(shí)有效改善了tft器件漏電流的問題。

如圖3所示，圖3是本發(fā)明實(shí)施例所提供的另一種薄膜晶體管的結(jié)構(gòu)示意圖，該薄膜晶體管，包括：襯底基板1，以及位于襯底基板1上的柵極2、漏極3、源極4和有源層5，有源層5包括溝道區(qū)域57和位于溝道區(qū)域57相對(duì)兩側(cè)的第一區(qū)域51和第二區(qū)域52，有源層5還包括第三區(qū)域53和第四區(qū)域54，第一區(qū)域51位于溝道區(qū)域57和第三區(qū)域53之間，第二區(qū)域52位于溝道區(qū)域57和第四區(qū)域54之間，第三區(qū)域53和第四區(qū)域54分別連接于對(duì)應(yīng)的源極4和漏極3，第一區(qū)域51和第二區(qū)域52均為氧化物半導(dǎo)體。

原則上，有源層5的第三區(qū)域53和第四區(qū)域54的組成材料能夠?qū)щ娂纯桑热缈梢园ń饘俨牧显趦?nèi)的各種導(dǎo)電材料。但是為了減少掩膜版的使用次數(shù)，在有源層的材料選擇方面使用多晶硅最為優(yōu)選方式，也就是說，第三區(qū)域53、第四區(qū)域54和溝道區(qū)域57采用相同的材料，通過一道掩膜版即可形成。鑒于多晶硅的導(dǎo)電性能較差，可選地，第三區(qū)域53和第四區(qū)域54為重?fù)诫s多晶硅區(qū)域。

現(xiàn)有技術(shù)的ltps薄膜晶體管的有源層通常包括溝道區(qū)域、位于溝道區(qū)域兩側(cè)的源、漏極區(qū)域、位于源極區(qū)域和溝道區(qū)域之間以及漏極區(qū)域和溝道區(qū)域之間的ldd區(qū)域，其中，溝道區(qū)域通過溝道摻雜形成，源、漏極區(qū)域通過重?fù)诫s形成，ldd區(qū)域通過輕摻雜形成。從圖3中可以看出，本發(fā)明實(shí)施例和現(xiàn)有技術(shù)的薄膜晶體管相比，僅將傳統(tǒng)薄膜晶體管的ldd區(qū)域替換成氧化物半導(dǎo)體區(qū)域，其他結(jié)構(gòu)保持不變，所以圖3所示的薄膜晶體管在生產(chǎn)過程中，對(duì)傳統(tǒng)工藝流程的改進(jìn)較小，同時(shí)有效改善了tft器件漏電流的問題。

如圖4所示，圖4是本發(fā)明實(shí)施例所提供的再一種薄膜晶體管的結(jié)構(gòu)示意圖，該薄膜晶體管，包括：襯底基板1，以及位于襯底基板1上的柵極2、漏極3、源極4和有源層5，有源層5包括溝道區(qū)域57和位于溝道區(qū)域57相對(duì)兩側(cè)的第一區(qū)域51和第二區(qū)域52，有源層5還包括第三區(qū)域53、第四區(qū)域54、第五區(qū)域55和第六區(qū)域56，第一區(qū)域51位于溝道區(qū)域57和第三區(qū)域53之間，第二區(qū)域52位于溝道區(qū)域57和第四區(qū)域54之間，第五區(qū)域55位于溝道區(qū)域57和第一區(qū)域51之間，第六區(qū)域56位于第二區(qū)域52和第四區(qū)域54之間，第三區(qū)域53和第四區(qū)域54分別連接于對(duì)應(yīng)的源極4和漏極3。其中，第一區(qū)域51和第二區(qū)域52均為氧化物半導(dǎo)體，第三區(qū)域53和第四區(qū)域54為重?fù)诫s多晶硅區(qū)域。

可選地，第五區(qū)域55和第六區(qū)域56為輕摻雜多晶硅區(qū)域。

需要說明的是，在圖4中，第五區(qū)域55位于溝道區(qū)域57和第一區(qū)域51之間，第六區(qū)域56位于第二區(qū)域52和第四區(qū)域54之間。在本發(fā)明實(shí)施例中，第一區(qū)域51和第五區(qū)域55只要位于第三區(qū)域53和溝道區(qū)域57之間，第二區(qū)域52和第六區(qū)域56只要位于第四區(qū)域54和溝道區(qū)域57之間即可，對(duì)第一區(qū)域51和第五區(qū)域55之間的相對(duì)位置，以及第二區(qū)域52和第六區(qū)域56之間的位置不做限定。也就是說，在第一區(qū)域51和第五區(qū)域55，以及在第三區(qū)域53和溝道區(qū)域57之間，存在氧化物半導(dǎo)體區(qū)域即可。

另外，氧化物半導(dǎo)體區(qū)域本身的方阻是要大于傳統(tǒng)ldd區(qū)域的，當(dāng)有源層中氧化物半導(dǎo)體的占比太高，可能由于方阻過大，在一定程度上影響薄膜晶體管的導(dǎo)通；若當(dāng)ldd區(qū)域占比太高，由于其本身限制漏電流的性能不是很強(qiáng)，則可能會(huì)導(dǎo)致漏電流的增大。所以在本發(fā)明的實(shí)施例中，氧化物半導(dǎo)體的面積和ldd的面積之比位于1/3-1/2之間，也就是說，若將第一區(qū)域和第二區(qū)域的面積之和表示為面積a，第五區(qū)域和第六區(qū)域的面積之和表示為面積b，那么面積a和面積b的比值在1/3-1/2之間。

現(xiàn)有技術(shù)的ltps薄膜晶體管的有源層通常包括溝道區(qū)域、位于溝道區(qū)域兩側(cè)的源、漏極區(qū)域、位于源極區(qū)域和溝道區(qū)域之間以及漏極區(qū)域和溝道區(qū)域之間的ldd區(qū)域。從圖4中可以看出，本發(fā)明實(shí)施例和現(xiàn)有技術(shù)的薄膜晶體管相比在，將傳統(tǒng)薄膜晶體管的ldd區(qū)域替換成由部分氧化物半導(dǎo)體區(qū)域和部分傳統(tǒng)ldd區(qū)域組成的復(fù)合區(qū)域。這是由于氧化物半導(dǎo)體區(qū)域本身的方阻是要大于傳統(tǒng)ldd區(qū)域的，如果全部采用氧化物半導(dǎo)體區(qū)域?qū)dd區(qū)域進(jìn)行替換，可能由于方阻過大，在一定程度上影響薄膜晶體管的導(dǎo)通，采用圖4的結(jié)構(gòu)可以在對(duì)薄膜晶體管的導(dǎo)通影響不大的情況下，改善tft器件漏電流的問題。

如圖2-圖4所示，本發(fā)明實(shí)施例中，溝道區(qū)域57為溝道摻雜多晶硅區(qū)域，第一區(qū)域51和第二區(qū)域52為氧化物半導(dǎo)體區(qū)域，氧化物半導(dǎo)體為銦鎵鋅氧化物，第三區(qū)域53和第四區(qū)域54為重?fù)诫s多晶硅區(qū)域，第五區(qū)域55和第六區(qū)域56為輕摻雜多晶硅區(qū)域，所以溝道區(qū)域57的導(dǎo)電離子濃度小于第五區(qū)域55和第六區(qū)域56的導(dǎo)電離子濃度，第五區(qū)域55和第六區(qū)域56的導(dǎo)電離子濃度小于第三區(qū)域53和第四區(qū)域54的導(dǎo)電離子濃度?？梢岳斫猓緦?shí)施例通過在多晶硅區(qū)域不同區(qū)域摻雜不同濃度的導(dǎo)電離子，離子濃度越高，則對(duì)應(yīng)區(qū)域的導(dǎo)電性能越強(qiáng)，以摻雜離子的濃度不同可以分為重?fù)诫s、輕摻雜和溝道摻雜，舉例來說，可以在溝道區(qū)域57摻雜硼離子，在第五區(qū)域55和第六區(qū)域56進(jìn)行輕摻雜磷離子，在第三區(qū)域53和第四區(qū)域54進(jìn)行重?fù)诫s磷離子。作為一種可選方式，本實(shí)施例的重?fù)诫s多晶硅區(qū)域、輕摻雜多晶硅區(qū)域和溝道摻雜多晶硅區(qū)域之間的導(dǎo)電離子之比為100：20：1。

如圖2-圖4所示，本發(fā)明實(shí)施例中薄膜晶體管的柵極2位于有源層5遠(yuǎn)離襯底基板1的一側(cè)，在垂直于襯底基板1所在平面的方向上，柵極2的投影覆蓋溝道區(qū)域57的投影。也就是說，圖2-圖4示出的是頂柵結(jié)構(gòu)的薄膜晶體管。

圖5是本發(fā)明實(shí)施例所提供的基于圖2的又一種薄膜晶體管的結(jié)構(gòu)示意圖，圖6是本發(fā)明實(shí)施例所提供的基于圖3的又一種薄膜晶體管的結(jié)構(gòu)示意圖，上述薄膜晶體管的柵極位于有源層靠近襯底基板的一側(cè)，在垂直于襯底基板所在平面的方向上，柵極的投影覆蓋溝道區(qū)域的投影。也就是說，圖5和圖6示出的是底柵結(jié)構(gòu)的薄膜晶體管，圖5的薄膜晶體管除了柵極的位置，其他結(jié)構(gòu)與圖2基本相同，同樣的，圖6的薄膜晶體管除了柵極的位置，其他結(jié)構(gòu)與圖3基本相同，故在此不再贅述。

圖7是本發(fā)明實(shí)施例所提供的又一種薄膜晶體管的結(jié)構(gòu)示意圖，圖8是本發(fā)明實(shí)施例所提供的再一種薄膜晶體管的結(jié)構(gòu)示意圖，如圖7和圖8所示，本發(fā)明實(shí)施例適當(dāng)增大了柵極的面積，使得第一區(qū)域51和第二區(qū)域52在襯底基板上的正投影落在柵極2在襯底基板上的正投影內(nèi)，當(dāng)柵極2施加導(dǎo)通電壓后，溝道區(qū)域以及溝道區(qū)域和源極4/漏極3之間的半導(dǎo)體氧化物區(qū)域均會(huì)隨之導(dǎo)通，故此時(shí)在第一區(qū)域51和第二區(qū)域52完成銦鎵鋅氧化物沉積形成氧化物半導(dǎo)體區(qū)域后，無需再通過二次處理來降低方阻。

具體地，圖7中的第三區(qū)域53和第四區(qū)域54為重?fù)诫s區(qū)域，具有導(dǎo)電性，故柵極2只需延伸到第一區(qū)域51和第二區(qū)域52的正下方即可，無需延伸到源漏極的下方，此時(shí)第一區(qū)域52和第二區(qū)域52在襯底基板上的正投影完全落在柵極在襯底基板上的正投影內(nèi)。而圖8中不存在第三區(qū)域和第四區(qū)域，源漏極和氧化物半導(dǎo)體直接相連，柵極2延伸到第一區(qū)域51和第二區(qū)域52的下方，使得源漏極在襯底基板上的正投影落在柵極在襯底基板上的正投影內(nèi)。

需要說明的是，圖7和圖8所示結(jié)構(gòu)只是示意了本發(fā)明部分實(shí)施例，但是本發(fā)明實(shí)施例并不局限于此。原則上，只要增大柵極面積到能夠?qū)崿F(xiàn)漏極/源極的信號(hào)能夠?qū)ㄖ翜系绤^(qū)域即可。因此，在本發(fā)明其他的實(shí)施例中，圖8所示的結(jié)構(gòu)中的柵極2只需要延伸到漏極3/源極4對(duì)應(yīng)位置即可，即，只需要漏極3/源極4與第一區(qū)域51/第二區(qū)域52接觸的面在襯底基板的正投影位于柵極2襯底基板上的正投影內(nèi)即可。

本發(fā)明實(shí)施例提供的薄膜晶體管，通過在溝道區(qū)域和源漏極之間設(shè)有氧化物半導(dǎo)體區(qū)域，利用氧化物半導(dǎo)體對(duì)光照和溫度的穩(wěn)定性，有效改善了tft器件漏電流的問題。

如圖9所示，圖9是本發(fā)明實(shí)施例提供的一種陣列基板的結(jié)構(gòu)示意圖，具體地，圖9所示的陣列基板包括：圖3所示的薄膜晶體管。上述陣列基板還包括：遮光層910，設(shè)置于襯底基板與薄膜晶體管之間。薄膜晶體管的材料對(duì)于光照極其敏感，一旦有光流入則會(huì)引起漏電流增加，將會(huì)導(dǎo)致像質(zhì)惡化，故在襯底基板與薄膜晶體管之間引入遮光層，進(jìn)一步地，遮光層設(shè)置在背光源和薄膜晶體管之間。

需要說明的是，圖9所示的為頂柵結(jié)構(gòu)的陣列基板，所以需要在背光源和薄膜晶體管之間設(shè)置遮光層；若為底柵結(jié)構(gòu)的陣列基板，柵極位于背光源和薄膜晶體管的溝道區(qū)域之間，充當(dāng)了遮光板的作用，一般不需要再另行設(shè)置遮光層。

上述陣列基板還包括：緩沖層920，設(shè)置于遮光層與多晶硅薄膜晶體管之間。設(shè)置緩沖層的目的在于，減少襯底基板內(nèi)的雜質(zhì)滲透到有源層中，影響薄膜晶體管性能。

可以理解，上述陣列基板的結(jié)構(gòu)只是本發(fā)明實(shí)施例的一種可選方式，但是本發(fā)明實(shí)施例并非局限于此，本發(fā)明實(shí)施例還可以包括圖2、圖4、圖5、圖6、圖7、圖8任一附圖所示的薄膜晶體管，以及在圖2至圖8附圖所示結(jié)構(gòu)進(jìn)行簡單替換的薄膜晶體管結(jié)構(gòu)。

本發(fā)明實(shí)施例提供的陣列基板，通過在薄膜晶體管的溝道區(qū)域和源漏極之間設(shè)有氧化物半導(dǎo)體區(qū)域，利用氧化物半導(dǎo)體對(duì)光照和溫度的穩(wěn)定性，有效改善了tft器件漏電流的問題。

如圖10所示，圖10是本發(fā)明實(shí)施例提供的一種顯示面板的結(jié)構(gòu)示意圖，包括上述的陣列基板1010、彩膜基板1020和液晶層1030。

除了如圖10所示的液晶顯示面板，本實(shí)施例的顯示面板還可以為oled顯示面板，oled顯示面板包括陣列基板，陣列基板上設(shè)有有機(jī)發(fā)光器件以及用于驅(qū)動(dòng)有機(jī)發(fā)光器件的驅(qū)動(dòng)電路，驅(qū)動(dòng)電路包括上述實(shí)施例提供的薄膜晶體管。其中，陣列基板1010的具體結(jié)構(gòu)和原理與上述實(shí)施例相同，在此不再贅述。

本發(fā)明實(shí)施例提供的顯示面板，通過在薄膜晶體管的溝道區(qū)域和源漏極之間設(shè)有氧化物半導(dǎo)體區(qū)域，利用氧化物半導(dǎo)體對(duì)光照和溫度的穩(wěn)定性，有效改善了tft器件漏電流的問題。

如圖11所示，本發(fā)明實(shí)施例還提供一種顯示裝置，包括圖8所示的顯示面板1100。

其中，顯示面板1100的具體結(jié)構(gòu)和原理與上述實(shí)施例相同，在此不再贅述。顯示裝置可以是例如觸摸顯示屏、手機(jī)、平板計(jì)算機(jī)、筆記本電腦、電紙書或電視機(jī)等任何具有液晶顯示功能的電子設(shè)備。

本發(fā)明實(shí)施例提供的顯示面板，通過在薄膜晶體管的溝道區(qū)域和源漏極之間設(shè)有氧化物半導(dǎo)體區(qū)域，利用氧化物半導(dǎo)體對(duì)光照和溫度的穩(wěn)定性，有效改善了tft器件漏電流的問題。

另一方面，基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例提供了一種薄膜晶體管的制備方法，包括：在襯底基板上形成柵極、源電極、漏電極和有源層；其中，形成有源層的方法，包括：

通過摻雜工藝，在有源層上形成溝道區(qū)域以及位于溝道區(qū)域相對(duì)兩側(cè)的第一區(qū)域和第二區(qū)域；其中，第一區(qū)域和第二區(qū)域?yàn)檠趸锇雽?dǎo)體。

底柵結(jié)構(gòu)的薄膜晶體管和頂柵結(jié)構(gòu)的薄膜晶體管形成過程類似，下面以圖4所示的頂柵結(jié)構(gòu)的薄膜晶體管為例，對(duì)本發(fā)明實(shí)施例的薄膜晶體管的制備方法進(jìn)行進(jìn)一步說明，具體流程請(qǐng)參照?qǐng)D12，其為本發(fā)明實(shí)施例所提供的一種薄膜晶體管的制備方法的流程示意圖。

步驟1、在襯底基板1上形成有源層5。

具體地，步驟1通過掩膜版構(gòu)圖工藝在襯底基板1上形成有源層5。形成有源層5的步驟包括：

1)通過溝道摻雜工藝，在有源層上形成溝道區(qū)域57，然后在位于溝道區(qū)域57相對(duì)兩側(cè)沉積由氧化物半導(dǎo)體組成的第一區(qū)域51和第二區(qū)域52。

需要說明的是，在第一區(qū)域51和第二區(qū)域52完成銦鎵鋅氧化物沉積后，將其置于sf6和/或he的氣氛中處理形成銦鎵鋅氧化物區(qū)。本發(fā)明實(shí)施例將銦鎵鋅氧化物置于sf6的氣氛中進(jìn)行處理，可以使其方阻降低到12kω/□左右；將銦鎵鋅氧化物置于sf6和he的氣氛中進(jìn)行處理，可以使其方阻降低到900ω/□左右；將銦鎵鋅氧化物置于he的氣氛中進(jìn)行處理，可以使其方阻降低到800ω/□左右。另外，考慮到銦鎵鋅氧與多晶硅會(huì)形成異質(zhì)結(jié)，必要時(shí)，可以將銦鎵鋅氧化物置于sf6和he的氣氛進(jìn)行處理，以進(jìn)一步降低其方阻，優(yōu)化器件性能，提高驅(qū)動(dòng)電流。

2)通過重?fù)诫s工藝，在有源層5上形成第三區(qū)域53和第四區(qū)域54；其中，第一區(qū)域51位于溝道區(qū)域57和第三區(qū)域53之間，第二區(qū)域52位于溝道區(qū)域57和第四區(qū)域54之間。

3)通過輕摻雜工藝，在有源層5上形成第五區(qū)域55和第六區(qū)域56；其中，第五區(qū)域55位于溝道區(qū)域57和第三區(qū)域53之間，第六區(qū)域56位于溝道區(qū)域57和第四區(qū)域54之間。

其中，溝道區(qū)域57、第三區(qū)域53和第四區(qū)域54、第五區(qū)域55和第六區(qū)域56通過一道掩膜版進(jìn)行圖案化而成；溝道區(qū)域57、第三區(qū)域53和第四區(qū)域54、第五區(qū)域55和第六區(qū)域56的材料為多晶硅。

步驟2、形成第一絕緣層10，第一絕緣層10覆蓋有源層5。

具體地，第一絕緣層10可以避免柵極2和有源層5直接接觸。

步驟3、通過掩膜版構(gòu)圖工藝在第一絕緣層10上形成柵極2。

具體地，步驟3中形成柵極的工藝可以是先在第一絕緣層上沉積一層金屬材料層，金屬材料層的沉積方法可以是濺射等方法，可以和現(xiàn)有技術(shù)中沉積金屬層的方法相同，在此不再贅述。然后在金屬材料層上涂覆光刻膠，采用掩膜版對(duì)光刻膠進(jìn)行曝光。在曝光結(jié)束后，進(jìn)行顯影過程，顯影過程中，曝光部分的光刻膠被洗去，未曝光部分的光刻膠仍舊保留在金屬材料層上方。顯影后對(duì)暴露出的金屬材料層進(jìn)行濕法刻蝕，未被刻蝕的部分即為被光刻膠保護(hù)的部分，該部分圖案為柵極。最后進(jìn)行光刻膠剝離，柵極構(gòu)圖過程即結(jié)束。

步驟4、形成第二絕緣層20，第二絕緣層20覆蓋柵極2所在膜層。

具體地，第二絕緣層可以保證柵極和源漏極之間電性絕緣。

步驟5、在有源層5上形成漏電極3和源電極4。

具體地，步驟5通過掩膜版構(gòu)圖工藝，形成貫穿第一絕緣層10和第二絕緣層20的過孔，再通過掩膜版構(gòu)圖工藝形成漏電極和源電極，其中，漏電極和源電極通過貫穿第一絕緣層和第二絕緣層的過孔和有源層電連接。具體地，漏電極和源電極分別連接于有源層的第三區(qū)域和第四區(qū)域，漏電極和源電極的形成過程和柵極所在膜層的形成過程類似，在此不再贅述。

需要說明的是，溝道區(qū)域?yàn)闇系罁诫s多晶硅區(qū)域，第一區(qū)域和第二區(qū)域?yàn)檠趸锇雽?dǎo)體區(qū)域，第三區(qū)域和第四區(qū)域?yàn)橹負(fù)诫s多晶硅區(qū)域，第五區(qū)域和第六區(qū)域?yàn)檩p摻雜多晶硅區(qū)域，所以溝道區(qū)域的導(dǎo)電離子濃度小于第五區(qū)域和第六區(qū)域的導(dǎo)電離子濃度，第五區(qū)域和第六區(qū)域的導(dǎo)電離子濃度小于第三區(qū)域和第四區(qū)域的導(dǎo)電離子濃度?？梢岳斫?，本實(shí)施例通過在多晶硅區(qū)域不同區(qū)域摻雜不同濃度的導(dǎo)電離子，離子濃度越高，則對(duì)應(yīng)區(qū)域的導(dǎo)電性能越強(qiáng)，以摻雜離子的濃度不同可以分為重?fù)诫s、輕摻雜和溝道摻雜，舉例來說，可以在溝道區(qū)域57摻雜硼離子，在第五區(qū)域55和第六區(qū)域56進(jìn)行輕摻雜磷離子，在第三區(qū)域53和第四區(qū)域54進(jìn)行重?fù)诫s磷離子。作為一種可選方式，本實(shí)施例的重?fù)诫s多晶硅區(qū)域、輕摻雜多晶硅區(qū)域和溝道摻雜多晶硅區(qū)域之間的導(dǎo)電離子之比為100：20：1。

可選地，如圖7和圖8所示，本發(fā)明實(shí)施例在制備如圖7和圖8所示的薄膜晶體管過程中，在通過掩膜版構(gòu)圖工藝在第一絕緣層上形成柵極時(shí)，可適當(dāng)增大柵極的面積，使得源漏極在襯底基板上的正投影落在柵極在襯底基板上的正投影內(nèi)，當(dāng)柵極施加導(dǎo)通電壓后，溝道區(qū)域以及溝道區(qū)域和源漏極之間的半導(dǎo)體氧化物區(qū)域均會(huì)隨之導(dǎo)通，故此時(shí)在第一區(qū)域和第二區(qū)域完成銦鎵鋅氧化物沉積形成氧化物半導(dǎo)體區(qū)域后，無需再通過二次處理來降低方阻。

本發(fā)明實(shí)施例提供了一種薄膜晶體管的制備方法，可以在在溝道區(qū)域和源漏極之間形成氧化物半導(dǎo)體區(qū)域，利用氧化物半導(dǎo)體對(duì)光照和溫度的穩(wěn)定性，有效改善了tft器件漏電流的問題。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。