專利名稱：集成電路封裝體及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于集成電路封裝體，特別是有關(guān)于一種薄型化的集成電路封 裝體及其制作方法。
背景技術(shù)：
在集成電路裝置的制作過程中，集成電路需要經(jīng)過封裝步驟處理后，使 用于各種不同的應(yīng)用領(lǐng)域，例如，電腦、手機或數(shù)碼相機等。因此，集成電 路封裝體的結(jié)構(gòu)及其制作方法也直接影響集成電路裝置的性能及其體積大 小。圖1顯示一種現(xiàn)有集成電路封裝體的剖面圖。在圖1中，硅基底2上方 形成有感光元件4及接合焊盤6，且接合焊盤6與感光元件4電連接。接著， 將透明蓋板10接合至上述硅基底2上后，再貼附承載板8于上述硅基底2 的下方。之后，導(dǎo)電層12從承載板8、硅基底2的側(cè)壁延伸至接合焊盤6， 且電連接焊錫球14。由于上述硅基底2及承載板8皆具有既定厚度，使得集 成電路封裝體具有較大的厚度。并且，由于金屬插塞(圖中未顯示)形成于入 光面，增加了制造工藝上的難度。再者，在現(xiàn)有的集成電路封裝體中，由于 導(dǎo)電層12設(shè)置于集成電路封裝體的外圍，使得導(dǎo)電層12很容易地在制造工 藝中遭受損傷，而導(dǎo)致集成電路封裝體失效。因此，亟需一種新的集成電路封裝體及其制作方法，以解決上述問題。發(fā)明內(nèi)容有鑒于此，本發(fā)明的目的為提供一種集成電路封裝體。上述集成電路封 裝體包含透明基板，具有第一表面及第二表面；半導(dǎo)體層，形成于該透明 基板的第二表面上；感光元件，形成于該半導(dǎo)體層上；金屬插塞，形成于該 透明基板的第二表面上，且電連接于該感光元件；以及焊料球體，形成于該 透明基板的第二表面上，且電連接該金屬插塞。4如上所述的集成電路封裝體，其中該半導(dǎo)體層包含硅、砷化鎵或硅鍺材料。如上所述的集成電路封裝體，其中該半導(dǎo)體層的厚度介于0.1 10微米之間。如上所述的集成電路封裝體，還包含層間介電層，形成于該半導(dǎo)體層上， 且圍繞該金屬插塞。如上所述的集成電路封裝體，還包含金屬焊盤，形成于該透明基板的 第二表面上，且電連接該金屬插塞；以及阻焊膜，覆蓋于該金屬焊盤的上方。如上所述的集成電路封裝體，其中該焊料球體形成于該金屬焊盤上。如上所述的集成電路封裝體，其中集成電路封裝體的入光面與設(shè)置的金 屬插塞呈現(xiàn)相反的方向。本發(fā)明的另一 目的為提供一種集成電路封裝體的制作方法。上述集成電 路封裝體的制作方法包括提供透明基板，其具有第一表面及第二表面；形 成半導(dǎo)體層于該透明玻璃基板的第二表面上；形成感光元件于該半導(dǎo)體層 上；形成金屬插塞于該透明基板的第二表面上，且電連接該感光元件；以及 形成焊料球體于該透明基板的第二表面上，且電連接該金屬插塞。如上所述的集成電路封裝體的制作方法，其中該半導(dǎo)體層由低溫的化學(xué) 氣相沉積法形成。如上所述的集成電路封裝體的制作方法，其中形成該半導(dǎo)體層的溫度范 圍介于500。C 800。C之間。本發(fā)明的再一目的為提供一種集成電路封裝體的操作方法，其包括具 有第一表面及第二表面的透明基板；半導(dǎo)體層，形成于該透明基板的第二表 面上；以及感光元件，形成于該半導(dǎo)體層上；以及金屬插塞，形成于該透明 基板的第二表面上，且電連接該感光元件；其中該感光元件感應(yīng)穿透該透明 基板的第一表面、該半導(dǎo)體層的光線，且通過該金屬插塞傳遞信號至焊料球 體。在上述集成電路封裝體中，由于可直接將感光元件設(shè)置于透明基板上的 半導(dǎo)體層上，而不需要額外工藝，例如粘合及刻痕等步驟，因此，可縮短制 作流程，進而降低制作成本。另外，由于傳遞信息的金屬插塞制作于集成電 路封裝體內(nèi)，因此，可避免因切割步驟所導(dǎo)致的損壞問題。


圖1顯示現(xiàn)有集成電路封裝體的剖面圖；圖2A-圖2E顯示本發(fā)明實施例的制作集成電路封裝體的剖面圖；以及 圖3顯示本發(fā)明實施例的制作集成電路封裝體的流程圖。 其中，附圖標記說明如下 相關(guān)技術(shù)元件符號 2~硅基底； 4 感光元件； 8~承載板； 10 透明蓋板； 本發(fā)明實施例元件符號6 接合焊盤; 12~導(dǎo)電層；14 焊錫球。102 透明基板 104 半導(dǎo)體層 110~金屬插塞 U6 金屬悍盤1021 第一表面；106 感光元件； 112 層間介電層; 118 阻焊膜；1022 第二表面； 108 層間介電層； 114 金屬插塞； 120 焊料球體；130 集成電路封裝體'具體實施方式
接下來以實施例并配合附圖來詳細說明本發(fā)明，在附圖或描述中，相似 或相同部分使用相同的符號。在附圖中，實施例的形狀或厚度可擴大，以簡 化或是方便標示。附圖中元件部分將以描述進行說明?？闪私獾氖牵疵枥L 或描述的元件，可以是具有各種本領(lǐng)域技術(shù)人員所知的形式。此外，當敘述 一層位于基材或是另一層上時，此層可直接位于基材或是另一層上，或是其 間亦可以有中介層。圖2A-圖2E顯示本發(fā)明實施例的制作集成電路封裝體的剖面圖。如圖 2A所示，提供具有第一表面1021及第二表面1022的透明基板102，也可以 稱為蓋板。上述透明基板102優(yōu)選可以是玻璃或例如是聚酯(polyester)的高分 子材料。上述第一表面1021可作為后續(xù)形成的集成電路封裝體的入光面。在圖2A中，接著，沉積半導(dǎo)體層104于透明基板102的第二表面1022 上方。在實施例中，形成上述半導(dǎo)體層104的方式可以是低溫(lowtemperature) 的化學(xué)氣相沉積(chemical vapor deposition; CVD)法，例如介于500°O800°C之間的溫度。上述半導(dǎo)體層104優(yōu)選可以是多晶硅(polysilicon)的沉積層。當 然，上述半導(dǎo)體層104也可以是硅鍺(SiGe)、砷化鎵(GaAs)或其它合適的半 導(dǎo)體材料的沉積層。在實施例中，半導(dǎo)體層104的厚度可以是介于0.1 10微米()jm)之間，優(yōu) 選厚度可以是3微米。值得注意的是，上述半導(dǎo)體層104同時作為后續(xù)形成 的感光元件的基底，以及入射至集成電路封裝體內(nèi)的光線的路徑。因此，半 導(dǎo)體層104的厚度不可過厚或過薄，以同時滿足上述兩個目的。據(jù)此，半導(dǎo) 體層的厚度以滿足上述的目的為主，而上述半導(dǎo)體層104的厚度僅用以說明 可具體實施的例子，并不用以限制本發(fā)明。如圖2B所示，接著，形成感光元件(photosensitive device) 106于半導(dǎo)體 層104的上方。在實施例中，上述感光元件106可以是通過現(xiàn)有互補式金屬 氧化物半導(dǎo)體(complementary metal oxide semiconductor; CMOS)元件的制造 工藝形成。為了簡化說明，在此并不贅述。在形成上述感元件106后，接著，利用例如化學(xué)氣相沉積法，形成例如 是氧化層的層間介電層(inter-layer dielectric ILD)108于透明基板102上，且 覆蓋上述感光元件106，如圖2B所示。在圖2C中，形成金屬插塞110于上述層間介電層108之中，以電連接 感光元件106。在實施例中，形成上述金屬插塞110的方式可以是，利用光 刻及蝕刻工藝，圖案化層間介電層108，以形成開口，且暴露感光元件106。 接著，通過例如電化學(xué)沉積(electrical chemical deposition; ECD)、濺鍍 (sputtering)、蒸鍍(evaporation)或其它合適的方式，沉積例如是銅(copper)、 鋁(aluminum)或鎢(tungsten)的金屬層于透明基板102的表面上，且覆蓋層間 介電層108。然后，進行化學(xué)機械研磨(chemical mechanical polishing; CMP) 步驟，去除多余的金屬層，以形成金屬插塞110于層間介電層108之中。值得注意的是，集成電路封裝體的入光面與金屬插塞設(shè)置于相反的方 向，也就是說，金屬插塞是形成于非入光面(背光面)，從而可增加設(shè)計金屬 插塞的彈性。如圖2C所示，覆蓋層間介電層112于透明基板102的上方后，接著， 形成金屬插塞114于上述層間介電層112之中，且電連接金屬插塞110。形 成金屬插塞114的方式可以是與上述金屬插塞110的方式相似，因此，并不再贅述。在另一實施例中，也可以是沉積層間介電層108、 112于透明基板102 上方之后，接著，利用雙鑲嵌(dualdamascene)工藝，分別形成金屬插塞110、 114于層間介電層108、 112之中。又如圖2C所示，形成例如是銅的金屬焊盤116于層間介電層112的上 方，以電連接金屬插塞114。然后，涂布阻焊膜118于層間介電層112的上 方，且覆蓋上述金屬焊盤116。在圖2D中，形成焊料球體120于金屬焊盤116的上方，以電連接感光 元件106。在實施例中，先利用光刻的方式，圖案化上述阻焊膜118，以暴 露金屬焊盤116的表面。之后，涂布焊料于暴露的金屬焊盤116上，再進行 回焊步驟，以形成焊料球體120于金屬焊盤116上方。上述焊料優(yōu)選可以是 焊錫材料。最后，利用切割刀片，沿著個別晶粒的預(yù)切割線，切割成個別晶粒，以 完成集成電路封裝體130，如圖2E所示。在圖2E中，顯示本發(fā)明實施例的集成電路封裝體130。如圖2E所示， 光線(如圖2E的箭頭)穿過透明基板102的第一表面1021進入集成電路封裝 體130中，且經(jīng)由透明基板102及半導(dǎo)體層104至感光元件106。接著，感 光元件106會產(chǎn)生信號，且通過金屬插塞110、 114將該信號傳遞至焊料球 體120，再傳遞至外部電路。由此可知，在上述集成電路封裝體中，焊料球體可通過金屬插塞直接連 接感光元件傳遞信號，而不需通過額外形成的金屬焊盤，因此，可節(jié)省制作 成本。再者，由于上述集成電路封裝體可不使用承載基板及硅基底，因此， 也可以薄化集成電路封裝體的體積。圖3顯示根據(jù)本發(fā)明實施例的制作集成電路封裝體的流程圖。首先，提 供透明基板，如步驟S5。接著，形成半導(dǎo)體層于透明基板上，如步驟SIO。 然后，形成感光元件于半導(dǎo)體層上，如步驟15。之后，形成金屬插塞于透明 基板上方，且電連接感光元件，如步驟S20。接著，形成焊料球體，且通過 金屬插塞電連接感光元件，如步驟S25。最后，利用切割刀片，沿著個別晶 粒的預(yù)切割線，切割成個別晶粒，以完成集成電路封裝體。值得注意的是，由于感光元件的感光部位與入光面的半導(dǎo)體層接觸，也就是說金屬插塞形成于非入光面，使得后續(xù)形成的金屬插塞不需避開感光部 位制作，因此，可增加金屬插塞的制造工藝容許度。另外，感光元件的感光 部分與金屬插塞設(shè)置于相反面(金屬插塞設(shè)置于非入光面)，在形成金屬插塞 后，可重新布局焊料球體的位置，因此，也可以增加焊料球體的制作空間。再者，由于可直接將感光元件設(shè)置于透明基板上的半導(dǎo)體層上，而不需 要額外工藝，例如粘合及刻痕等步驟，因此，也可以縮短制作流程，進而降 低制作成本。另外，由于傳遞信息的金屬插塞制作于集成電路封裝體內(nèi)，因 此，可避免因切割步驟所導(dǎo)致的導(dǎo)電層損壞的問題，進而提高生產(chǎn)合格率。雖然本發(fā)明已以優(yōu)選實施例公開如上，然其并非用以限制本發(fā)明，本領(lǐng) 域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許變更與修飾，因此 本發(fā)明的保護范圍當視所附的權(quán)利要求書所界定的范圍為準。
權(quán)利要求
1.一種集成電路封裝體，包含透明基板，具有第一表面及第二表面；半導(dǎo)體層，形成于該透明基板的第二表面上；感光元件，形成于該半導(dǎo)體層上；金屬插塞，形成于該透明基板的第二表面上，且電連接于該感光元件；以及焊料球體，形成于該透明基板的第二表面上，且電連接該金屬插塞。
2. 如權(quán)利要求1所述的集成電路封裝體，其中該半導(dǎo)體層包含硅、砷化 鎵或硅鍺材料。
3. 如權(quán)利要求1所述的集成電路封裝體，其中該半導(dǎo)體層的厚度介于 0.1-10微米之間。
4. 如權(quán)利要求1所述的集成電路封裝體，還包含層間介電層，形成于該 半導(dǎo)體層上，且圍繞該金屬插塞。
5. 如權(quán)利要求1所述的集成電路封裝體，還包含金屬焊盤，形成于該透明基板的第二表面上，且電連接該金屬插塞；以及阻焊膜，覆蓋于該金屬焊盤的上方。
6. 如權(quán)利要求5所述的集成電路封裝體，其中該焊料球體形成于該金屬 焊盤上。
7. 如權(quán)利要求1所述的集成電路封裝體，其中集成電路封裝體的入光面 與設(shè)置的金屬插塞呈現(xiàn)相反的方向。
8. —種集成電路封裝體的制作方法，包括-提供透明基板，其具有第一表面及第二表面； 形成半導(dǎo)體層于該透明玻璃基板的第二表面上； 形成感光元件于該半導(dǎo)體層上；形成金屬插塞于該透明基板的第二表面上，且電連接該感光元件；以及 形成焊料球體于該透明基板的第二表面上，且電連接該金屬插塞。
9. 如權(quán)利要求8所述的集成電路封裝體的制作方法，其中該半導(dǎo)體層由 低溫的化學(xué)氣相沉積法形成。
10.如權(quán)利要求9所述的集成電路封裝體的制作方法，其中形成該半導(dǎo) 體層的溫度范圍介于500。C 800。C之間。
全文摘要
本發(fā)明提供一種集成電路封裝體及其制作方法。上述集成電路封裝體包含透明基板，具有第一表面及第二表面；半導(dǎo)體層，形成于該透明基板的第二表面上；感光元件，形成于該半導(dǎo)體層上；金屬插塞，形成于該透明基板的第二表面上，且電連接于該感光元件；以及焊料球體，形成于該透明基板的第二表面上，且電連接該金屬插塞。在上述集成電路封裝體中，由于可直接將感光元件設(shè)置于透明基板上的半導(dǎo)體層上，而不需要額外工藝，例如粘合及刻痕等步驟，因此，可縮短制作流程，進而降低制作成本。
文檔編號H01L21/70GK101330088SQ20071011202
公開日2008年12月24日 申請日期2007年6月21日 優(yōu)先權(quán)日2007年6月21日
發(fā)明者李柏漢 申請人:精材科技股份有限公司