專利名稱：適于高速操作且電連接長度減少的堆疊封裝及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種堆疊封裝(stack package ),特別是關(guān)于一種在傳送電信 號時(shí)減少延遲的堆疊封裝及其制造方法。
背景技術(shù)：
多數(shù)電子產(chǎn)品中的半導(dǎo)體元件以封裝形式呈現(xiàn)。必須有各種形狀和尺寸 的半導(dǎo)體封裝以滿足各種電子產(chǎn)品不同特性的需要。電子產(chǎn)業(yè)中傾向于使半導(dǎo)體元件能夠具有高容量、高集成度及高速操 作。任何使用單一半導(dǎo)體芯片所制造的半導(dǎo)體封裝在實(shí)現(xiàn)高集成度和高容量 方面存在限制。因此，由于堆疊封裝通過堆疊多個(gè)半導(dǎo)體芯片能夠獲得更高 的存儲(chǔ)密度，因此它們引起了人們的關(guān)注。一般，堆疊封裝可通過將幾個(gè)半導(dǎo)體芯片堆疊為單元封裝或?qū)⒚總€(gè)具有 半導(dǎo)體芯片的幾個(gè)單元封裝堆疊而制造。堆疊封裝設(shè)計(jì)來使得在單元封裝內(nèi) 的每個(gè)半導(dǎo)體芯片或堆疊的單元封裝中的每個(gè)接收相同的外部電信號。所述堆疊封裝可于芯片級或晶片級形成。芯片級堆疊封裝通過將單獨(dú)的半導(dǎo)體芯片堆疊和模制成型而制造，這些 芯片通過切割已經(jīng)過半導(dǎo)體制造工藝的晶片而被分為各個(gè)芯片。晶片級堆疊片封裝在一起，然后沿著切割線將堆疊的芯片切割而分離為用于最后工藝步 驟中制造封裝的芯片級片。晶片級堆疊封裝亦被稱作芯片尺寸封裝，因?yàn)榉庋b尺寸大致和封裝于其 中的半導(dǎo)體芯片的尺寸一樣。這減少了電連接所需的封裝占用面積，由此增加了容納封裝的基^1的效率。而且，晶片級堆疊封裝比傳統(tǒng)的引線型封裝需要更小的安裝面積和更短 的布線長度，因此被視為對于將晶片級堆疊封裝應(yīng)用于高頻裝置有利。然而，傳統(tǒng)的堆疊封裝需要再繞線或引線4建合工藝，以使上、下半導(dǎo)體 芯片或堆疊的單元封裝彼此電連接。
這樣會(huì)導(dǎo)致半導(dǎo)體芯片之間或單元封裝之間的電連接長度增大，而且使 堆疊封裝不能輕易地被應(yīng)用于高速操作產(chǎn)品。另外，在傳統(tǒng)的堆疊封裝中增加電連接長度，還會(huì)造成該堆疊封裝尺寸 的增大。發(fā)明內(nèi)容本發(fā)明的實(shí)施例涉及一種在傳送電信號時(shí)能減少延遲的堆疊封裝及其 制造方法。本發(fā)明的另 一實(shí)施例針對一種適合于高速操作的輕、薄且緊密的堆疊封 裝及其制造方法。在一個(gè)實(shí)施例中，堆疊封裝包括上半導(dǎo)體芯片，具有多個(gè)形成于上半 導(dǎo)體芯片的上表面的第一焊墊和多個(gè)界定在各第一焊墊下面的上半導(dǎo)體芯 片的通路孔；和下半導(dǎo)體芯片，附著于上半導(dǎo)體芯片的下表面，并且具有多 個(gè)形成于下半導(dǎo)體芯片的上表面的第二焊墊和多個(gè)形成于各第二焊墊上的 凸塊，這些凸塊插入各通路孔而接觸到各第一焊墊。該通路孔和凸塊具有相同的截面形狀。該通路孔和凸塊具有梯形的截面形狀。該下半導(dǎo)體芯片包含于形成下半導(dǎo)體芯片的上表面的絕緣層，使得第二 焊墊暴露。該堆疊封裝又包括介于上、下半導(dǎo)體芯片之間的結(jié)合材料。該凸塊由金屬制成。該凸塊由鋁或銅形成。該凸塊包含金屬晶種層于和第二焊墊的界面處形成。 該金屬晶種層由鋁或銅形成。在另一實(shí)施例中， 一種制造堆疊封裝的方法包括以下步驟在第一半導(dǎo) 體芯片的下表面形成第 一掩^f莫圖案，該第 一半導(dǎo)體芯片的上表面形成有多個(gè) 第一焊墊，使與各第一焊墊對應(yīng)的第一半導(dǎo)體芯片的下表面部分暴露；通過 蝕刻第一半導(dǎo)體晶的下表面的暴露部分而界定通路孔，以暴露第一焊墊；通 過移除該第一掩模圖案而構(gòu)成上半導(dǎo)體芯片；在第二半導(dǎo)體芯片形成絕緣 層，以與第一半導(dǎo)體芯片類似的方式在該第二半導(dǎo)體芯片的上表面形成多個(gè) 第二焊墊，以使第二焊墊暴露；在暴露的第二焊墊和絕緣層上形成金屬晶種
層；在該金屬晶種層上形成第二掩模圖案，該第二掩模圖案具有能使第二焊 墊的上部暴露的開口；通過在經(jīng)由第二掩模圖案的開口而暴露的部分金屬晶 種層上鍍覆金屬層而形成凸塊，用以填充該開口；通過移除第二掩模圖案和 存在于第二掩模圖案下面的金屬晶種層的其他部分而構(gòu)成下半導(dǎo)體芯片；以 及將下半導(dǎo)體芯片附著于上半導(dǎo)體芯片的下表面，以至凸塊被插入各通路孔 中而接觸到各第一焊墊。將形成第一掩模圖案的步驟到將下半導(dǎo)體芯片附著于上半導(dǎo)體芯片的 步驟在晶片級實(shí)行。在將下半導(dǎo)體芯片附著于上半導(dǎo)體芯片的步驟之后，該制造方法還包括 將晶片級相互附著的上、下半導(dǎo)體芯片切割而成為芯片級。該第二掩模圖案形成以具有梯形的截面形狀的開口。該通路孔和凸塊具有相同的梯形的截面形狀。所述界定該通路孔的步驟通過使用第一焊墊作為蝕刻終止層而實(shí)行。該上、下半導(dǎo)體芯片經(jīng)使用結(jié)合材料而相互附著。該上半導(dǎo)體芯片的焊墊和下半導(dǎo)體芯片的金屬凸塊通過熱壓工藝而相 互附著。該凸塊由鋁或銅形成。該金屬晶種層由鋁或銅形成。


圖1是說明根據(jù)本發(fā)明的實(shí)施例的堆疊封裝的剖面圖。圖2A 2I根據(jù)本發(fā)明的實(shí)施例的制造堆疊封裝方法的工藝步驟剖面圖。
具體實(shí)施方式
在本發(fā)明中，上半導(dǎo)體芯片具有在其下表面上開口的通路孔，使得該通 路孔暴露在另一側(cè)(即，上側(cè))形成的焊墊。下半導(dǎo)體芯片的上表面形成有 焊墊，在焊墊上形成有與上半導(dǎo)體芯片的通路孔對應(yīng)的金屬凸塊。為了堆疊，詳言之，在根據(jù)本發(fā)明的堆疊封裝中，該下半導(dǎo)體芯片的金屬凸塊分別 被插入上半導(dǎo)體芯片的通路孔中，使得該下半導(dǎo)體芯片的金屬凸塊接觸上半 導(dǎo)體芯片的焊墊。 因此，在本發(fā)明中，通過縮短上、下半導(dǎo)體芯片之間的電連接路徑，有 可能提供一種能在傳送電信號時(shí)將延遲最小化的堆疊封裝。因此，根據(jù)本發(fā)明的堆疊封裝適合于高速操作，并且可制造得輕、薄和緊密。茲將詳細(xì)說明一種根據(jù)本發(fā)明的實(shí)施例的堆疊封裝。 圖l是說明本發(fā)明的實(shí)施例的堆疊封裝的剖面圖。參照圖1，根據(jù)本發(fā)明的實(shí)施例的堆疊封裝通過堆疊上半導(dǎo)體芯片100a 和下半導(dǎo)體芯片100b形成，上半導(dǎo)體芯片100a在其下表面上定義有用以暴 露第一焊墊104a的通路孔A，和下半導(dǎo)體芯片100b形成有和通路孔A相 對應(yīng)的金屬凸塊114。上半導(dǎo)體芯片100a使用第一半導(dǎo)體芯片102a形成。該第一半導(dǎo)體芯片 102a在其上表面上具有多個(gè)第一焊墊104a,在其下表面具有多個(gè)通路孔A， 通路孔A使各第一焊墊104a暴露。下半導(dǎo)體芯片100b使用第二半導(dǎo)體芯片102b形成。在該第二半導(dǎo)體芯 片102b的上表面具有多個(gè)第二焊墊104b。金屬晶種層110于第二焊墊104b 上形成，絕緣層108于除金屬晶種層110外的第二半導(dǎo)體芯片102b上形成。 具有對應(yīng)于第一半導(dǎo)體芯片102a的通路孔A的截面形狀的凸塊114在金屬 晶種層110上形成。該凸塊114由金屬構(gòu)成。該凸塊114和金屬晶種層110 由鋁或銅構(gòu)成。下半導(dǎo)體芯片100b的凸塊114分別插入上半導(dǎo)體芯片100a的各通路孔 A中。因此，上半導(dǎo)體芯片100a的第一焊墊104a和下半導(dǎo)體芯片100b的 凸塊114相互接觸，使得該上半導(dǎo)體芯片100a和下半導(dǎo)體芯片lOOb相互電連接。除了電連接之外，該上半導(dǎo)體芯片100a和下半導(dǎo)體芯片lOOb通過介于 第一半導(dǎo)體芯片102a和第二半導(dǎo)體芯片102b之間的結(jié)合材料116而在物理 上相互連結(jié)。當(dāng)相對于第一半導(dǎo)體芯片102a和第二半導(dǎo)體芯片102b觀看，通路孔A 和凸塊114呈現(xiàn)出梯形的截面形狀。如上所述，根據(jù)本發(fā)明的實(shí)施例的堆疊封裝中，其中介于該堆疊的上半 導(dǎo)體芯片100a和下半導(dǎo)體芯片100b之間的電連接，可通過建立上半導(dǎo)體芯 片100a的第一焊墊104a和下半導(dǎo)體芯片100b的第二焊墊104b形成的凸塊 114之間的直接接觸而實(shí)現(xiàn)。因此，根據(jù)本發(fā)明的堆疊封裝中，由于介于上半導(dǎo)體芯片100a和下半 導(dǎo)體芯片100b之間的電連接路徑縮短，使傳送電信號的延遲最小化。結(jié)果，根據(jù)本發(fā)明的堆疊封裝適合于高速操作，并且可制備得輕、薄和緊密。下面將詳細(xì)說明根據(jù)本發(fā)明的實(shí)施例的制造堆疊封裝的方法。根據(jù)本發(fā) 明的實(shí)施例的堆疊封裝制造于芯片級實(shí)施。圖2A 21說明根據(jù)本發(fā)明的實(shí)施例的制造堆疊封裝的方法的工藝剖面圖。參照圖2A，第一掩模圖案106于第一半導(dǎo)體芯片102a的下表面形成， 該第一半導(dǎo)體芯片102a上表面形成有多個(gè)用以與外面交換電信號的第一焊 墊104a。該第一掩模圖案106由光致抗蝕劑所組成，并且形成來使得與第一 焊墊104a對應(yīng)的第一半導(dǎo)體芯片102a的部分下表面暴露。參照圖2B，使第一半導(dǎo)體芯片102a的第一焊墊104a的下表面暴露的 通路孔A,通過實(shí)施蝕刻工藝而界定于第一半導(dǎo)體芯片102a的下表面。此 時(shí)，第一掩模圖案106用來作為蝕刻掩模，第一焊墊104a則用來作為蝕刻 終止層。當(dāng)相對于第一半導(dǎo)體芯片102a的上表面(亦即從第一焊墊104a)觀看時(shí)， 界定于第一半導(dǎo)體芯片102a的下表面的通路孔A具有梯形的截面形狀。通 過改變第一掩^^圖案106的形狀，即可調(diào)整該通路孔A的邊坡。參照圖2C，通過移除在第一半導(dǎo)體芯片102a的下表面形成的第一掩模 圖案106,即可使上半導(dǎo)體芯片100a的形成完成。參照圖2D，用以覆蓋第二焊墊104b的掩模圖案(圖中未顯示)形成在第 二半導(dǎo)體芯片102b的上表面上，該第二半導(dǎo)體芯片102b具有和在圖2A的 第一掩模圖案106形成之前的第一半導(dǎo)體芯片102a相同的結(jié)構(gòu)。絕緣層108于第二半導(dǎo)體芯片102b的暴露部分形成，接著該掩模圖案 (圖中未顯示)被移除。參照圖2E，由鋁或銅制成的金屬晶種層110，在包含第二焊墊104b的 所得到的第二半導(dǎo)體芯片102b的上表面形成，用于隨后的鍍覆工藝。該金 屬晶種層IIO作為凸塊底層金屬，可用以改善在后續(xù)工藝于第二焊墊104b 上形成的電連接元件的接合力。 參照圖2F,第二掩模圖案112于金屬晶種層110上形成，若相對于第二 半導(dǎo)體芯片102b的上表面觀看，其開口具有梯形的截面形狀，并且使置于 第二焊墊104b上面的部分金屬晶種層110暴露。該第二掩模圖案112由光 致抗蝕劑組成。第二掩it圖案112的開口的梯形的截面形狀與如第2C圖所 示的第一半導(dǎo)體芯片102a的通路孔A的梯形的截面形狀一致。參照圖2G，通過對形成有第二掩^t圖案112的第二半導(dǎo)體芯片102b實(shí) 行鍍覆工藝，在金屬晶種層IIO上形成和第二焊墊104b呈電連接的凸塊114。 該凸塊114由鋁或銅構(gòu)成。凸塊114形成來具有與通路孔A的梯形的截面形狀一致的梯形的截面形 狀，該通路孔A被界定于圖2C所示的第一半導(dǎo)體芯片102a。在該凸塊114 形成來具有當(dāng)凸塊114被插入各通路孔A時(shí)該凸塊114的上端能接觸到第一 半導(dǎo)體芯片102a的第一焊墊104a的高度。參照圖2H，通過移除第二掩模圖案112和存在于第二掩模圖案112下 的金屬晶種層110的其他部分，即完成下半導(dǎo)體芯片100b的形成。該結(jié)合材料116于下半導(dǎo)體芯片100b的絕緣層108的暴露部分形成。參照圖21,通過分別將在下半導(dǎo)體芯片100b上形成的凸塊114插入界 定于上半導(dǎo)體芯片100a的各通路孔A中，該上半導(dǎo)體芯片100a、下半導(dǎo)體 芯片100b彼此相互堆疊。該第一半導(dǎo)體芯片102a和第二半導(dǎo)體芯片102b 通過將結(jié)合材料116作為媒介而物理上相互連結(jié)。第一半導(dǎo)體芯片102a的 第一焊墊104a和第二半導(dǎo)體芯片102b的金屬凸塊114通過熱壓工藝相互附 著而形成電連接。因此，盡管圖中未顯示，在芯片級形成的堆疊封裝，被切割成各個(gè)具有 以上述方式相互附著的第 一和第二半導(dǎo)體芯片的半導(dǎo)體封裝。接著，各堆疊封裝可通過將半導(dǎo)體封裝的焊墊引線鍵合或各堆疊封裝可 通過倒裝芯片結(jié)合到電子產(chǎn)品，而應(yīng)用于電子產(chǎn)品。本發(fā)明的實(shí)施例的堆疊封裝亦可以如下方式制造，使得通路孔A具有比 金屬凸塊114更大的尺寸或金屬凸塊形成來具有比通路孔A更小的尺寸，并 且各向異性導(dǎo)電膜(ACF)被間插在上半導(dǎo)體芯片100a和下半導(dǎo)體芯片100b 之間。詳言之，通過將各向異性導(dǎo)電膜間插于該上、下半導(dǎo)體芯片之間，然后 實(shí)行熱壓工藝，該上半導(dǎo)體芯片100a和下半導(dǎo)體芯片100b可以相互物理和
電連接，從而形成該堆疊封裝。雖然本發(fā)明優(yōu)選實(shí)施例主要作為說明之用，但是那些本領(lǐng)域的普通技術(shù) 人員將理解，不偏離揭示于權(quán)利要求中的范圍和精神，各種修改、增加及替換都是可能的。
權(quán)利要求
1. 一種堆疊封裝，包括上半導(dǎo)體芯片，具有多個(gè)形成于所述上半導(dǎo)體芯片的上表面的第一焊墊和多個(gè)形成在各第一焊墊之下的上半導(dǎo)體芯片中的通路孔；及下半導(dǎo)體芯片，附著到所述上半導(dǎo)體芯片的下表面，并且具有多個(gè)形成于所述下半導(dǎo)體芯片的上表面的第二焊墊和多個(gè)形成于各第二焊墊上的凸塊，所述凸塊被插入各通路孔而分別接觸各第一焊墊。
2. 如權(quán)利要求1的堆疊封裝，其中所述通路孔和所述凸塊具有相同的截面形狀。
3. 如權(quán)利要求2的堆疊封裝，其中所述通路孔和所述凸塊具有梯形的截 面形狀。
4. 如權(quán)利要求1的堆疊封裝，其中所述下半導(dǎo)體芯片包含形成于所述下 半導(dǎo)體芯片的上表面的絕緣層，以暴露所述第二焊墊。
5. 如權(quán)利要求1的堆疊封裝，還包括 結(jié)合材料，間插于所述上、下半導(dǎo)體芯片之間。
6. 如權(quán)利要求1的堆疊封裝，其中所述凸塊由金屬制成。
7. 如權(quán)利要求6的堆疊封裝，其中所述凸塊由鋁或銅形成。
8. 如權(quán)利要求6的堆疊封裝，其中所述凸塊包含于所述第二焊墊的界面 處形成的金屬晶種層。
9. 如權(quán)利要求8的堆疊封裝，其中所述金屬晶種層由鋁或銅形成。
10. —種制造堆疊封裝的方法，包括以下步驟在第一半導(dǎo)體芯片的下表面形成第一掩模圖案，所述第一半導(dǎo)體芯片的 上表面形成有多個(gè)第一焊墊，其中所述第一掩模圖案使與形成于上表面的各 第一焊墊各位置對應(yīng)的第一半導(dǎo)體芯片的部分下表面暴露；將所述第一半導(dǎo)體芯片的下表面的暴露部分蝕刻，使各第一焊墊暴露而 界定通路孔；通過從所述第一半導(dǎo)體芯片的下表面移除所述第一掩模圖案而構(gòu)成上 半導(dǎo)體芯片；在第二半導(dǎo)體芯片的上表面形成絕緣層，所述第二半導(dǎo)體芯片的上表面 與所述第一半導(dǎo)體芯片類似地形成有多個(gè)第二焊墊，其中所述絕緣層形成來 使所述第二焊墊暴露；在所述暴露的第二焊墊和所述絕緣層上形成金屬晶種層；在所述金屬晶種層上形成第二掩模圖案，其中所述第二掩模圖案具有開 口以暴露第二焊墊的上部區(qū)域；通過鍍覆金屬層而填充所述第二掩模圖案的開口而形成凸塊，使得所述 凸塊形成于通過所述第二掩模圖案的開口而暴露的部分金屬晶種層上；通過移除所述第二掩模圖案和在所述第二半導(dǎo)體芯片的第二掩模圖案 的開口外的金屬晶種層任何部分而構(gòu)成下半導(dǎo)體芯片；及將所述下半導(dǎo)體芯片附著于所述上半導(dǎo)體芯片的下表面，使得所述下半 導(dǎo)體芯片的凸塊分別插入各通路孔并接觸到各第一焊墊。
11. 如權(quán)利要求10的制造堆疊封裝的方法，其中在晶片級實(shí)施權(quán)利要求 IO所記載的所有步驟，這包括形成第一掩^f莫圖案的步驟到使上、下半導(dǎo)體芯 片相互附著的步驟。
12. 如權(quán)利要求11的制造堆疊封裝的方法，還包括以下步驟在實(shí)行將所述下半導(dǎo)體芯片附著于所述上半導(dǎo)體芯片的步驟之后，將晶 片級相互附著的上、下半導(dǎo)體芯片切割而成芯片級。
13. 如權(quán)利要求IO的制造堆疊封裝的方法，其中所述第二掩模圖案形成 為具有梯形的截面形狀的開口 。
14. 如權(quán)利要求10的制造堆疊封裝的方法，其中所述通路孔和凸塊具有 相同的梯形的截面形狀。
15. 如權(quán)利要求10的制造堆疊封裝的方法，其中界定所述通路孔的步驟 通過使用第 一焊墊作為蝕刻終止層而實(shí)行。
16. 如權(quán)利要求IO的制造堆疊封裝的方法，其中所述上、下半導(dǎo)體芯片 通過使用結(jié)合材料的介質(zhì)而相互附著。
17. 如權(quán)利要求10的制造堆疊封裝的方法，其中所述上半導(dǎo)體芯片的焊 墊和所述下半導(dǎo)體芯片的金屬凸塊通過熱壓工藝而相互附著。
18. 如權(quán)利要求10的制造堆疊封裝的方法，其中所述凸塊由鋁或銅形成。
19. 如權(quán)利要求IO的制造堆疊封裝的方法，其中所述金屬晶種層由鋁或 銅形成。
全文摘要
本發(fā)明公開了一種堆疊封裝及其制備方法，該堆疊封裝包含上半導(dǎo)體芯片，具有形成于上半導(dǎo)體芯片的上表面的多個(gè)第一焊墊和多個(gè)設(shè)于各第一焊墊下面的上半導(dǎo)體芯片的通路孔；和下半導(dǎo)體芯片，附著于該上半導(dǎo)體芯片的下表面，并且具有多個(gè)形成于下半導(dǎo)體芯片的上表面的第二焊墊和多個(gè)形成于每個(gè)第二焊墊上的凸塊，這些凸塊分別被插入各通路孔中而接觸每個(gè)第一焊墊。
文檔編號H01L25/00GK101211899SQ20071011200
公開日2008年7月2日 申請日期2007年6月19日 優(yōu)先權(quán)日2006年12月29日
發(fā)明者徐敏碩, 金圣敏 申請人:海力士半導(dǎo)體有限公司