本公開涉及存儲器，并且更具體地，涉及用于防御行錘擊的半導體存儲器裝置和包括該半導體存儲器裝置的存儲器系統(tǒng)。

背景技術(shù)：

1、半導體存儲器裝置可被分類為易失性存儲器裝置或非易失性存儲器裝置。易失性存儲器裝置指在斷電時丟失存儲在其中的數(shù)據(jù)的存儲器裝置。作為易失性存儲器裝置的示例，動態(tài)隨機存取存儲器(dram)可用在各種裝置(諸如，移動系統(tǒng)、服務(wù)器或圖形裝置)中。

2、在易失性存儲器裝置(諸如，dram裝置)中，存儲在存儲器單元中的單元電荷可由于漏電流而丟失。另外，當字線在激活狀態(tài)與預(yù)充電狀態(tài)之間頻繁地轉(zhuǎn)換時(即，當字線已被密集地或頻繁地訪問時)，連接到與被頻繁訪問的字線鄰近的字線的受影響存儲器單元可能丟失存儲的電荷。存儲在存儲器單元中的電荷可通過在數(shù)據(jù)由于單元電荷的泄漏而丟失之前進行再充電來保持。這樣的單元電荷的再充電被稱為刷新操作，并且刷新操作可在單元電荷被顯著丟失之前被重復(fù)執(zhí)行。

技術(shù)實現(xiàn)思路

1、示例實施例可提供一種能夠通過基于存儲器單元的劣化以不同參考次數(shù)存儲錘擊地址來防御行錘擊攻擊的半導體存儲器裝置。

2、此外，示例實施例可提供一種包括能夠通過基于存儲器單元的劣化以不同參考次數(shù)存儲錘擊地址來防御行錘擊攻擊的半導體存儲器裝置的存儲器系統(tǒng)。

3、根據(jù)示例實施例的一方面，一種半導體存儲器裝置包括：存儲器單元陣列，包括多個存儲器單元行，所述多個存儲器單元行中的每個包括多個存儲器單元；糾錯碼(ecc)引擎，被配置為：對從存儲器單元陣列讀取的數(shù)據(jù)執(zhí)行ecc解碼，并且基于ecc解碼生成錯誤生成信號；錯誤檢查和清洗(ecs)電路，被配置為：生成用于在ecs模式下執(zhí)行清洗操作的清洗地址，并且基于錯誤生成信號輸出所述清洗地址中的至少一個作為錯誤地址；行錘擊管理電路，被配置為：在ecs模式下，將具有第一邏輯電平的錯誤標志存儲在一個或多個鄰近存儲器單元行中的每個的用于存儲計數(shù)數(shù)據(jù)的計數(shù)單元的一部分中，所述一個或多個鄰近存儲器單元行物理上鄰近于所述多個存儲器單元行之中的與錯誤地址對應(yīng)的弱存儲器單元行；并且在正常模式下，基于錯誤標志將指示與所述多個存儲器單元行中的每個相關(guān)聯(lián)的訪問次數(shù)的計數(shù)值與不同參考次數(shù)進行比較以提供比較，并且基于所述比較輸出指定所述多個存儲器單元行之中的被密集地訪問的第一存儲器單元行的錘擊地址；以及刷新控制電路，被配置為：接收所述錘擊地址，并且對一個或多個犧牲存儲器單元行執(zhí)行錘擊刷新操作，所述一個或多個犧牲存儲器單元行物理上鄰近于與所述錘擊地址對應(yīng)的第一存儲器單元行。

4、根據(jù)示例實施例的一方面，一種存儲器系統(tǒng)包括：半導體存儲器裝置；以及存儲器控制器，被配置為控制半導體存儲器裝置，其中，半導體存儲器裝置包括：存儲器單元陣列，包括多個存儲器單元行，所述多個存儲器單元行中的每個存儲器單元行包括多個存儲器單元；糾錯碼(ecc)引擎，被配置為：對從存儲器單元陣列讀取的數(shù)據(jù)執(zhí)行ecc解碼，并且基于ecc解碼生成錯誤生成信號；錯誤檢查和清洗(ecs)電路，被配置為：生成用于在清洗模式下執(zhí)行清洗操作的清洗地址，并且基于錯誤生成信號輸出清洗地址中的至少一個作為錯誤地址；行錘擊管理電路，被配置為：在ecs模式下，將具有第一邏輯電平的錯誤標志存儲在一個或多個鄰近存儲器單元行中的每個的用于存儲計數(shù)數(shù)據(jù)的計數(shù)單元的一部分中，所述一個或多個鄰近存儲器單元行物理上鄰近于所述多個存儲器單元行之中的與錯誤地址對應(yīng)的弱存儲器單元行；并且在正常模式下，基于錯誤標志的邏輯電平將指示與所述多個存儲器單元行中的每個相關(guān)聯(lián)的訪問次數(shù)的計數(shù)值與不同參考次數(shù)進行比較以提供比較，并且基于所述比較輸出指定所述多個存儲器單元行之中的被密集地訪問的第一存儲器行的錘擊地址；以及刷新控制電路，被配置為：接收所述錘擊地址，并且對一個或多個犧牲存儲器單元行執(zhí)行錘擊刷新操作，所述一個或多個犧牲存儲器單元行物理上鄰近于與所述錘擊地址對應(yīng)的第一存儲器單元行。

5、根據(jù)示例實施例的一方面，一種半導體存儲器裝置包括：存儲器單元陣列，包括多個存儲器單元行，所述多個存儲器單元行各自包括多個存儲器單元；糾錯碼(ecc)引擎，被配置為：對從存儲器單元陣列讀取的數(shù)據(jù)執(zhí)行ecc解碼，并且基于ecc解碼生成錯誤生成信號；錯誤檢查和清洗(ecs)電路，被配置為：生成用于在清洗模式下執(zhí)行清洗操作的清洗地址，并且基于錯誤生成信號輸出所述清洗地址中的至少一個作為錯誤地址；行錘擊管理電路，被配置為：在ecs模式下，將具有第一邏輯電平的錯誤標志存儲在一個或多個鄰近存儲器單元行中的每個的用于存儲計數(shù)數(shù)據(jù)的計數(shù)單元的一部分中，所述一個或多個鄰近存儲器單元行物理上鄰近于所述多個存儲器單元行之中的與錯誤地址對應(yīng)的弱存儲器單元行，并且在正常模式下，基于錯誤標志的邏輯電平將指示與所述多個存儲器單元行中的每個相關(guān)聯(lián)的訪問次數(shù)的計數(shù)值與不同參考次數(shù)進行比較以提供比較，并且基于所述比較輸出指定所述多個存儲器單元行之中的被密集訪問的存儲器單元行的錘擊地址；以及刷新控制電路，被配置為：接收錘擊地址，并且對一個或多個犧牲存儲器單元行執(zhí)行錘擊刷新操作，所述一個或多個犧牲存儲器單元行物理上鄰近于與錘擊地址對應(yīng)的存儲器單元行，其中，行錘擊管理電路還被配置為：在ecs模式下接收錯誤地址，順序地訪問第一鄰近存儲器單元行和第二鄰近存儲器單元行，第一鄰近存儲器單元行和第二鄰近存儲器單元行物理上鄰近于與錯誤地址對應(yīng)的弱存儲器單元行，并且將具有第一邏輯電平的錯誤標志存儲在第一鄰近存儲器單元行和第二鄰近存儲器單元行中的每個的相應(yīng)計數(shù)單元中。

技術(shù)特征：

1.一種半導體存儲器裝置，包括：

2.根據(jù)權(quán)利要求1所述的半導體存儲器裝置，其中，ecc引擎還被配置為：在ecs模式下，通過以下處理執(zhí)行清洗操作：

3.根據(jù)權(quán)利要求1所述的半導體存儲器裝置，其中，ecs電路包括：

4.根據(jù)權(quán)利要求3所述的半導體存儲器裝置，其中，錯誤地址生成器還被配置為：基于比較信號指示錯誤計數(shù)值等于或大于參考錯誤數(shù)量，輸出第一清洗地址作為錯誤地址。

5.根據(jù)權(quán)利要求1所述的半導體存儲器裝置，其中，行錘擊管理電路還被配置為：

6.根據(jù)權(quán)利要求1所述的半導體存儲器裝置，其中，行錘擊管理電路包括錘擊地址隊列，并且

7.根據(jù)權(quán)利要求6所述的半導體存儲器裝置，其中，行錘擊管理電路還被配置為：基于錯誤標志具有第一邏輯電平并且計數(shù)數(shù)據(jù)等于或大于第二參考次數(shù)，將目標訪問地址作為候選錘擊地址存儲在錘擊地址隊列中。

8.根據(jù)權(quán)利要求6所述的半導體存儲器裝置，其中，行錘擊管理電路還被配置為：基于錯誤標志具有第一邏輯電平并且計數(shù)數(shù)據(jù)等于或大于第二參考次數(shù)，將目標訪問地址作為所述錘擊地址提供給刷新控制電路。

9.根據(jù)權(quán)利要求6所述的半導體存儲器裝置，其中，行錘擊管理電路還包括：

10.根據(jù)權(quán)利要求9所述的半導體存儲器裝置，其中，復(fù)用器還被配置為：

11.根據(jù)權(quán)利要求9所述的半導體存儲器裝置，其中，行錘擊管理電路還包括：

12.根據(jù)權(quán)利要求11所述的半導體存儲器裝置，其中，第一解復(fù)用器還被配置為：基于第二比較信號指示計數(shù)數(shù)據(jù)等于或大于選擇的參考次數(shù)，將目標訪問地址提供給第二解復(fù)用器。

13.根據(jù)權(quán)利要求11所述的半導體存儲器裝置，其中，第二解復(fù)用器還被配置為：

14.根據(jù)權(quán)利要求6所述的半導體存儲器裝置，其中，錘擊地址隊列包括：

15.根據(jù)權(quán)利要求1所述的半導體存儲器裝置，其中，刷新控制電路包括：

16.根據(jù)權(quán)利要求1至權(quán)利要求15中的任意一項所述的半導體存儲器裝置，還包括：

17.一種存儲器系統(tǒng)，包括：

18.根據(jù)權(quán)利要求17所述的存儲器系統(tǒng)，其中，行錘擊管理電路還被配置為：

19.根據(jù)權(quán)利要求17至18中的任意一項所述的存儲器系統(tǒng)，其中，行錘擊管理電路包括錘擊地址隊列，并且

20.一種半導體存儲器裝置，包括：

技術(shù)總結(jié)
公開了半導體存儲器裝置和包括半導體存儲器裝置的存儲器系統(tǒng)。所述半導體存儲器裝置包括存儲器單元陣列、糾錯碼(ECC)引擎、錯誤檢查和清洗(ECS)電路、行錘擊管理電路和刷新控制電路。ECC引擎基于ECC解碼的結(jié)果生成錯誤生成信號。ECS電路生成清洗地址并基于錯誤生成信號輸出清洗地址中的至少一個清洗地址作為錯誤地址。行錘擊管理電路將具有第一邏輯電平的錯誤標志存儲在計數(shù)單元中，基于錯誤標志的邏輯電平將計數(shù)值與不同參考次數(shù)進行比較，并且輸出錘擊地址。刷新控制電路接收錘擊地址并且對物理上鄰近于與錘擊地址對應(yīng)的存儲器單元行的個或多個犧牲存儲器單元行執(zhí)行錘擊刷新操作。

技術(shù)研發(fā)人員：金東河,洪昇基,樸泳宰,金度翰
受保護的技術(shù)使用者：三星電子株式會社
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9