本發(fā)明是有關(guān)于一種應(yīng)用于閃存(nand?flash)的存儲(chǔ)單元讀取技術(shù)，且特別是有關(guān)于一種存儲(chǔ)器裝置及使用其的讀取方法。

背景技術(shù)：

1、包含有立體閃存(three-dimensional(3d)nand?flash?memory)的高容量及高性能的集成電路存儲(chǔ)器正持續(xù)發(fā)展中，希望利用立體堆疊技術(shù)與三階存儲(chǔ)單元(triple-level?cells，mlc)縮小存儲(chǔ)單元的尺寸且提高數(shù)據(jù)儲(chǔ)存密度。

2、目前立體閃存在數(shù)據(jù)保留(data?retention)上的能力仍有進(jìn)步空間。在存取立體閃存中的數(shù)據(jù)時(shí)，因三階存儲(chǔ)單元可存放的位元數(shù)愈多，就愈可能發(fā)生錯(cuò)誤，也可能因編程-擦除循環(huán)(program/erase?cycle)次數(shù)的增加而影響到數(shù)據(jù)儲(chǔ)存可靠度。即使采用糾錯(cuò)碼(error?correcting?codes，ecc)來維持所儲(chǔ)存數(shù)據(jù)的可靠性，也會(huì)因使用復(fù)雜的糾錯(cuò)碼而帶來顯著地布局面積增加及提高成本。因此，如何降低立體閃存的原始位元誤碼率(rawbit?error?rate，rber)而提高其可靠性，便是立體閃存的主要研究方向之一。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明提供一種存儲(chǔ)器裝置及讀取方法，利用改變位線電壓增加讀取操作的成功率，并提高存儲(chǔ)器裝置的數(shù)據(jù)可靠性。

2、本發(fā)明所述用于存儲(chǔ)器裝置的讀取方法適用于存儲(chǔ)器裝置。所述存儲(chǔ)器裝置包括第一存儲(chǔ)單元串、第二存儲(chǔ)單元串及第三存儲(chǔ)單元串，其中所述第二存儲(chǔ)單元串是在所述第一存儲(chǔ)單元串及所述第三存儲(chǔ)單元串之間，所述第一存儲(chǔ)單元串、所述第二存儲(chǔ)單元串及所述第三存儲(chǔ)單元串中的每個(gè)包括以串聯(lián)連接的第一存儲(chǔ)單元、第二存儲(chǔ)單元及第三存儲(chǔ)單元，其中所述第二存儲(chǔ)單元排列于所述第一存儲(chǔ)單元及所述第三存儲(chǔ)單元之間。所述讀取方法包括：向所述存儲(chǔ)器裝置實(shí)施第一讀取操作，其包括：向第一位線、第二位線及第三位線施加第一位線電壓，其中所述第一位線、所述第二位線及所述第三位線分別連接至所述第一存儲(chǔ)單元串、所述第二存儲(chǔ)單元串及所述第三存儲(chǔ)單元串；以及響應(yīng)于所述第一讀取操作失敗，實(shí)施所述存儲(chǔ)器裝置的第二讀取操作，其包括：分別向所述第一位線、所述第二位線及所述第三位線施加一組第二位線電壓，其中所述組第二位線電壓包括分別施加到所述第一位線、所述第二位線及所述第三位線的第三位線電壓、第四位線電壓及第五位線電壓，且所述第三位線電壓及所述第五位線電壓不同于所述第一位線電壓。

3、本發(fā)明的存儲(chǔ)器裝置包括存儲(chǔ)器陣列以及存儲(chǔ)器控制器。存儲(chǔ)器陣列包括第一存儲(chǔ)單元串、第二存儲(chǔ)單元串及第三存儲(chǔ)單元串，所述第二存儲(chǔ)單元串是在所述第一存儲(chǔ)單元串及所述第三存儲(chǔ)單元串之間。所述第一存儲(chǔ)單元串、所述第二存儲(chǔ)單元串及所述第三存儲(chǔ)單元串中的每個(gè)包括以串聯(lián)連接的第一存儲(chǔ)單元、第二存儲(chǔ)單元及第三存儲(chǔ)單元，所述第二存儲(chǔ)單元排列于所述第一存儲(chǔ)單元及所述第三存儲(chǔ)單元之間。存儲(chǔ)器控制器用以控制所述存儲(chǔ)器陣列。所述存儲(chǔ)器控制器用以執(zhí)行：所述存儲(chǔ)器裝置的第一讀取操作，且所述第一讀取操作包括：向第一位線、第二位線及第三位線施加第一位線電壓，其中所述第一位線、所述第二位線及所述第三位線分別連接至所述第一存儲(chǔ)單元串、所述第二存儲(chǔ)單元串及所述第三存儲(chǔ)單元串；以及響應(yīng)于所述第一讀取操作失敗，實(shí)施所述存儲(chǔ)器裝置的第二讀取操作，其包括：分別向所述第一位線、所述第二位線及所述第三位線施加一組第二位線電壓，其中所述組第二位線電壓包括分別施加到所述第一位線、所述第二位線及所述第三位線的第三位線電壓、第四位線電壓及第五位線電壓，且所述第三位線電壓及所述第五位線電壓不同于所述第一位線電壓。

4、基于上述，本發(fā)明實(shí)施例所述存儲(chǔ)器裝置及讀取方法是以第一讀取操作判斷目標(biāo)存儲(chǔ)單元的數(shù)據(jù)保留功能是否正常，且在第一讀取操作失敗時(shí)，通過實(shí)施第二讀取操作來改變多個(gè)目標(biāo)存儲(chǔ)單元的位線電壓，以調(diào)整目標(biāo)存儲(chǔ)單元中的閾值電壓分布曲線，增加第一讀取操作的成功率，以此提高非易失性存儲(chǔ)器裝置(如，閃存)的數(shù)據(jù)可靠性。

技術(shù)特征：

1.一種用于存儲(chǔ)器裝置的讀取方法，其特征在于，所述存儲(chǔ)器裝置包括第一存儲(chǔ)單元串、第二存儲(chǔ)單元串及第三存儲(chǔ)單元串，其中所述第二存儲(chǔ)單元串是在所述第一存儲(chǔ)單元串及所述第三存儲(chǔ)單元串之間，所述第一存儲(chǔ)單元串、所述第二存儲(chǔ)單元串及所述第三存儲(chǔ)單元串中的每個(gè)包括以串聯(lián)連接的第一存儲(chǔ)單元、第二存儲(chǔ)單元及第三存儲(chǔ)單元，其中所述第二存儲(chǔ)單元排列于所述第一存儲(chǔ)單元及所述第三存儲(chǔ)單元之間，

2.根據(jù)權(quán)利要求1所述的讀取方法，還包括：

3.根據(jù)權(quán)利要求1所述的讀取方法，其中所述第三位線電壓、所述第四位線電壓與所述第五位線電壓為相同，其中所述第三位線電壓、所述第四位線電壓與所述第五位線電壓皆低于或高于所述第一位線電壓。

4.根據(jù)權(quán)利要求2所述的讀取方法，其中所述第一存儲(chǔ)單元串中的所述第二存儲(chǔ)單元及所述第三存儲(chǔ)單元串中的所述第二存儲(chǔ)單元皆位于第一潛在狀態(tài)群(potentialstate)，

5.根據(jù)權(quán)利要求4所述的讀取方法，其中所述第一潛在狀態(tài)群的所述閾值電壓高于所述第二潛在狀態(tài)群的所述閾值電壓，分別施加到所述第一位線及所述第三位線的所述組第二位線電壓中的所述第三位線電壓及所述第五位線電壓皆低于所述第一位線電壓，且施加到所述第二位線的所述組第二位線電壓中的所述第四位線電壓等于所述第一位線電壓。

6.根據(jù)權(quán)利要求4所述的讀取方法，其中位于所述第一潛在狀態(tài)群的所述第一存儲(chǔ)單元串中的所述第二存儲(chǔ)單元比位于所述第一潛在狀態(tài)群的所述第三存儲(chǔ)單元串中的所述第二存儲(chǔ)單元具備較低閾值電壓，且施加到所述第一位線的所述第三位線電壓高于施加到所述第三位線的所述第五位線電壓。

7.根據(jù)權(quán)利要求4所述的讀取方法，其中所述第一潛在狀態(tài)群的所述閾值電壓低于所述第二潛在狀態(tài)群的所述閾值電壓，分別施加到所述第一位線及所述第三位線的所述組第二位線電壓中的所述第三位線電壓及所述第五位線電壓皆高于所述第一位線電壓，且施加到所述第二位線的所述組第二位線電壓中的所述第四位線電壓等于所述第一位線電壓。

8.根據(jù)權(quán)利要求7所述的讀取方法，其中位于所述第一潛在狀態(tài)群的所述第一存儲(chǔ)單元串中的所述第二存儲(chǔ)單元比位于所述第一潛在狀態(tài)群的所述第三存儲(chǔ)單元串中的所述第二存儲(chǔ)單元具備較高閾值電壓，且施加到所述第一位線的所述第三位線電壓低于施加到所述第三位線的所述第五位線電壓。

9.根據(jù)權(quán)利要求2所述的讀取方法，其中所述第一存儲(chǔ)單元串至所述第三存儲(chǔ)單元串中的所述第二存儲(chǔ)單元皆位于第一潛在狀態(tài)群，

10.根據(jù)權(quán)利要求9所述的讀取方法，其中所述第一潛在狀態(tài)群的所述閾值電壓高于所述第二潛在狀態(tài)群的所述閾值電壓，且所述第二潛在狀態(tài)群的所述閾值電壓高于所述第三潛在狀態(tài)群的所述閾值電壓，分別施加到所述第一位線及所述第三位線的所述組第二位線電壓中的所述第三位線電壓及所述第五位線電壓皆低于所述第一位線電壓，且施加到所述第二位線的所述組第二位線電壓中的所述第四位線電壓等于所述第一位線電壓。

11.根據(jù)權(quán)利要求9所述的讀取方法，其中位于所述第三潛在狀態(tài)群的所述第一存儲(chǔ)單元串中的所述第一存儲(chǔ)單元比位于所述第二潛在狀態(tài)群的所述第一存儲(chǔ)單元串中的所述第三存儲(chǔ)單元具備較低閾值電壓，所述第三存儲(chǔ)單元串中的所述第一存儲(chǔ)單元及所述第三存儲(chǔ)單元位于所述第三潛在狀態(tài)群，且施加到所述第一位線的所述第三位線電壓高于施加到所述第三位線的所述第五位線電壓。

12.根據(jù)權(quán)利要求9所述的讀取方法，其中所述第一潛在狀態(tài)群的所述閾值電壓低于所述第二潛在狀態(tài)群的所述閾值電壓，且所述第二潛在狀態(tài)群的所述閾值電壓低于所述第三潛在狀態(tài)群的所述閾值電壓，分別施加到所述第一位線及所述第三位線的所述組第二位線電壓中的所述第三位線電壓及所述第五位線電壓皆高于所述第一位線電壓，且施加到所述第二位線的所述組第二位線電壓中的所述第四位線電壓等于所述第一位線電壓。

13.根據(jù)權(quán)利要求9所述的讀取方法，其中位于所述第三潛在狀態(tài)群的所述第一存儲(chǔ)單元串中的所述第一存儲(chǔ)單元比位于所述第二潛在狀態(tài)群的所述第一存儲(chǔ)單元串中的所述第三存儲(chǔ)單元具備較高閾值電壓，所述第三存儲(chǔ)單元串中的所述第一存儲(chǔ)單元及所述第三存儲(chǔ)單元位于所述第三潛在狀態(tài)群，且施加到所述第一位線的所述第三位線電壓低于施加到所述第三位線的所述第五位線電壓。

14.一種存儲(chǔ)器裝置，其特征在于，包括：

15.根據(jù)權(quán)利要求14所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)器控制器還用以執(zhí)行：

16.根據(jù)權(quán)利要求15所述的存儲(chǔ)器裝置，其中對(duì)所述第一位線、所述第二位線及所述第三位線提供的所述第三位線電壓、所述第四位線電壓與所述第五位線電壓為相同，其中所述第三位線電壓、所述第四位線電壓與所述第五位線電壓皆低于或高于所述第一位線電壓。

17.根據(jù)權(quán)利要求14所述的存儲(chǔ)器裝置，其中所述第一存儲(chǔ)單元串中的所述第二存儲(chǔ)單元及位于所述第三存儲(chǔ)單元串中的所述第二存儲(chǔ)單元皆位于第一潛在狀態(tài)群，

18.根據(jù)權(quán)利要求17所述的存儲(chǔ)器裝置，其中所述第一潛在狀態(tài)群的所述閾值電壓高于所述第二潛在狀態(tài)群的所述閾值電壓，分別施加到所述第一位線及所述第三位線的所述組第二位線電壓中的所述第三位線電壓及所述第五位線電壓皆低于所述第一位線電壓，且施加到所述第二位線的所述組第二位線電壓中的所述第四位線電壓等于所述第一位線電壓。

19.根據(jù)權(quán)利要求14所述的存儲(chǔ)器裝置，其中

20.根據(jù)權(quán)利要求19所述的存儲(chǔ)器裝置，其中所述第一潛在狀態(tài)群的所述閾值電壓高于所述第二潛在狀態(tài)群的所述閾值電壓，且所述第二潛在狀態(tài)群的所述閾值電壓高于所述第三潛在狀態(tài)群的所述閾值電壓，分別施加到所述第一位線及所述第三位線的所述組第二位線電壓中的所述第三位線電壓及所述第五位線電壓皆低于所述第一位線電壓，且施加到所述第二位線的所述組第二位線電壓中的所述第四位線電壓等于所述第一位線電壓。

技術(shù)總結(jié)
本發(fā)明是一種存儲(chǔ)器裝置及用于其的讀取方法。存儲(chǔ)器裝置可為具備高容量及高性能的立體與或門NAND閃存。存儲(chǔ)器裝置包括第一至第三存儲(chǔ)單元串。每個(gè)存儲(chǔ)單元串包括第一至第三存儲(chǔ)單元。讀取方法包括：向所述第二存儲(chǔ)單元串中的所述第二存儲(chǔ)單元實(shí)施所述存儲(chǔ)器裝置的第一讀取操作，所述第一讀取操作包括向第一位線、第二位線及第三位線施加第一位線電壓；響應(yīng)于所述第一讀取操作失敗，實(shí)施所述存儲(chǔ)器裝置的第二讀取操作，所述第二讀取操作包括：向所述第一位線、所述第二位線及所述第三位線施加一組第二位線電壓。

技術(shù)研發(fā)人員：周佑亮,蔡文哲
受保護(hù)的技術(shù)使用者：旺宏電子股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6