專(zhuān)利名稱(chēng)：基于減小的面積、減小的編程電壓的互補(bǔ)金屬氧化物半導(dǎo)體電子熔絲的可掃描式非易失 ...的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般而言涉及電子裝置及集成電路芯片且，更具體而言，涉及用于積體電路電子裝置的非易失性、可以電子方式編程的存儲(chǔ)器。
背景技術(shù)：
存在一電子熔絲(于所屬領(lǐng)域中有時(shí)被稱(chēng)作“eFUSE”)的數(shù)個(gè)用途和應(yīng)用，所述用途和應(yīng)用包括例如，用于微處理器芯片中的大型高速緩沖存儲(chǔ)器的陣列冗余、電子芯片識(shí)別、部件編號(hào)識(shí)別、及熱敏二極管校準(zhǔn)。于一冗余應(yīng)用中，例如，自制作中返回的芯片通常需經(jīng)測(cè)試且往往會(huì)發(fā)現(xiàn)一定百分比的芯片(例如)因所述制作制程中可能出現(xiàn)的隨機(jī)偶然事故而不良。所述良好、可用芯片的百分比通常被稱(chēng)作“良率”。冗余可允許在所述測(cè)試階段編程一芯片，以便不使用所述芯片的缺陷部分而使用非缺陷的冗余部分，由此增加良率且減少因不可用而必須拋棄的芯片的百分比。電子熔絲的多數(shù)應(yīng)用是以某一方式將所述電子熔絲與一存儲(chǔ)器的使用相結(jié)合，例如，作為一存儲(chǔ)器位單元的部分。例如，于電子芯片識(shí)別或部件編號(hào)識(shí)別中，一電子熔絲可用于“編程”一可由數(shù)個(gè)存儲(chǔ)器位單元組成的非易失性存儲(chǔ)器或?qū)⑿畔?xiě)至所述非易失性存儲(chǔ)器內(nèi)，且隨后可自所述存儲(chǔ)器讀取所述信息作為一唯一芯片識(shí)別符或部件編號(hào)識(shí)別符。同樣，例如，于熱敏二極管校準(zhǔn)中，一用電子熔絲編程的非易失性存儲(chǔ)器可用于保存一測(cè)試溫度及在所述測(cè)試溫度下讀取的熱敏二極管電壓。
圖1顯示一用于寫(xiě)入、存儲(chǔ)、及讀取一信息位的現(xiàn)有技術(shù)存儲(chǔ)器位單元。存儲(chǔ)器位單元100可包括一可掃描式觸發(fā)器或鎖存器102的電路、熔絲感應(yīng)電路104、熔絲編程電路106、及箝位電路108。存儲(chǔ)器位單元100還可包括一時(shí)鐘緩沖器110，時(shí)鐘緩沖器110可自一單個(gè)相位時(shí)鐘提供一時(shí)鐘信號(hào)112及時(shí)鐘信號(hào)112的一互補(bǔ)114。圖2顯示另一存儲(chǔ)器位單元101，存儲(chǔ)器位單元101可使用與圖1中所示存儲(chǔ)器位單元100使用的單個(gè)相位時(shí)鐘信令相反的兩相位時(shí)鐘信令。存儲(chǔ)器位單元101類(lèi)似于存儲(chǔ)器位單元100且可包括可掃描式觸發(fā)器或鎖存器103、熔絲感應(yīng)電路104、熔絲編程電路106及箝位電路108。除了鎖存器103可由提供時(shí)鐘信號(hào)116(圖2中標(biāo)為φ1)及其互補(bǔ)117(φ1b)與時(shí)鐘信號(hào)118(φ2)及其互補(bǔ)119(φ2b)的兩相位時(shí)鐘來(lái)驅(qū)動(dòng)外，鎖存器103的電路可類(lèi)似于鎖存器102的電路。
現(xiàn)在參照?qǐng)D1及圖2兩者，例如，當(dāng)通過(guò)在其柵極123(“SENSE_FUSE”)處提供一適宜電壓關(guān)斷晶體管121(“M7”)(也稱(chēng)作SENSE_FUSE被設(shè)定為“關(guān)斷”)時(shí)，鎖存器102、103可獨(dú)立于所述電路的其余部分(例如，熔絲感應(yīng)電路104、熔絲編程電路106及箝位電路108)而操作，從而當(dāng)晶體管121關(guān)斷時(shí)，鎖存器102、103被有效地隔離。例如，當(dāng)晶體管121關(guān)斷時(shí)，鎖存器102、103兩者中的任何一者均可操作為一可掃描式觸發(fā)器。例如，可將一既定數(shù)量(假定64個(gè))的鎖存器102鏈接在一起，可將一既定鎖存器102的輸出120(“SOUT”)連接至線內(nèi)的下一鎖存器102的輸入122(“SIN”)。然后，鎖存器102的鏈(于此情況下為64個(gè)鎖存器102)將存儲(chǔ)饋送至第一鎖存器102的輸入122內(nèi)的一位序列(稱(chēng)作“掃描輸入”所述序列)；可將鎖存器102的鏈稱(chēng)作一“掃描鏈”。于此實(shí)例中，由于僅存在64個(gè)鏈接在一起的鎖存器102，故僅存儲(chǔ)所輸入任一序列的最近輸入的64個(gè)位。
存儲(chǔ)器位單元100、101的熔絲編程電路106可包括一熔絲124。例如，可使用如所屬領(lǐng)域中已知的在頂部上具有一金屬化硅化物層的多晶硅制作熔絲124?？删幊檀鎯?chǔ)器位單元100、101，例如，可通過(guò)熔斷或不熔斷熔絲124持久地或非易失性地存儲(chǔ)一已掃描輸入的序列。例如，可通過(guò)提供跨越所述熔絲的充足電壓及穿過(guò)所述熔絲的充足電流以破壞所述熔絲或改變其電特性(例如，所述熔絲的電阻)來(lái)熔斷熔絲124。例如，一未熔斷熔絲可在熔絲124的端子126與128之間具有一約100ohms的標(biāo)稱(chēng)電阻，且一熔斷熔絲可在端子126與128之間具有一約5,000ohms的標(biāo)稱(chēng)電阻。然后，例如，一具有一熔斷熔絲的存儲(chǔ)器位單元100或101可用于非易失性地存儲(chǔ)一“0”位，而一具有一未熔斷熔絲的存儲(chǔ)器位單元100或101可用于非易失性地存儲(chǔ)一“1”位(或依據(jù)所使用的邏輯表達(dá)，反之亦然)。
可通過(guò)于編程晶體管132(“M9”)的柵極130處提供一適宜的“導(dǎo)通”或“關(guān)斷”信號(hào)編程熔絲124。例如，可提供柵極130處的信號(hào)作為“與非”門(mén)138及反相器140所提供的“與”邏輯對(duì)兩個(gè)輸入134及136實(shí)施的一“與”運(yùn)算。例如，可將輸入134同時(shí)提供至所有熔絲(例如，一上述鎖存器102鏈的所有熔絲)，以便因所述“與”邏輯的緣故，僅在不僅輸入134為高且彼特定熔絲的不同輸入136也為高時(shí)方可熔斷任一特定熔絲。因此，僅在輸入134為高時(shí)發(fā)生編程且可在輸入134為低時(shí)防止因高輸入136引起的熔絲的偶然熔斷。假設(shè)熔斷熔絲124為合意，可將輸入134及136兩者均設(shè)定為高，以在編程晶體管132的柵極130處產(chǎn)生一高或“導(dǎo)通”信號(hào)，從而允許晶體管132導(dǎo)通以便可將電壓142(“VDD_4_BLOW”)施加至熔絲124的端子126且導(dǎo)致電流經(jīng)由熔絲124及晶體管132流至(例如)可能為一接地的節(jié)點(diǎn)144。在熔絲編程操作期間，應(yīng)關(guān)斷感應(yīng)晶體管121及箝位晶體管148。
為熔斷所述熔絲，通常需要10安培(mA)的電流流過(guò)熔絲124及晶體管132。傳統(tǒng)存儲(chǔ)器位單元-例如，位單元100、101-通常通過(guò)一1.2伏特(V)的電壓驅(qū)動(dòng)晶體管132的柵極130。因此，為使10mA的電流流過(guò)編程晶體管132，必需將晶體管132的漏極電壓抬升得極高，此通常通過(guò)使VDD_4_BLOW電壓142名義上約為3.5V且至少超過(guò)3.0V來(lái)實(shí)現(xiàn)。因此，在所述熔絲的編程操作期間，編程晶體管132操作于其低效率飽和區(qū)域內(nèi)。
用于熔斷所述熔絲所需的相對(duì)高電壓(VDD_4_BLOW電壓142)會(huì)產(chǎn)生數(shù)個(gè)缺點(diǎn)。例如，必需將任何電鄰接至熔絲124的晶體管-例如，編程晶體管132-制作成一厚的氧化物晶體管以便可避免因與熔絲124相關(guān)聯(lián)的高電壓及高電流導(dǎo)致的損壞。(于圖式中，厚氧化物晶體管由用以表示通道的一粗黑帶來(lái)指示，且于圖式中，薄氧化物晶體管由一用以表示通道的正常厚度的線來(lái)指示。)因此，感應(yīng)晶體管121通常需要一具有厚氧化物的保護(hù)晶體管146(“M8”)，所述保護(hù)晶體管可始終偏壓成“導(dǎo)通”且其唯一功能是將感應(yīng)晶體管121與熔絲124電隔離并保護(hù)其免受熔絲124的損害。類(lèi)似地，箝位晶體管148(“M10”)通常也需要由厚氧化物制成。
另外，編程晶體管132上相對(duì)高熔絲熔斷編程電壓142及隨之而來(lái)的高漏極電壓(如上所述)需要編程晶體管132在芯片上具有一較大面積。例如，編程晶體管132通常具有一約40微米的寬度且位單元的整體面積通常約為184.85平方微米。
由此看來(lái)，需要一種能以一比現(xiàn)有技術(shù)低的電壓操作的存儲(chǔ)器位單元。還需要一種能夠減小用以構(gòu)建非易失性存儲(chǔ)器的積體電路元件大小的非易失性存儲(chǔ)器。

發(fā)明內(nèi)容
于一實(shí)施例中，一熔絲編程電路包括一編程晶體管，其具有一有效飽和操作區(qū)域；一熔絲，其于所述熔絲的一第一端子處連接至所述編程晶體管；及一編程電壓，其連接至所述熔絲且經(jīng)連接以在所述有效飽和區(qū)域內(nèi)驅(qū)動(dòng)編程晶體管。
于另一實(shí)施例中，一存儲(chǔ)器位單元包括一編程晶體管，其具有一有效飽和操作區(qū)域；一熔絲，其于所述熔絲的一第一端子處連接所述編程晶體管；及一通至一編程電壓的所述熔絲的連接。所述編程電壓于所述熔絲的一第二端子處連接至所述熔絲，且所述編程電壓用于在所述有效飽和區(qū)域內(nèi)驅(qū)動(dòng)編程晶體管。
于再一實(shí)施例中，一存儲(chǔ)器位單元包括一具有一感應(yīng)節(jié)點(diǎn)的鎖存電路；一具有一熔絲的熔絲編程電路，所述熔絲具有一連接至一編程電壓的第一端子；及一具有不多于一個(gè)晶體管的熔絲感應(yīng)電路。所述熔絲感應(yīng)電路具有一連接至所述熔絲節(jié)點(diǎn)且于所述熔絲的一第二端子處連接至所述熔絲的單個(gè)感應(yīng)晶體管。所述位單元還包括一具有一箝位晶體管的箝位電路，所述箝位晶體管于所述熔絲的第一端子處連接至所述熔絲且連接至所述編程電壓。
于尚一實(shí)施例中，一集成電路芯片包括復(fù)數(shù)個(gè)存儲(chǔ)器位單元。所述復(fù)數(shù)個(gè)存儲(chǔ)器位單元中的至少一者包括一具有一感應(yīng)節(jié)點(diǎn)的鎖存器；一具有一有效飽和操作區(qū)域的編程晶體管；一于所述熔絲的一第一端子處連接至所述編程晶體管的熔絲；一電流源，其提供一于所述熔絲的一第二端子處連接至所述熔絲的編程電壓；及一連接至所述編程晶體管柵極的邏輯門(mén)電路。所述邏輯門(mén)電路以所述編程電壓操作，以便當(dāng)編程所述熔絲時(shí)，所述邏輯門(mén)電路能在所述有效飽和區(qū)域內(nèi)驅(qū)動(dòng)編程晶體管。所述位單元也包括一具有不多于一個(gè)晶體管的熔絲感應(yīng)電路。所述熔絲感應(yīng)電路具有一連接至所述感應(yīng)節(jié)點(diǎn)且于所述熔絲的一第二端子處連接至所述熔絲的單個(gè)感應(yīng)晶體管。所述位單元還包括一具有一箝位晶體管的箝位電路，所述箝位晶體管于所述熔絲的第一端子處連接至所述熔絲且連接至所述編程電壓。
于一進(jìn)一步實(shí)施例中，一非易失性存儲(chǔ)器包括用于于一有效飽和區(qū)域內(nèi)操作一編程晶體管的裝置，以使所述編程晶體管汲取一電流穿過(guò)一熔絲，從而熔斷所述熔絲。
于一再進(jìn)一步實(shí)施例中，一種用于編程一電子熔絲的方法包括如下步驟提供一具有一有效飽和區(qū)域的編程晶體管；將一熔絲在所述熔絲的一第一端子處連接至所述編程晶體管；于所述熔絲的一第二端子處提供一編程電壓；及于所述有效飽和區(qū)域內(nèi)操作編程晶體管。
于一再進(jìn)一步實(shí)施例中，一種用于編程及感測(cè)一非易失性存儲(chǔ)器的方法包括一用于將一邏輯信號(hào)提供至一編程晶體管的步驟；及一用于在所述邏輯信號(hào)為高時(shí)于其有效飽和區(qū)域內(nèi)操作所述編程晶體管由此編程一連接至所述編程晶體管的熔絲的步驟。
于一進(jìn)一步實(shí)施例中，一種用于提供關(guān)于一集成電路芯片的芯片識(shí)別的方法包括步驟將一位序列掃描輸入至一存儲(chǔ)器位單元的掃描鏈內(nèi)。所述掃描鏈的至少一個(gè)特定第一存儲(chǔ)器位單元具有一第一邏輯門(mén)電路、一第一編程晶體管及一第一熔絲。所述方法進(jìn)一步包括步驟將所述位序列的一第一位饋送至所述第一邏輯門(mén)電路的一第一輸入；操作所述第一邏輯門(mén)電路以將一第一邏輯信號(hào)提供至所述第一編程晶體管；及當(dāng)所述第一邏輯信號(hào)為高時(shí)于其有效飽和區(qū)域內(nèi)操作所述第一晶體管，由此編程連接至所述第一編程晶體管的第一熔絲。
通過(guò)參照以下圖式、說(shuō)明及權(quán)利要求書(shū)，本發(fā)明的此等及其他特征、方面及優(yōu)點(diǎn)將變得更好理解。


圖1是一圖解說(shuō)明一現(xiàn)有技術(shù)的位單元的示意性電路圖；圖2是一圖解說(shuō)明一現(xiàn)有技術(shù)的位單元的示意性電路圖；圖3是一圖解說(shuō)明根據(jù)本發(fā)明一實(shí)施例的一實(shí)例性存儲(chǔ)器位單元的示意性電路圖；圖4是一圖解說(shuō)明根據(jù)本發(fā)明另一實(shí)施例的一實(shí)例性存儲(chǔ)器位單元的示意性電路圖；圖5是一圖解說(shuō)明根據(jù)本發(fā)明一實(shí)施例的一用于編程及感測(cè)一電子熔絲的方法的流程圖。
具體實(shí)施例方式
下文所詳細(xì)闡述的說(shuō)明是目前所能設(shè)想的實(shí)施本發(fā)明的最佳方法。所述說(shuō)明不應(yīng)被理解為局限性含義，而應(yīng)理解為僅出于圖解說(shuō)明本發(fā)明一般原理之目的，因?yàn)楸景l(fā)明的范圍是由隨附權(quán)利要求書(shū)予以最佳界定。
大致上，本發(fā)明的實(shí)施例為集成電路芯片提供非易失性存儲(chǔ)器及編程，所述集成電路芯片可用于各種裝置及系統(tǒng)中，其中包括計(jì)算機(jī)、處理器、控制器及通信系統(tǒng)，特定而言，包括(例如)移動(dòng)電話的移動(dòng)通信系統(tǒng)。例如，實(shí)施例可用于數(shù)個(gè)功能例如陣列冗余(例如，用于微處理器芯片中的大型高速緩沖存儲(chǔ)器)、電子芯片識(shí)別、部件編號(hào)識(shí)別、及熱敏二極管校準(zhǔn)。例如，芯片識(shí)別可具有各種用途，其中包括銷(xiāo)售商出于庫(kù)存及質(zhì)量控制目的的跟蹤，允許(例如)對(duì)一芯片制造于何地及何時(shí)且于所述芯片上啟用何種特征實(shí)施跟蹤。芯片識(shí)別也可用來(lái)提供數(shù)個(gè)安全特征，例如，在銷(xiāo)售時(shí)由消費(fèi)者或由零售商輸入的一唯一消費(fèi)者身份(ID)，以出于(例如)金融交易目的以唯一地識(shí)別包含所述芯片的一電話，或提供一口令或存取碼以防止(例如)未授權(quán)使用一包含所述芯片的裝置。當(dāng)然，可能存在更多唯一芯片ID的此類(lèi)用途且甚至可在同一芯片上設(shè)置服務(wù)于不同目的的數(shù)個(gè)芯片ID。還例如，一芯片可經(jīng)設(shè)計(jì)具有“除錯(cuò)”特征，所述“除錯(cuò)”特征對(duì)于產(chǎn)品開(kāi)發(fā)有用但在所述芯片投入制作后仍具功能性卻并非合意。例如，可使用一實(shí)施例禁用制作芯片的此等特征。另外，一實(shí)施例可用于提供安全特征，例如，對(duì)每一芯片是唯一且(例如)可由一產(chǎn)品的制造商或其消費(fèi)者編程的口令或存取碼。此數(shù)個(gè)不同的功能可構(gòu)建于同一集成電路芯片上且可(例如)包含于諸如一移動(dòng)電話的移動(dòng)通信裝置中。
于一實(shí)施例中，可既通過(guò)減小晶體管的面積且通過(guò)將兩個(gè)晶體管的功能合而為一來(lái)顯著地減小非易失性存儲(chǔ)器電路元件的面積(例如，使用一個(gè)晶體管來(lái)執(zhí)行現(xiàn)有技術(shù)中需要兩個(gè)晶體管執(zhí)行的一等效功能的實(shí)施例)。例如，一實(shí)施例是通過(guò)將所述感應(yīng)晶體管及保護(hù)晶體管組合成一個(gè)感應(yīng)晶體管以使所述熔絲感應(yīng)電路中使用不多于一個(gè)的晶體管來(lái)減小面積。
一存儲(chǔ)器位單元的面積通常是由所述編程晶體管的寬度支配，因?yàn)樗鼍幊叹w管是所述位單元中的最大裝置。因此，所述存儲(chǔ)器位單元的面積可因所述編程晶體管大小的減小而顯著減小。不同于于低效率飽和區(qū)域內(nèi)操作編程晶體管的現(xiàn)有技術(shù)，本發(fā)明的一實(shí)施例可于有效飽和區(qū)域內(nèi)操作編程晶體管，因此允許減小所述編程晶體管的大小。例如，當(dāng)VDS＞＞VGS-VT(也即，漏極-源極電壓遠(yuǎn)大于所述柵極-源極電壓超出所述臨限電壓的量)時(shí)，可能發(fā)生“低效率飽和”，因?yàn)樗鰱艠O處于欠驅(qū)動(dòng)狀態(tài)。相反，當(dāng)VDS＞VGS-VT(也即，漏極-源極電壓剛好大于所述柵極-源極電壓超出所述臨限電壓的量)時(shí)，可能發(fā)生“有效飽和”，因?yàn)樗鰱艠O處于良好驅(qū)動(dòng)狀態(tài)?！暗托曙柡汀睘榈托У木売稍谟谠O(shè)計(jì)者可能不得不憑借增加所述晶體管的大小、所述漏極-源極電壓VDS或其兩者以獲得用于編程(例如，熔斷)熔絲的充足電流。因此，本發(fā)明的一實(shí)施例可將編程晶體管的寬度自約40微米減小至約24微米。另一實(shí)施例可將位單元的整體面積自約184.85平方微米減小至約98.53平方微米-從而提供約為47％的面積減小。本發(fā)明的再一實(shí)施例可將編程電壓自一3.5V的現(xiàn)有技術(shù)的典型值(其大于所述芯片上本質(zhì)可用的任何電壓)減小至一約2.6V的標(biāo)稱(chēng)值(其為所述芯片上可用的I/O(輸入/輸出)電壓)。
現(xiàn)在參照?qǐng)D3，圖中顯示根據(jù)本發(fā)明一實(shí)施例的存儲(chǔ)器位單元300。圖3顯示一用于寫(xiě)入、存儲(chǔ)、及讀取一位信息的存儲(chǔ)器位單元300。圖3主要在以下方面不同于圖1及2熔絲感應(yīng)電路晶體管的數(shù)量減少(剛剛所述)；于其有效飽和區(qū)域內(nèi)操作所述編程晶體管所使用的不同電路及電壓(也剛剛所述)。存儲(chǔ)器位單元300可包括用于一可掃描式觸發(fā)器或鎖存器302、熔絲感應(yīng)電路304、熔絲編程電路306、及箝位電路308的電路。對(duì)各種特征及元件(例如，鎖存器302、熔絲感應(yīng)電路304、熔絲編程電路306、及箝位電路308)的闡述及操作可分別類(lèi)似于圖1及2中所示對(duì)應(yīng)編號(hào)的特征及元件(例如，鎖存器102、熔絲感應(yīng)電路104、熔絲編程電路106、及箝位電路108)。同樣地，時(shí)鐘緩沖器310、時(shí)鐘信號(hào)312及其互補(bǔ)314可分別對(duì)應(yīng)于時(shí)鐘緩沖器110、時(shí)鐘信號(hào)112及其互補(bǔ)114。
圖4根據(jù)另一實(shí)施例顯示另一存儲(chǔ)器位單元301，其可使用與圖3中所示存儲(chǔ)器位單元300使用的單相位時(shí)鐘信令相反的兩相位時(shí)鐘信令。因此，圖4以圖2不同于圖1的相同方式不同于圖3，且圖3及4提供本發(fā)明實(shí)施例與現(xiàn)有技術(shù)圖1及2的一類(lèi)似比較及對(duì)照。對(duì)各種特征及元件的闡述及操作(例如鎖存器303、時(shí)鐘信號(hào)316(圖4中標(biāo)為φ1)及其互補(bǔ)317(φ1b)與時(shí)鐘信號(hào)318(φ2)及其互補(bǔ)319(φ2b)可類(lèi)似于圖1及2(尤其于圖2中)中所示對(duì)應(yīng)編號(hào)的特征及元件(例如鎖存器103、時(shí)鐘信號(hào)116及其互補(bǔ)117與時(shí)鐘信號(hào)118及其互補(bǔ)119)。
現(xiàn)在參照?qǐng)D3及4兩者，對(duì)各種特征及元件的闡述及操作可類(lèi)似于圖1及2中對(duì)應(yīng)編號(hào)的特征及元件。例如輸出320、感應(yīng)晶體管321、輸入322、熔絲324、端子326及328、編程晶體管332的柵極330、至“與非”門(mén)338的輸入334及336、及反相器340可分別對(duì)應(yīng)于輸出120、感應(yīng)晶體管121、輸入122、熔絲124、端子126及128、編程晶體管132的柵極130、至“與非”門(mén)138的輸入134及136、及反向器140。
可通過(guò)在編程晶體管332(“M9”)的柵極330處提供一適宜的“導(dǎo)通”或“關(guān)斷”邏輯信號(hào)來(lái)編程熔絲324。例如，可提供柵極330處的邏輯信號(hào)作為(例如)一包括“與非”門(mén)338及反相器340的邏輯門(mén)電路337所提供的一AND運(yùn)算，邏輯電路337具有兩個(gè)輸入334及336。用于熔斷或不熔斷熔絲(例如，編程熔絲324)的邏輯可如同上文闡述的那樣。同樣，例如，可通過(guò)將輸出356(“FUSE-OUT”)(其具有與SOUT輸出320相同的邏輯值)連接至BLOW-THIS-FUSE輸入336，依據(jù)在輸入322處輸入的一位序列編程熔絲324。例如，可自一電流源(例如，如所屬領(lǐng)域中所熟知，一能夠以所述規(guī)定電壓提供一寬廣范圍電流的電路)提供編程電壓342。于熔絲編程操作期間，應(yīng)關(guān)斷感應(yīng)晶體管321及箝位晶體管348。
如同通至VDD_4_BLOW編程電壓342的“與非”門(mén)338及反相器340的連接339及341所指示的那樣，用于驅(qū)動(dòng)編程晶體管332的邏輯可不同于現(xiàn)有技術(shù)的邏輯，因?yàn)榭梢砸槐痊F(xiàn)有技術(shù)邏輯信號(hào)的彼電壓高的電壓驅(qū)動(dòng)本發(fā)明的邏輯信號(hào)。例如，由于一可能的實(shí)施方案用于以更高電壓(例如，編程電壓342)操作所述邏輯門(mén)，因此所述邏輯門(mén)也可使用厚氧化物晶體管。于圖式中，通過(guò)邏輯門(mén)338，340上的粗黑帶指示邏輯門(mén)338、340內(nèi)使用厚氧化物晶體管。(于圖式中，厚氧化物晶體管由一用以表示通道的一粗黑帶指示，且于圖式中，薄氧化物晶體管由一用以表示通道的一正常厚度的線指示。)如于圖3及4中所見(jiàn)，與用于以一約1.2V的標(biāo)稱(chēng)柵極電壓驅(qū)動(dòng)編程晶體管的現(xiàn)有技術(shù)的邏輯門(mén)相比，本發(fā)明的一實(shí)施例可使用更高電壓的邏輯來(lái)以一與VDD_4-BLOW編程電壓342相同的約2.6V的標(biāo)稱(chēng)柵極電壓驅(qū)動(dòng)編程晶體管332。因此，編程晶體管332可于其有效飽和區(qū)域(柵極電壓及漏極電壓約相同)內(nèi)操作，從而允許其以一比現(xiàn)有技術(shù)電路低的電壓傳送更多電流。
例如，于現(xiàn)有技術(shù)中或于本發(fā)明實(shí)施例中，通常需要10mA的電流流過(guò)熔絲324及晶體管332，以熔斷熔絲324。然而，當(dāng)根據(jù)本發(fā)明將晶體管332操作于其有效飽和區(qū)域內(nèi)時(shí)，與現(xiàn)有技術(shù)中通常所需的約3.5V電壓相比，所述熔絲可以一較低電壓熔斷(例如，如上所述，小于3.0V或名義上約為2.6V)。例如，當(dāng)操作于所述有效飽和區(qū)域內(nèi)時(shí)，對(duì)于一電壓的小改變，穿過(guò)所述晶體管的電流改變可相對(duì)大，然而，當(dāng)根據(jù)現(xiàn)有技術(shù)操作于低效率飽和區(qū)域內(nèi)時(shí)，一穿過(guò)所述晶體管的電流的相對(duì)大改變需要相對(duì)大的電壓改變。因此，當(dāng)編程晶體管332操作于所述有效飽和區(qū)域內(nèi)時(shí)，可更有效地熔斷熔絲324。
同樣，由于所述有效飽和區(qū)域內(nèi)較低的操作電壓及較高的操作效率，因此可減小編程晶體管332的大小(如上所述)且感應(yīng)晶體管321無(wú)需一保護(hù)晶體管，以致熔絲感應(yīng)電路304中可使用一單個(gè)厚氧化物晶體管321且不多于一個(gè)晶體管，而非兩個(gè)晶體管(如現(xiàn)有技術(shù)中)，從而進(jìn)一步減小在芯片上所占用的整體面積(也如上述)。
在編程熔絲324后，決定所述熔絲的狀態(tài)可為合意，也即，熔絲324是處于一熔斷狀態(tài)還是處于一未熔斷狀態(tài)，此被稱(chēng)作“感測(cè)所述熔絲”。為感測(cè)熔絲324，可將預(yù)充電輸入350(“SENT”)設(shè)置得較低以導(dǎo)通晶體管M17，以在感應(yīng)節(jié)點(diǎn)352處施加一預(yù)充電電壓(其也被更簡(jiǎn)單地稱(chēng)作預(yù)充電)，以使感應(yīng)節(jié)點(diǎn)352為高。同時(shí)，可將輸入323(SENSE_FUSE)及輸入354(CLAMPON)設(shè)置得較高以使晶體管321及348兩者均導(dǎo)通，同時(shí)將柵極330固持得較低以使編程晶體管332關(guān)斷。因此，可為感應(yīng)節(jié)點(diǎn)352提供一經(jīng)過(guò)熔絲324的接地路徑。因此，如果熔絲324熔斷，感應(yīng)節(jié)點(diǎn)352仍可保持高(熔絲324使接地路徑打開(kāi))且如果熔絲324未熔斷，感應(yīng)節(jié)點(diǎn)352可變低(熔絲324關(guān)斷接地路徑)。因此，當(dāng)SETN輸入350返回至高且感應(yīng)晶體管321反向關(guān)斷時(shí)，如果熔絲324處于熔斷狀態(tài)，則感應(yīng)節(jié)點(diǎn)352仍可保持高，而如果熔絲324處于未熔斷狀態(tài)，則感應(yīng)節(jié)點(diǎn)352可保持低。
總之，如果感應(yīng)節(jié)點(diǎn)352保持低(熔絲324的狀態(tài)為未熔斷)，則熔絲輸出356(“FUSE_OUT”)可變成低(或“0”)。如果感應(yīng)節(jié)點(diǎn)352保持高(熔絲324的狀態(tài)為熔斷)，則熔絲輸出356可變成高(或“1”)。由于熔絲輸出356及鎖存器輸出320可始終具有相同的邏輯值，因此可自一鏈接在一起的鎖存器302或303的一掃描鏈的輸出320作為一序列來(lái)讀出所有熔絲324的狀態(tài)。
圖5闡述一種用于編程及感測(cè)一電子熔絲的方法500，其中所述電子熔絲可包含于(例如)一諸如位單元302或303的存儲(chǔ)器位單元中。于步驟502處，可在一芯片上設(shè)置一能夠于其有效飽和區(qū)域內(nèi)操作的編程晶體管-例如已減小面積的編程晶體管332。于步驟304處，可將編程晶體管332連接至一熔絲324的第一端子328。于步驟306處，可在熔絲324的一第二端子326處提供一第一電壓-例如電壓342，所述第一電壓名義上與用于驅(qū)動(dòng)編程晶體管332的柵極330的邏輯門(mén)(例如，門(mén)338、340)的一邏輯電壓相同，以便于步驟508處，當(dāng)編程(例如，熔斷)熔絲324時(shí)，編程晶體管332可于其有效飽和區(qū)域內(nèi)操作。于步驟510處，方法500可繼續(xù)一步驟，所述步驟用于通過(guò)將一感應(yīng)晶體管321提供并連接至熔絲324的第一端子328且將一箝位晶體管348提供并連接至熔絲324的第二端子326來(lái)感測(cè)一編程熔絲-例如，熔絲324。然后，可于步驟512處通過(guò)結(jié)合一SETN輸入350操作感應(yīng)晶體管321及箝位晶體管348，來(lái)感測(cè)熔絲324的狀態(tài)(例如，熔斷或未熔斷)。
當(dāng)然，應(yīng)了解，上述內(nèi)容涉及本發(fā)明的實(shí)例性實(shí)施例且可在不背離如隨附權(quán)利要求書(shū)中所闡明的本發(fā)明精神及范圍內(nèi)作各種修改。
權(quán)利要求
1.一種熔絲編程電路，其包括一編程晶體管，其具有一有效飽和區(qū)域；一熔絲，其于所述熔絲的一第一端子處連接至所述編程晶體管；及一編程電壓，其連接至所述熔絲且經(jīng)連接以于所述有效飽和區(qū)域內(nèi)驅(qū)動(dòng)所述編程晶體管。
2.如權(quán)利要求1所述的熔絲編程電路，其進(jìn)一步包括一連接至所述編程晶體管的邏輯門(mén)，所述邏輯門(mén)以一電壓操作以于所述有效飽和區(qū)域內(nèi)驅(qū)動(dòng)所述編程晶體管。
3.如權(quán)利要求1所述的熔絲編程電路，其進(jìn)一步包括一連接至所述編程晶體管的邏輯門(mén)，所述邏輯門(mén)以一與所述編程晶體管的所述漏極電壓大約相同的電壓操作。
4.如權(quán)利要求1所述的熔絲編程電路，其中所述編程晶體管具有一小于40微米的寬度。
5.如權(quán)利要求1所述的熔絲編程電路，其中連接至所述熔絲的所述編程電壓小于3.0伏特。
6.一種存儲(chǔ)器位單元，其包括一編程晶體管，其具有一有效飽和區(qū)域；一熔絲，其于所述熔絲的一第一端子處連接至所述編程晶體管；及一所述熔絲至一編程電壓的連接，其中所述編程電壓于所述熔絲的一第二端子處連接至所述熔絲；及所述編程電壓用于在所述有效飽和區(qū)域內(nèi)驅(qū)動(dòng)所述編程晶體管。
7.如權(quán)利要求6所述的存儲(chǔ)器位單元，其進(jìn)一步包括一連接至所述編程晶體管的一柵極的邏輯門(mén)，且其中所述邏輯門(mén)以所述編程電壓操作。
8.如權(quán)利要求6所述的存儲(chǔ)器位單元，其中所述編程電壓與所述編程晶體管的所述漏極電壓大約相同。
9.如權(quán)利要求6所述的存儲(chǔ)器位單元，其進(jìn)一步包括一熔絲感應(yīng)電路，其具有一連接至所述熔絲的所述第一端子的單個(gè)感應(yīng)晶體管。
10.如權(quán)利要求6所述的存儲(chǔ)器位單元，其進(jìn)一步包括一具有一輸入及一輸出的鎖存器；及一連接至所述編程晶體管的一柵極的邏輯門(mén)電路，其中所述鎖存器的所述輸出連接至所述邏輯門(mén)電路的一輸入。
11.一種存儲(chǔ)器位單元，其包括一具有一感應(yīng)節(jié)點(diǎn)的鎖存電路；一具有一熔絲的熔絲編程電路，所述熔絲具有一連接至一編程電壓的第一端子；一具有不多于一個(gè)晶體管的熔絲感應(yīng)電路，所述熔絲感應(yīng)電路具有一連接至所述感應(yīng)節(jié)點(diǎn)且于所述熔絲的一第二端子處連接至所述熔絲的單個(gè)感應(yīng)晶體管；及一具有一箝位晶體管的箝位電路，所述箝位晶體管于所述熔絲的所述第一端子處連接至所述熔絲且連接至所述編程電壓。
12.如權(quán)利要求11所述的存儲(chǔ)器位單元，其中當(dāng)所述單個(gè)感應(yīng)晶體管及所述箝位晶體管接通時(shí)，給所述感應(yīng)節(jié)點(diǎn)上的一預(yù)充電提供一經(jīng)過(guò)所述熔絲的接地路徑；當(dāng)所述熔絲處于一熔斷狀態(tài)時(shí)，所述感應(yīng)節(jié)點(diǎn)保持高；及當(dāng)所述熔絲處于一未熔斷狀態(tài)時(shí)，所述感應(yīng)節(jié)點(diǎn)變低。
13.如權(quán)利要求11所述的存儲(chǔ)器位單元，其中當(dāng)所述熔絲感應(yīng)電路操作時(shí)，一對(duì)應(yīng)于所述熔絲的一狀態(tài)的邏輯值出現(xiàn)在所述鎖存器的一鎖存器輸出處。
14.如權(quán)利要求11所述的存儲(chǔ)器位單元，其進(jìn)一步包括一連接至所述熔絲的所述第二端子的編程晶體管，當(dāng)所述熔絲感應(yīng)電路操作時(shí)所述編程晶體管被關(guān)斷。
15.如權(quán)利要求11所述的存儲(chǔ)器位單元，其進(jìn)一步包括一編程晶體管，其具有一連接至所述熔絲的所述第二端子的漏極，以使所述編程晶體管的所述漏極電壓與所述編程電壓相同；及所述編程晶體管以與所述編程電壓相同的柵極電壓操作以使所述編程晶體管的所述柵極電壓與所述漏極電壓相同，且當(dāng)編程所述熔絲時(shí)所述編程晶體管于其有效飽和區(qū)域內(nèi)操作。
16.如權(quán)利要求11所述的存儲(chǔ)器位單元，其進(jìn)一步包括一具有一約24微米的寬度的編程晶體管。
17.一種集成電路芯片，其包括復(fù)數(shù)個(gè)存儲(chǔ)器位單元，所述復(fù)數(shù)個(gè)存儲(chǔ)器位單元中的至少一者具有一鎖存器，其具有一感應(yīng)節(jié)點(diǎn)；一編程晶體管，其具有一有效飽和區(qū)域；一熔絲，其于所述熔絲的一第一端子處連接至所述編程晶體管；一電流源，其提供一于所述熔絲的一第二端子處連接至所述熔絲的編程電壓；一邏輯門(mén)電路，其連接至所述編程晶體管的所述柵極，且其中所述邏輯門(mén)電路以所述編程電壓操作以便在編程所述熔絲時(shí)所述邏輯門(mén)電路于所述有效飽和區(qū)域內(nèi)驅(qū)動(dòng)所述編程晶體管；一熔絲感應(yīng)電路，其具有不多于一個(gè)晶體管，所述熔絲感應(yīng)電路具有一連接至所述感應(yīng)節(jié)點(diǎn)且于所述熔絲的一第二端子處連接至所述熔絲的單個(gè)感應(yīng)晶體管；及一箝位電路，其具有一個(gè)于所述熔絲的所述第一端子處連接至所述熔絲且連接至所述編程電壓的箝位晶體管。
18.如權(quán)利要求17所述的集成電路芯片，其中所述復(fù)數(shù)個(gè)存儲(chǔ)器位單元連接成一掃描鏈。
19.一種非易失性存儲(chǔ)器，其包括用于在一有效飽和區(qū)域內(nèi)操作一編程晶體管的裝置，其中所述編程晶體管汲取一電流穿過(guò)一熔絲，從而熔斷所述熔絲。
20.如權(quán)利要求19所述的非易失性存儲(chǔ)器，其進(jìn)一步包括用于通過(guò)使用不多于一個(gè)晶體管將一鎖存器的一感應(yīng)節(jié)點(diǎn)連接至所述熔絲來(lái)感測(cè)所述熔絲的一狀態(tài)的裝置。
21.一種用于編程一電子熔絲的方法，其包括如下步驟提供一具有一有效飽和區(qū)域的編程晶體管；于一熔絲的一第一端子處將所述熔絲連接至所述編程晶體管；于所述熔絲的一第二端子處提供一編程電壓；及于所述有效飽和區(qū)域內(nèi)操作所述編程晶體管。
22.如權(quán)利要求21所述的方法，其進(jìn)一步包括一步驟將一邏輯門(mén)連接至所述編程電阻器，其中僅當(dāng)來(lái)自所述邏輯門(mén)的一邏輯信號(hào)為高時(shí)才于所述有效飽和區(qū)域內(nèi)操作所述編程晶體管。
23.如權(quán)利要求21所述的方法，其進(jìn)一步包括如下步驟將不多于一個(gè)感應(yīng)晶體管連接至所述熔絲；將一箝位晶體管連接至所述熔絲；及操作所述感應(yīng)晶體管及所述箝位晶體管以感測(cè)所述熔絲的一狀態(tài)。
24.如權(quán)利要求21所述的方法，其進(jìn)一步包括如下步驟于所述編程電阻器的一漏極處將所述熔絲連接至所述編程晶體管；將一邏輯門(mén)電路連接至所述編程電阻器的一柵極；及以所述編程電壓操作所述邏輯門(mén)電路，以使所述編程電阻器的一柵極電壓處于所述編程電壓處且所述編程晶體管操作于所述有效飽和區(qū)域內(nèi)。
25.如權(quán)利要求21所述的方法，其進(jìn)一步包括如下步驟提供一具有一感應(yīng)節(jié)點(diǎn)的鎖存器；在所述感應(yīng)節(jié)點(diǎn)與所述熔絲之間連接不多于一個(gè)感應(yīng)晶體管；將一箝位晶體管連接至所述熔絲；操作所述感應(yīng)晶體管及所述箝位晶體管，以自所述感應(yīng)節(jié)點(diǎn)提供一經(jīng)過(guò)所述熔絲的接地路徑；及于所述鎖存器的一輸出處輸出所述熔絲的一狀態(tài)。
26.一種用于編程及感測(cè)一非易失性存儲(chǔ)器的方法，其包括一用于將一邏輯信號(hào)提供至一編程晶體管的步驟；及一用于當(dāng)所述邏輯信號(hào)為高時(shí)于其有效飽和區(qū)域內(nèi)操作所述編程晶體管以由此編程一連接至所述編程晶體管的熔絲的步驟。
27.如權(quán)利要求26所述的方法，其進(jìn)一步包括一用于使用連接至所述熔絲的不多于一個(gè)感應(yīng)晶體管感測(cè)所述熔絲的一狀態(tài)的步驟。
28.如權(quán)利要求26所述的方法，其進(jìn)一步包括一用于以一編程電壓操作一邏輯門(mén)電路以便以所述編程電壓提供所述邏輯信號(hào)的步驟。
29.如權(quán)利要求26所述的方法，其進(jìn)一步包括一用于將所述編程電壓經(jīng)過(guò)所述熔絲提供至所述編程晶體管的所述漏極的步驟；及一用于以所述編程電壓將所述邏輯信號(hào)提供至所述編程晶體管的所述柵極以使所述編程晶體管操作于其有效飽和區(qū)域內(nèi)以熔斷所述熔絲的步驟。
30.如權(quán)利要求26所述的方法，其進(jìn)一步包括一用于使用連接在所述感應(yīng)節(jié)點(diǎn)與所述熔絲之間的不多于一個(gè)晶體管提供一自一感應(yīng)節(jié)點(diǎn)經(jīng)過(guò)所述熔絲的接地路徑的步驟。
31.一種用于在一集成電路芯片上提供一芯片識(shí)別的方法，其包括如下步驟將一位序列掃描至一存儲(chǔ)器位單元的掃描鏈內(nèi)，所述掃描鏈的一第一存儲(chǔ)器位單元具有一第一邏輯門(mén)電路、一第一編程晶體管及一第一熔絲；將所述位序列的一第一位饋送至所述第一邏輯門(mén)電路的一第一輸入；操作所述第一邏輯門(mén)電路以將一第一邏輯信號(hào)提供至所述第一編程晶體管；及當(dāng)所述第一邏輯信號(hào)為高時(shí)于其有效飽和區(qū)域內(nèi)操作所述第一編程晶體管，由此編程連接至所述第一編程晶體管的所述第一熔絲。
32.如權(quán)利要求31所述的方法，其中操作所述第一邏輯門(mén)電路的所述步驟包括以一編程電壓操作所述第一邏輯門(mén)電路以便以所述編程電壓提供所述第一邏輯信號(hào)。
33.如權(quán)利要求31所述的方法，其中操作所述編程晶體管的所述步驟包括將一編程電壓經(jīng)過(guò)所述第一熔絲提供至所述第一編程晶體管的所述漏極；及以所述編程電壓操作所述第一邏輯門(mén)電路以使所述第一編程晶體管的一柵極電壓處于所述編程電壓以使所述第一編程晶體管操作于其有效飽和區(qū)域內(nèi)以熔斷所述第一熔絲。
34.如權(quán)利要求31所述的方法，其進(jìn)一步包括一步驟使用連接至所述第一熔絲的不多于一個(gè)感應(yīng)晶體管感測(cè)所述第一熔絲的一狀態(tài)。
35.如權(quán)利要求31所述的方法，其進(jìn)一步包括一步驟使用連接在所述第一感應(yīng)節(jié)點(diǎn)與所述第一熔絲之間的不多于一個(gè)晶體管提供一自一第一感應(yīng)節(jié)點(diǎn)經(jīng)過(guò)所述第一熔絲的第一接地路徑。
36.如權(quán)利要求31所述的方法，其進(jìn)一步包括一步驟自所述掃描鏈的一輸出以一位序列形式讀出所述第一熔絲的一狀態(tài)。
全文摘要
本發(fā)明涉及一種包括若干存儲(chǔ)器位單元的集成電路芯片。每一位單元包括一具有一感應(yīng)節(jié)點(diǎn)的鎖存器；一具有一有效飽和操作區(qū)域的編程晶體管；及一熔絲，其于所述熔絲的一第一端子處連接至所述編程晶體管?？捎谒鋈劢z的一第二端子處將一編程電壓供應(yīng)至所述熔絲；且將一邏輯門(mén)電路連接至所述編程晶體管的柵極。所述邏輯門(mén)電路以所述編程電壓操作，以便在編程所述熔絲時(shí)，所述邏輯門(mén)電路在所述有效飽和區(qū)域內(nèi)驅(qū)動(dòng)所述編程晶體管。所述位單元還包括一具有不多于一個(gè)晶體管的熔絲感應(yīng)電路。所述有效飽和區(qū)域內(nèi)的操作允許所述編程晶體管為小型的。結(jié)合使用不多于一個(gè)的感應(yīng)晶體管，實(shí)現(xiàn)了所述芯片上所述位單元面積的顯著減小。
文檔編號(hào)G11C17/18GK1993770SQ200580026117
公開(kāi)日2007年7月4日 申請(qǐng)日期2005年6月21日 優(yōu)先權(quán)日2004年6月25日
發(fā)明者格雷戈里·A·烏維加拉 申請(qǐng)人:高通股份有限公司