專利名稱：：相變存儲器的寫入電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種相變存儲器寫入電路，特別是涉及使用單一電流源的相變存儲器快速寫入電路。
背景技術(shù)：
：隨著便攜式應(yīng)用產(chǎn)品的成長，使得非易失性存儲器的需求有日漸增加的趨勢，相變存儲器技術(shù)由于具有速度、功率、容量、可靠度、工藝整合度、以及成本等具竟?fàn)幜Φ奶匦?，已被視為下一時代最具有潛力的非易失性存儲器技術(shù)。相變存儲器的操作主要是通過兩種不同大小的電流脈沖施加在相變存儲器之上，使得相變存儲器由于歐姆加熱的效應(yīng)，導(dǎo)致局部區(qū)域因不同的溫度改變而引發(fā)相變材料的非晶態(tài)(amorphousstate)與結(jié)晶態(tài)(crystallinestate)的可逆相轉(zhuǎn)變，并通過這兩相變結(jié)構(gòu)所呈現(xiàn)的不同電阻值來達(dá)到儲存數(shù)據(jù)的目的。圖1為一詢殳對相變存儲器進(jìn)行寫入與讀取的電流脈沖示意圖。當(dāng)相變存儲器進(jìn)行RESET操作時，主要是施加一脈沖寬度較短且脈沖高度較高的重置電流Ireset,通過此脈沖的施加使得相變存儲器局部區(qū)域的溫度會高于相變材料的熔點(diǎn)溫度(Tm)而融化。當(dāng)此融化的區(qū)域在瞬間降溫時，由于沒有足夠的時間來進(jìn)行再結(jié)晶，因此在凝固的過程中會形成非晶態(tài)，此時相變材料具有高阻值。另一方面，當(dāng)相變存儲器進(jìn)行SET操作時，則是利用一脈沖寬度較寬且脈沖高度較低的設(shè)定電流Iset,通過此脈沖的施加使得相變存儲器局部區(qū)域的溫度介于相變材料的結(jié)晶溫度(Tc)與熔點(diǎn)溫度(TJ之間，如此經(jīng)過SET操作之后的非結(jié)晶化區(qū)域則可再被結(jié)晶。如上所述，相變存儲器的RESET操作與SET操作即如同存儲器中的寫入(write)與擦除(erase)操作，最后通過將相變存儲器操作在結(jié)晶態(tài)與非晶態(tài)之間的電阻差異來達(dá)到存儲的效果。當(dāng)讀取相變存儲器中的數(shù)據(jù)時，則利用一電流大小小于IsET的讀取電流Iread來判斷其電阻值，以得知其儲存的數(shù)據(jù)。圖2所示為一種已知的相變存儲器的SET信號示意圖。該SET信號包括一第一結(jié)晶化電流脈沖ISET1與一第二結(jié)晶化電流脈沖ISET2。該第一結(jié)晶化電流脈沖I犯T,具有一第一電流峰值Ipp且該第一電流峰值Im的維持時間為第一維持時間tp該第二結(jié)晶化電流脈沖IsET2具有一第二電流峰值IP2，且第二電流峰值IP2的維持時間為第二維持時間t2。已知的SET信號通過兩個不同電流脈沖的組合來進(jìn)行結(jié)晶化(SET)的操作，利用第一個電流峰值Ip,較高且第一維持時間t,較短的脈沖作用可使相變材料先完成局部區(qū)域的結(jié)晶，接著再利用跟隨的第二個電流峰值IP2較小且第二維持時間t2較長的脈沖作用來實(shí)現(xiàn)相變材料的完成結(jié)晶。利用這樣的結(jié)晶化揭:作方法可提供較穩(wěn)定的可靠度(rdiability)特性，且對于提升組件的均勻性分布也有極大的幫助。圖3為一種已知產(chǎn)生如圖2的SET信號的電流產(chǎn)生電路示意圖。第一電流產(chǎn)生器31與第二電流產(chǎn)生器32分別通過一第一二極管33與一第二二極管34耦接至加法器35,用以輸出如圖2的SET信號。第一電流產(chǎn)生器31輸出一第一電流脈沖，其大小為Ip廠Ip2,第二電流產(chǎn)生器32輸出一第二電流脈沖，其大小為Ip2。第一電流產(chǎn)生器31與第二電流產(chǎn)生器32根據(jù)控制信號S1與S2同時輸出第一電流脈沖與第二電流脈沖以產(chǎn)生第一結(jié)晶化電流脈沖ISET1并維持t,的時間，接著控制信號Sl禁能(disable)第一電流產(chǎn)生器31,使其停止輸出第一電流脈沖。此時再通過控制信號S2控制第二電流產(chǎn)生器32輸出第二電流脈沖以產(chǎn)生第二結(jié)晶化電流脈沖IsET2并維持b的時間。如此一來便可產(chǎn)生如圖2的SET信號。
發(fā)明內(nèi)容本發(fā)明的目的為提供一種使用單一電流源的相變存儲器快速寫入電路，且該寫入電路可提供的寫入電流可使得相變存儲器先被熔化后再結(jié)晶。本發(fā)明提供一種相變存儲器的寫入電路，包括一驅(qū)動電流產(chǎn)生電路，用以提供一寫入電流；一第一開關(guān)裝置，耦接該驅(qū)動電流產(chǎn)生電路；一第一存儲單元，耦接該第一開關(guān)裝置；以及一第二開關(guān)裝置，耦接該第一存儲單元與一地電平。當(dāng)該驅(qū)動電流產(chǎn)生電路輸出該寫入電流至該第一存儲單元時，該第二開關(guān)裝置在該第一開關(guān)裝置導(dǎo)通后的一第一預(yù)定時間后導(dǎo)通。圖1為一種對相變存儲器進(jìn)行寫入與讀取的電流脈沖示意圖。圖2所示為一種已知的相變存儲器的寫入信號示意圖。圖3為一種已知產(chǎn)生如圖2的寫入信號的電流產(chǎn)生電路示意圖。圖4為具有本發(fā)明的一存儲器寫入控制電路的寫入路徑示意圖。圖5為根據(jù)本發(fā)明的一驅(qū)動電流產(chǎn)生電路的一實(shí)施例的電路圖。圖6為具有本發(fā)明的另一存儲器寫入控制電路的寫入路徑示意圖。圖7為根據(jù)本發(fā)明的一驅(qū)動電流產(chǎn)生電路的另一實(shí)施例的電路圖。附圖符號說明31-第一電流產(chǎn)生器32-第二電流產(chǎn)生器41驅(qū)動電流產(chǎn)生電J各42-第一開關(guān)裝置43~傳輸門44~PCM存儲單元45-第二開關(guān)裝置51~復(fù)用器61驅(qū)動電流產(chǎn)生電路62-第一開關(guān)裝置63~傳輸門64~PCM存儲單元65-第二開關(guān)裝置66~電容71~復(fù)用器具體實(shí)施方式為了使相變存儲器在進(jìn)行結(jié)晶化操作時能有較高的穩(wěn)定性以及使整個相變存儲器的均勻性提高，已知的結(jié)晶化操作先對相變存儲器輸入一較高電流先熔化相變存儲器之后，再輸出一較低電流使相變存儲器結(jié)晶化。為實(shí)現(xiàn)此目的，已知技術(shù)大多利用多個電流源或是特殊的電流產(chǎn)生電路來實(shí)現(xiàn)，這在電路設(shè)計上都會增加復(fù)雜性，因此本發(fā)明提供具有單一電流源的相變存儲器寫入電路，且可以實(shí)現(xiàn)已知技術(shù)所要實(shí)現(xiàn)的目的。圖4為具有本發(fā)明的一存儲器寫入控制電路的寫入路徑示意圖。驅(qū)動電流產(chǎn)生電路41耦接一偏壓電路(圖上未繪出)用以輸出一寫入電流。第一開關(guān)裝置42耦接該驅(qū)動電流產(chǎn)生電路41，且受控于一控制信號Sl,并根據(jù)控制信號Sl決定是否導(dǎo)通。傳輸門43耦接該第一開關(guān)裝置42,且受控于一控制信號AP,并根據(jù)控制信號AP決定是否導(dǎo)通。在本實(shí)施例中，傳輸門43包含一個CMOS晶體管。PCM存儲單元44耦接在傳輸門43與第二開關(guān)裝置45之間，并根據(jù)該寫入電流的電流大小決定其邏輯狀態(tài)。第一開關(guān)裝置42耦接該P(yáng)CM存儲單元44,且受控于一控制信號S2，并根據(jù)控制信號S2決定是否導(dǎo)通。當(dāng)驅(qū)動電流產(chǎn)生電路41輸出寫入電流時，第一開關(guān)裝置42導(dǎo)通，且第二開關(guān)裝置45在第一開關(guān)裝置42導(dǎo)通后一預(yù)定時間AtWL后導(dǎo)通，利用這樣的操作方式，便可使得寫入電流會有一段時間T^i。d大于重置電-克IresET。表一為才艮據(jù)上述的寫入機(jī)制，應(yīng)用在如圖4的存儲器寫入控制電路的一仿真結(jié)果。At肌為第二開關(guān)裝置45比第一開關(guān)裝置42晚導(dǎo)通的時間。Tperi。d為寫入電流大于重置電流lRESET的時間。lMAX則是寫入電流的最大峰值。由模擬結(jié)果可以發(fā)現(xiàn)，可利用調(diào)整AtwL的大小，來控制Tperi。d的長短，使得相變存儲器可以先被熔化后再結(jié)晶。且可以調(diào)整AtWL的大小來決定相變存儲器可以被熔化的程度。表一<table>tableseeoriginaldocumentpage7</column></row><table>圖5為根據(jù)本發(fā)明的一驅(qū)動電流產(chǎn)生電路41的一實(shí)施例的電路圖。驅(qū)動電流產(chǎn)生電路41可耦接兩個寫入路徑，每個寫入路徑上包含了一個或多個的存儲單元，并根據(jù)控制信號Ic。nj與Ic。nj來決定輸出寫入電流I。j或I。J。當(dāng)驅(qū)動電流產(chǎn)生電路41不產(chǎn)生寫入?yún)⒖茧娏鲿r，此時控制信號bp—a與bp—b為高電壓電平，晶體管T51與T52被截止，且復(fù)用器51輸出一高電壓VoD,用以截止晶體管T54與T55。當(dāng)驅(qū)動電流產(chǎn)生電路41產(chǎn)生寫入?yún)⒖茧娏?，但不輸出寫入電流時，此時控制信號bp一a與bp一b為低電壓電平，晶體管T51與T52被導(dǎo)通后，晶體管T58、T59以及T54也被導(dǎo)通，此時復(fù)用器51接受控制信號Sset的控制，將T60的漏極端(Drain)電平傳送并導(dǎo)通晶體管T55。當(dāng)驅(qū)動電流產(chǎn)生電路41產(chǎn)生寫入?yún)⒖茧娏鳎逸敵鰧懭腚娏鲿r，此時控制信號bp—a與bp—b為低電壓電平，晶體管T51與T52被導(dǎo)通后，晶體管T58、T59以及T54也被導(dǎo)通，此時復(fù)用器51接受控制信號Sset的控制，將T60的漏極端(Drain)電平傳送并導(dǎo)通晶體管T55,且再根據(jù)控制信號I咖』與Ic。nR來決定輸出寫入電或I。R。在本實(shí)施例中，可通過控制晶體管T56與T57比晶體管T55與T54晚導(dǎo)通的時間At^來調(diào)整寫入電流大于重置電流lRESET的時間。為更清楚說明，請參考表二。表二為根據(jù)上述的寫入機(jī)制，應(yīng)用在如圖4的存儲器寫入控制電路的一仿真結(jié)果。在本實(shí)施例中，固定第二開關(guān)裝置45比第一開關(guān)裝置42晚導(dǎo)通的時間At肌為10ns。At^為復(fù)用器接收到控制信號Sset多長時間后，晶體管T56與T57才被導(dǎo)通。由模擬結(jié)果可以發(fā)現(xiàn)，可在At肌固定的情形下，利用調(diào)整Atset的大小，來控制Tperi。d的長短，使得相變存儲器可以先被熔化后再結(jié)晶。且可以調(diào)整Atset的大小來決定相變存儲器可以被熔化的程度。表二<table>tableseeoriginaldocumentpage8</column></row><table>圖6為具有本發(fā)明的另一存儲器寫入控制電路的寫入路徑示意圖。驅(qū)動電流產(chǎn)生電路61耦接一偏壓電路(圖上未繪出)用以輸出一寫入電流。第一開關(guān)裝置62耦接該驅(qū)動電流產(chǎn)生電路61,且受控于一控制信號S1，并根據(jù)控制信號Sl決定是否導(dǎo)通。傳輸門63耦接該第一開關(guān)裝置62,且受控于一控制信號AP,并根據(jù)控制信號AP決定是否導(dǎo)通。在本實(shí)施例中，傳輸門63包含一個CMOS晶體管。PCM存儲單元64耦接在傳輸門63與第二開關(guān)裝置65之間，并根據(jù)該寫入電流的電流大小決定其邏輯狀態(tài)。第二開關(guān)裝置65耦接該P(yáng)CM存儲單元64，且受控于一控制信號S2，并根據(jù)控制信號S2決定是否導(dǎo)通。電容66的一端耦接在該第一開關(guān)裝置62與該P(yáng)CM存儲單元64之間，另一端則接地。第三開關(guān)裝置67耦接該第一開關(guān)裝置62，且受控于一控制信號S3，并根據(jù)控制信號S3決定是否導(dǎo)通。在本實(shí)施例中，可通過調(diào)整電容66的電容值大小來控制Tperiod的長短，使得相變存儲器可以先被熔化后再結(jié)晶。為更清楚說明，請參考表三。表三為根據(jù)上述的寫入機(jī)制，應(yīng)用在如圖6的存儲器寫入控制電路的一仿真結(jié)果。在表三的模擬條件限制下，固定第二開關(guān)裝置65比第一開關(guān)裝置62晚導(dǎo)通的時間Ati為10ns。由模擬結(jié)果可以發(fā)現(xiàn)，可在AtwL固定的情形下，利用調(diào)整電容66的電容值大小的大小，來控制TpeH。d的長短，使得相變存儲器可以先被熔化后再結(jié)晶。且可以調(diào)整電容66的電容值大小來決定相變存儲器可以被熔化的程度。表三<table>tableseeoriginaldocumentpage9</column></row><table>圖7為根據(jù)本發(fā)明的一驅(qū)動電流產(chǎn)生電路61的一實(shí)施例的電路圖。驅(qū)動電流產(chǎn)生電路61可耦接兩個寫入^各徑，每個寫入路徑上包含了一個或多個的存儲單元，并根據(jù)控制信號I，一l與Ic。n一r來決定輸出寫入電流、l或1。一r。當(dāng)驅(qū)動電流產(chǎn)生電路61不產(chǎn)生寫入?yún)⒖茧娏鲿r，此時控制信號bp_a與bp—b為高電壓電平，晶體管T71與T72被截止，且復(fù)用器71輸出一高電壓VoD,用以截止晶體管T74與T75。當(dāng)驅(qū)動電流產(chǎn)生電路61產(chǎn)生寫入?yún)⒖茧娏?，但不輸出寫入電流時，此時控制信號bp—a與bp_b為低電壓電平，晶體管T71與T72被導(dǎo)通后，晶體管T78、T79以及T74也被導(dǎo)通，此時復(fù)用器71接受控制信號Sset的控制，將T80的漏極端(Drain)電平傳送并導(dǎo)通晶體管T75。當(dāng)驅(qū)動電流產(chǎn)生電路61產(chǎn)生寫入?yún)⒖茧娏鳎逸敵鰧懭腚娏鲿r，此時控制信號bp—a與bp一b為低電壓電平，晶體管T71與T72被導(dǎo)通后，晶體管T78、T79以及T74也被導(dǎo)通，此時復(fù)用器71接受控制信號Sset的控制，將T80的漏極端(Drain)電平傳送并導(dǎo)通晶體管T75，且此時再根據(jù)控制信號IC。n—l與Ic。n一r來決定輸出寫入電流1。；或I。_r。電容Cl的一端耦接在晶體管T76的輸出端，電容C1的另一端則接地。電容C2的一端耦接在晶體管T77的輸出端，電容C2的另一端則接地。在本實(shí)施例中，可利用調(diào)整電容Cl與電容C2的電容值大小來調(diào)整Tperi。d的時間長短。在本實(shí)施例中，晶體管T71至T79雖以PMOS晶體管或NMOS晶體管為例說明，但本領(lǐng)域沖支術(shù)人員，可將PMOS晶體管更換為NMOS晶體管或?qū)MOS晶體管更換為PMOS晶體管，并對電路做適當(dāng)?shù)男薷?。雖然本發(fā)明已以具體實(shí)施例披露如上，然其僅為了易于說明本發(fā)明的技術(shù)內(nèi)容，而并非用以限定本發(fā)明，本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，當(dāng)可作若干的更改與修飾，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請的權(quán)利要求為準(zhǔn)。權(quán)利要求1.一種相變存儲器的寫入電路，包括一驅(qū)動電流產(chǎn)生電路，用以提供一寫入電流；一第一開關(guān)裝置，耦接該驅(qū)動電流產(chǎn)生電路；一第一存儲單元，耦接該第一開關(guān)裝置；以及一第二開關(guān)裝置，耦接該第一存儲單元與一地電平，當(dāng)該驅(qū)動電流產(chǎn)生電路輸出該寫入電流至該第一存儲單元時，該第二開關(guān)裝置在該第一開關(guān)裝置導(dǎo)通后的一第一預(yù)定時間后導(dǎo)通。2.如權(quán)利要求1所述的相變存儲器的寫入電路，其中還包括一傳輸門，耦接在該第一開關(guān)裝置與該第一存儲單元之間。3.如權(quán)利要求1所述的相變存儲器的寫入電路，其中該驅(qū)動電流產(chǎn)生電路還包括一電流產(chǎn)生單元；以及一輸出開關(guān)，其中當(dāng)該電流產(chǎn)生單元輸出該寫入電流時，該輸出開關(guān)延后一第二預(yù)定時間輸出該寫入電流。4.如權(quán)利要求1所述的相變存儲器的寫入電路，其中還包括一第二存儲單元，且在同一時間內(nèi)只有該第一存儲單元與該第二存儲單元中的一個可以接收到該寫入電流。5.如權(quán)利要求1所述的相變存儲器的寫入電路，其中該驅(qū)動電流產(chǎn)生電路還包括一輸出開關(guān)，耦接該第一開關(guān)裝置，具有一導(dǎo)通端，當(dāng)該導(dǎo)通端接收到一第一電壓時，該輸出開關(guān)導(dǎo)通并輸出該寫入電流；以及一復(fù)用器，接收該第一電壓與一第二電壓，受控于一第一控制信號，當(dāng)該復(fù)用器接收到該第一控制信號時，該復(fù)用器輸出該第一電壓至該輸出開關(guān)。6.如權(quán)利要求5所述的相變存儲器的寫入電路，其中當(dāng)該輸出開關(guān)導(dǎo)通時，該第一開關(guān)裝置延后一第二預(yù)定時間導(dǎo)通以及傳送該寫入電流至該存儲單元。7.如權(quán)利要求1所述的相變存儲器的寫入電路，其中還包括一電容，耦接在該第一開關(guān)裝置與該地電平之間。s.如權(quán)利要求i所述的相變存儲器的寫;^^^^1^JJ:士，，^容與該第—開關(guān)裝置，當(dāng)該第—開關(guān)裝置被導(dǎo)通時，該第三開夫裝置被導(dǎo)通。全文摘要本發(fā)明提供一種相變存儲器的寫入電路，包括一驅(qū)動電流產(chǎn)生電路，用以提供一寫入電流；一第一開關(guān)裝置，耦接該驅(qū)動電流產(chǎn)生電路；一第一存儲單元，耦接該第一開關(guān)裝置；以及一第二開關(guān)裝置，耦接該第一存儲單元與一地電平。當(dāng)該驅(qū)動電流產(chǎn)生電路輸出該寫入電流至該第一存儲單元時，該第二開關(guān)裝置在該第一開關(guān)裝置導(dǎo)通后的一第一預(yù)定時間后導(dǎo)通。文檔編號G11C11/56GK101335045SQ20071012806公開日2008年12月31日申請日期2007年6月27日優(yōu)先權(quán)日2007年6月27日發(fā)明者林烈萩,江培嘉,許世玄申請人:財團(tuán)法人工業(yè)技術(shù)研究院;力晶半導(dǎo)體股份有限公司;南亞科技股份有限公司;茂德科技股份有限公司;華邦電子股份有限公司