專利名稱：存儲器讀取電路的制作方法
技術領域：
本發(fā)明涉及一種存儲器讀取電路，且特別是涉及一種從存儲單元的源極 端感測源極電流以進行讀取操作的存儲器讀取電路。
背景技術：
存儲器在現(xiàn)代已被廣泛地應用于數(shù)據(jù)存儲的領域。存儲器具有多個存儲
單元(memory cell),此些存儲單元通常被配置成陣列(array)的形式，其中， 每一列的存儲單元對應于一條字線(word line),每一行的存儲單元對應于一 條位線(bit line)。每一個存儲單元各包括一個晶體管，晶體管的第一端耦 接至一位線，第二端耦接至另一位線，控制端耦接至相對應的字線。
每一個存儲單元可定義為一個二進制的位，亦即"0"或"1"其中之一。 通常，被編程(program)的位表示為"0"，被抹除(erase)的位表示為"1"。 此外，在某些型式的存儲器中，存儲單元存儲二個二進制的位，亦即第一位
和第二位。第一位可表示為"o"或'T，，而第二位亦可表示為"o"或"r。 一般而言，在讀取操作時序階段內(nèi)，存儲器藉由感測由存儲單元所汲取 的電流而判斷存儲單元的狀態(tài)。請參照圖l，其示出了傳統(tǒng)存儲器的電路圖。
存儲器100包括多個存儲單元及存儲器讀取電^各110。在圖1中，多個存儲 單元僅以第一存儲單元M1及第二存儲單元1^作為代表，然不限于此。存儲 器讀取電路110包括感測選擇電路112、感測電3各113、充電選擇電路114以 及漏纟及端偏壓電^各115。
第一存儲單元M1耦接至第一位線BL1及第二位線BU，第二存儲單元M2 耦接至第二位線BL2及第三位線BL3,且第一存儲單元M1及第二存儲單元M2 均受字線WL的控制。在一讀取操作模式，感測選擇電路112將第二位線BL2 連接至感測電路113。此外，充電選擇電路114將第一位線BL1連接至漏極 端偏壓電路115,亦即第一存儲單元M1的第一端具有漏極端偏壓D。感測電 路113感測流經(jīng)感測選擇電路112的感測電流1^以判斷第一存儲單元M1的 狀態(tài)。若感測電流I^大于一參考電流Iw，則第一存儲單元M1被判斷為表示'T，，若感測電流I^小于參考電流Iw，則第一存儲單元M1被判斷為表示 "0"。
此外，在讀取操作時序階段，第三位線BL3的電壓電平在感測操作時是 浮動的，且被錯誤電流Ie"充電。亦即，第一存儲單元M1有從第二存儲單元 M2而來的放電電 流o
然而，當?shù)谝淮鎯ζ鲉卧狹1代表"1"而第二存儲單元MZ亦代表"r 時，可能會發(fā)生從第二存儲單元M2的第二端流至第二存儲單元M2的第一端 的漏電流，即錯誤電流Im。在上述的情況下，感測電流I^不等于漏極電流 I"存儲器100的讀取操作的可靠度降低，導致存儲器100的整體性能表現(xiàn) 降低。

發(fā)明內(nèi)容
本發(fā)明提供一種存儲器讀取電路15
,從存儲單元的源極端感測存儲單元的源極電流以進行讀取操作。
根據(jù)本發(fā)明的第一方面，提出一種存儲器讀取電路。存儲器包括第一存 儲單元及第二存儲單元，第一存儲單元耦接至第一位線及第二位線，第二存 儲單元耦接至第二位線及第三位線。存儲器讀取電路包括源極端感測電路、 漏極端偏壓電路、第一選擇電路以及第二選擇電路。漏極端偏壓電路提供漏 極端偏壓。第一選擇電路用于在一讀取操作模式連接第二位線及第三位線至 漏極端偏壓電路。第二選擇電路用于在讀取操作模式連接第一位線至源極端 感測電路以感測第 一 存儲單元的源極電流。
根據(jù)本發(fā)明的第二方面，另提出一種存儲器讀取電路。存儲器包括第一 存儲單元、第二存儲單元及第三存儲單元。第一存儲單元耦接至第一位線及 第二位線，第二存儲單元耦接至第二位線及第三位線，第三存儲單元耦接至 第三位線及第四位線。存儲器讀取電路包括源極端感測電路、漏極端偏壓電 路、第一選擇電路以及第二選擇電路。漏極端偏壓電路提供漏極端偏壓。第 一選擇電路用于在一讀取操作模式連接第二位線及第三位線至漏極端偏壓電 路。第二選擇電路用于在讀取操作模式連接第一位線至源極端感測電路以感 測第一存儲單元的源極電流，且在讀取操作模式連接第四位線至源極端感測 > 電路以感測第三存儲單元的源極電流。
為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細il明如下。


圖1示出了傳統(tǒng)存儲器的電路圖。
圖2示出了依照本發(fā)明較佳實施例的存儲器的電路圖。
圖3示出了依照本發(fā)明較佳實施例的存儲器之一例的詳細電路圖。
附圖符號說明100:存儲器
110:存儲器讀取電路
111:接地選擇電路
112:感測選擇電路
113:感測電3各
114:充電選擇電路
115:漏極端偏壓電路
200:存儲器
210:存儲器讀取電路
211:第一選擇電路
212:漏才及端偏壓電^各
213:第二選擇電路
214:源極端感測電路
215:第三選擇電路
216:源極端屏蔽電路
217:Y通路
300:存儲器
Ml-M4:存儲單元 Tl-T3:晶體管 R1-R2:電阻
具體實施例方式
本發(fā)明提供一種存儲器讀取電路，從存儲單元的源極端感測存儲單元的 源極電流以進行讀取操作。請參照圖2，其示出了依照本發(fā)明較佳實施例的存儲器的電路圖。存儲 器200包括多個存儲單元及存儲器讀取電路210。在圖2中，是舉第一存儲 單元Ml 、第二存儲單元M2 、第三存儲單元M3及第四存儲單元M4為例做說明。 第一存儲單元M1耦接至第一位線BL1及第二位線BL2,第二存儲單元M2耦 接至第二位線BL2及第三位線BL3，第三存儲單元M3耦接至第一位線BL1及 第四位線BL4，第四存儲單元M4耦接至第四位線BM及第五位線BL5。第一 存儲單元M1、第二存儲單元M2、第三存儲單元MS及第四存儲單元M4的柵極 均受字線WL的控制。漏極端偏壓電路212提供一漏極端偏壓D。
存儲器讀取電路210包括第一選擇電路211、漏極端偏壓電路(drain side bias circuit) 212、第二選擇電路213、源極端感測電路(source side sensing circuit) 214、第三選擇電路215及源極端屏蔽電i 各216。第一選擇電路211 耦接至漏極端偏壓電路212，第二選擇電路213耦接至源極端感測電路214， 第三選擇電路215耦接至源極端屏蔽電路216。在一讀取操作模式，第一選 擇電路211將第二位線BL2連接至漏極端偏壓電路212,亦即第一存儲單元 Ml的第二端具有漏極端偏壓D,使得第一存儲單元M1可以進行讀取操作，第 一存儲單元M1存儲單一位，或存儲一第一位及一第二位，并無限制。
此外，第一選擇電路211亦將第三位線BL3連接至漏極端偏壓電路212， 于是，第二存儲單元M2的第一端及第二端均具有漏極端偏壓D，因此第一存 儲單元Ml得以藉由第二存儲單元M2而與第二存儲單元M2右側(cè)的存儲單元 (未示出于圖)隔離。相較于傳統(tǒng)的存儲器，本實施例所揭露的存儲器讀取電 路節(jié)省了充電選擇電路。
在上述的讀取操作模式中，第二選擇電路213將第一位線BL1連接至源 極端感測電路214。由于第一存儲單元M1進行讀取操作，故第一存儲單元M1 的第一端具有源極電壓S,源極端感測電路214感測流經(jīng)第二選擇電路213 的感測電流1^以判斷第一存儲單元M1的狀態(tài)。此時，源極端感測電路214 所感測到的感測電流1^會等于電流L。若感測電流1^大于由一參考存儲單 元(未示出于圖)所輸出的一參考電流Iw,則存儲于第一存儲單元M1的數(shù)據(jù) 被判斷為表示"1"，若感測電流I^小于參考電流Iw,則存儲在第一存儲單 元M1的數(shù)據(jù)被判斷為表示"0"。
此外，存儲器200更包括第三存儲單元M3，第三存儲單元M3耦接至第 一位線BL1及第四位線BL4，第三存儲單元M3的柵極受字線WL的控制。由于可能會有從第三存儲單元M3的第二端流至第三存儲單元M3的第一端的漏 電流產(chǎn)生，例如為漏電流乙，如此一來，感測電流1^會等于電流L而小于 源極電流Is,使得源極端感測電路214錯誤判斷第一存儲單元Ml的狀態(tài)。
于是，在讀取操作模式，第二選擇電路213將第四位線BL4連接至源極 端感測電路214，亦即第三存儲單元M3的第一端具有接近于源極電壓S的電 壓，使得漏電流152減少且部份的漏電流152(12)流回源極端感測電路214。因 此源極端感測電路214所感測到的感測電流U亦即I, + L)會更接近于源極 電流Is,源極端感測電路214得以正確判斷第一存儲單元M1的狀態(tài)，提高了 存儲器200的讀取操作的可靠度。此外，存儲器200亦可以利用更多數(shù)目的 存儲單元以上述的第三存儲單元M3的相同方法來更進一步提高讀取操作的 可靠度，并不限于如圖2所示的僅利用第三存儲單元M3。
存儲器200更包括第四存儲單元M4，第四存儲單元M4耦接至第四位線 BL4及第五位線BL5，字線WL控制第四存儲單元M4的柵極。而存儲器讀取電 路210中的源極端屏蔽電路216提供一屏蔽電壓SD。第三選擇電路215耦接 至源極端屏蔽電路216。
由于第四存儲單元M4相對于第三存儲單元M3及第 一存儲單元Ml而言， 依然會產(chǎn)生負載效應，即使此負載效應可能極為微小。于是，在讀取操作模 式，第三選擇電路215將第五位線BL5連接至源極端屏蔽電路215,因此， 第四存儲單元M4的第一端具有屏蔽電壓SD，此屏蔽電壓SD的大小恰好阻擋 住源極電流Is或漏電流IS2,使得源極電流Is或漏電流Is2不會經(jīng)由第四存儲 單元M4流失。相較于上述的存儲器200，傳統(tǒng)存儲器在源極端并無進行屏蔽 的動作，亦即傳統(tǒng)存儲器在存儲單元的源極端亦可能有纟敬小的漏電流產(chǎn)生， 使得讀取操作的可靠度下降。
本發(fā)明上述實施例所揭露的存儲器200中，每一個選擇電路，包括第一 選擇電路213、第二選擇電路211及第三選擇電路215,相對應于每一條位線 實質(zhì)上利用一 Y通路(Y-path)217實現(xiàn)。
請參照圖3，其示出了乃依照本發(fā)明較佳實施例的存儲器之一例的詳細 電路圖。其中，第一選擇電路213、第二選擇電路211及第三選擇電路215 實質(zhì)上是由多個開關SW及多個Y通路217所組成。存儲器300的詳細操作原 理已詳述于上述實施例，故在此不再重述。
本發(fā)明上述實施例所揭露的存儲器及其讀取操作電路，源極端感測電路從存儲單元的源極端感測存儲單元的源極電流以進行讀取操作。此外，利用 漏極端偏壓電路達成隔離存儲單元的目的，且省略了傳統(tǒng)的漏極端偏壓電路。 同時，亦利用源極端屏蔽電路使得存儲單元的源極端不會有漏電流產(chǎn)生，提 高存儲器讀取操作的可靠度。
綜上所述，雖然本發(fā)明已以一較佳實施例揭露如上，然其并非用于限定 本發(fā)明。本發(fā)明所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和 范圍內(nèi)，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視本發(fā)明的 申請專利范圍所界定者為準。
權(quán)利要求
1.一種存儲器讀取電路，該存儲器包括一第一存儲單元及一第二存儲單元，該第一存儲單元耦接至一第一位線及一第二位線，該第二存儲單元耦接至該第二位線及一第三位線，該存儲器讀取電路包括一源極端感測電路；一漏極端偏壓電路，用于提供一漏極端偏壓；一第一選擇電路，用于一讀取操作模式，連接該第二位線及該第三位線至該漏極端偏壓電路；以及一第二選擇電路，用于該讀取操作模式，連接該第一位線至該源極端感測電路以感測該第一存儲單元的源極電流。
2. 如權(quán)利要求1所述的存儲器讀取電路，其中，該存儲器更包括一第三 存儲單元，該第三存儲單元耦接至該第一位線及一第四位線，該第二選擇電 路連4妄該第四位線至該源極端感測電路，使得該源極端感測電路得以感測該 第三該存儲單元的源極電流。
3. 如權(quán)利要求2所述的存儲器讀取電路，其中，該存儲器更包括一第四 存儲單元，該第四存儲單元耦接至該第四位線及一第五位線，該存儲器讀取 電路更包括一源極端屏蔽電路，用于提供一屏蔽電壓；以及 一第三選擇電路，用于該讀取操作模式，連接該第五位線至該源極端屏 蔽電路。
4. 如權(quán)利要求1所述的存儲器讀取電路，其中，所述存儲單元分別具有 一柵極端，該柵極端耦接至一字線。
5. 如權(quán)利要求1所述的存儲器讀取電路，其中，該第一存儲單元存儲一 第一位及一第二位。
6. —種存儲器讀取電路，該存儲器包括一第一存儲單元、 一第二存儲單 元及一第三存儲單元，其中，該第一存儲單元耦接至一第一位線及一第二位 線，該第二存儲單元耦接至該第二位線及一第三位線，該第三存儲單元耦接 至該第三位線及一第四位線，該存儲器讀取電路包括一源極端感測電路；一漏極端偏壓電路，用于提供一漏極端偏壓；一第一選擇電路，用于一讀取操作模式，連接該第二位線及該第三位線至該漏極端偏壓電if各；以及一第二選擇電路，用于該讀取操作模式，連接該第一位線至該源極端感 測電路以感測該第一存儲單元的源極電流，且在該讀取操作模式連接該第四 位線至該源極端感測電路以感測該第三存儲單元的源極電流。
7. 如權(quán)利要求6所述的存儲器讀取電路，其中，該存儲器更包括一第四 存儲單元，該第四存儲單元耦接至該第四位線及一第五位線，該存儲器讀取 電路更包括一源極端屏蔽電路，用于提供一屏蔽電壓；以及一第三選擇電路，用于該讀取操作模式連接該第五位線至該源極端屏蔽 電路。
8. 如權(quán)利要求6所述的存儲器讀取電路，其中，所述存儲單元分別具有 一柵極端，該柵極端耦接至一字線。
9. 如權(quán)利要求6所述的存儲器讀取電路，其中，該第一存儲單元存儲一 第一位及一第二位。
全文摘要
一種存儲器讀取電路。存儲器包括第一存儲單元及第二存儲單元，第一存儲單元相鄰于第二存儲單元。存儲器讀取電路包括源極端感測電路、漏極端偏壓電路、第一選擇電路以及第二選擇電路。漏極端偏壓電路提供漏極端偏壓。第一選擇電路用于在一讀取操作模式連接第二位線及第三位線至漏極端偏壓電路。第二選擇電路用于在讀取操作模式連接第一位線至源極端感測電路以感測第一存儲單元的源極電流。
文檔編號G11C7/06GK101286357SQ20071013828
公開日2008年10月15日 申請日期2007年8月3日 優(yōu)先權(quán)日2007年4月9日
發(fā)明者陳重光 申請人:旺宏電子股份有限公司