專利名稱：其上安裝有芯片封裝模塊的印刷電路板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及印刷電路板(PB)及其制造方法，更具體地，涉及PCB及其制造方法，其中在多層PCB的內(nèi)層上形成接觸部分，形成溝槽以暴露內(nèi)層的接觸部分，以及將芯片封裝模塊安裝在PCB上，同時(shí)倒裝(flip-chip)接合到內(nèi)層暴露的接觸部分上。
背景技術(shù)：
半導(dǎo)體封裝的例子有樹脂密封封裝、TCP封裝、玻璃密封封裝和金屬密封封裝。此外，半導(dǎo)體封裝分類為TH型，其中穿過PCB形成孔并將針腳插入該孔中，和表面貼裝技術(shù)(SMT)型，其中根據(jù)其安裝方法將其貼裝在PCB表面上。
TH型是使用時(shí)間最長(zhǎng)的典型集成電路(IC)封裝，并且代表性的實(shí)例包括雙列直插式封裝(DIP)，其中多個(gè)針腳從封裝兩側(cè)直線伸出，和針腳柵格陣列(PGA)，其中將針腳排列在大六面體的底面。
SMT型是具有下述結(jié)構(gòu)的封裝，其中當(dāng)將被封裝芯片電連接到襯底時(shí)，不是象將針腳插入孔中并焊接的TH型那樣，而是在襯底上獲得電連接。
相比于TH型，假設(shè)采用具有相同尺寸的芯片，SMT型的優(yōu)點(diǎn)在于由于尺寸小而減小的安裝面積、薄且重量輕，以及由于低寄生電容或電感導(dǎo)致操作速度隨頻率的增加而提高。
其它優(yōu)點(diǎn)在于不需要形成孔洞，焊接區(qū)域和針腳可以減少，可以獲得高密度布線和裝配，并且可以降低制造PCB的成本。然而，SMT型的缺點(diǎn)在于難以檢測(cè)已焊接部分的外觀。
SMT型封裝的代表性實(shí)例包括四方扁平封裝(QFP)、塑料有引線芯片載體(PLCC)和球狀柵格陣列(BGA)。
同時(shí)，在PCB上安裝多個(gè)元件期間對(duì)于PCB的尺寸和厚度存在一些限制。近來，對(duì)于攜帶便利的纖薄移動(dòng)設(shè)備的需求增長(zhǎng)，因而，必須將集成和無源元件排列到PC表面上具有限定面積和高度的空間中。
可以制造薄芯片來滿足這種要求。不過，這樣會(huì)發(fā)生層間的加工問題和信號(hào)干擾問題。
換言之，將多層集成電路芯片集成到一個(gè)傳統(tǒng)集成電路芯片封裝模塊中。此時(shí)，集成電路芯片必須非常薄以便將多層芯片插入到具有限定厚度的封裝中。然而，由于集成電路芯片非常薄，因此難以處理發(fā)生在集成電路芯片之間的芯片和信號(hào)干擾問題。
同時(shí)，一種在PCB中嵌入集成電路芯片的技術(shù)被提出以補(bǔ)償不足的空間。
對(duì)于上述技術(shù)，日本專利特開No.11-274734公開了一種電子電路設(shè)備，其具有作為芯層的電路襯底、安裝在電路襯底上的電子元件、形成在電路襯底上的絕緣層和形成在絕緣層上電路。
圖1為其上安裝有芯片的傳統(tǒng)PCB的截面圖。
參照?qǐng)D1，在其上安裝有芯片的傳統(tǒng)PCB中，電路襯底10被用作芯層，并且在電路襯底的上和下面形成電路圖案12、18。
穿過電路襯底10形成通孔13以相互連接內(nèi)、外電路。將芯片16倒裝接合到電路襯底10上從而安裝在其上。形成在集成電路芯片16的焊墊上的焊接凸塊17被連接到電路襯底10上的焊環(huán)18上。
此外，將多個(gè)絕緣層22層疊到電路襯底10上，并且在每個(gè)絕緣層22上形成電路圖案25。
在此階段，將集成電路芯片29安裝到絕緣層22的最外層22的外表面上，并將其連接到位于最外絕緣層22表面上的線路圖案上。
然而，在將集成電路芯片嵌入PCB的傳統(tǒng)技術(shù)中，難以形成散熱通道，因而很難將該技術(shù)應(yīng)用到產(chǎn)生大量熱的集成電路芯片中。
此外，由于必須將PCB制造期間產(chǎn)生的灰塵控制到與半導(dǎo)體制造期間相同的水平，因此必須新建清潔室或必須嚴(yán)密控制灰塵水平，這是不希望的。

發(fā)明內(nèi)容
因此，牢記現(xiàn)有技術(shù)中存在的上述缺點(diǎn)完成本發(fā)明，并且本發(fā)明的目的在于提供PCB及其制造方法。在該方法中，在PCB中形成在其上將要安裝芯片封裝模塊的接觸部分，進(jìn)行層的層疊使得形成在襯底內(nèi)層上的接觸部分被暴露出來，并且將芯片封裝模塊倒裝接合到內(nèi)層的接觸部分，從而將厚的芯片封裝模塊安裝到在襯底表面具有限定高度的空間中。
可以通過提供其上安裝有芯片封裝模塊的PCB來達(dá)到上述目的，PCB包括具有形成在其上面的多個(gè)電接觸部分并且作為芯層的襯底。將芯片封裝模塊安裝到襯底上，并且芯片封裝模塊具有連接到所述電接觸部分的凸塊。將絕緣層層疊到襯底上，并且絕緣層具有其中將安裝芯片封裝模塊的孔。
此外，本發(fā)明提供一種制造其上安裝有芯片封裝模塊的PCB的方法。該方法包括第一步驟，形成第一抗蝕劑以在襯底一面的第一電路層的上面形成電接觸部分；第二步驟，將第一光敏物質(zhì)涂覆到襯底的第一電路層上，以在第一電路層上形成第一電路圖案，并且除去第一光敏物質(zhì)；第三步驟，在襯底上層疊絕緣層和第二電路層，并且穿過一部分絕緣層形成其中將安裝芯片封裝模塊的孔；第四步驟，涂覆第二光敏物質(zhì)以在第二電路層上形成第二電路圖案，并且在其上形成有第一抗蝕劑的暴露的襯底第一電路層上形成電接觸部分；和第五步驟，安裝芯片封裝模塊從而將芯片封裝模塊連接到形成在暴露的襯底第一電路層上的電接觸部分。
此外，本發(fā)明提供一種制造其上安裝有芯片封裝模塊的PCB的方法。該方法包括第一步驟，層疊絕緣層和第一電路層到其上形成有第一電路圖案的襯底一面上的第二電路層的上面；第二步驟，除去層疊在襯底上的、位置對(duì)應(yīng)于將安裝芯片封裝模塊的區(qū)域的絕緣層部分和第一電路層；第三步驟，在內(nèi)層和外層涂覆光敏物質(zhì)，以便光敏物質(zhì)緊密附著到內(nèi)層和外層，并且在光敏物質(zhì)上形成第二電路圖案以形成電接觸部分和在外層上形成第三電路圖案；第四步驟，使用形成在光敏物質(zhì)上的第二電路圖案進(jìn)行蝕刻工藝，以在外層上形成第三電路圖案和在內(nèi)層上形成電接觸部分；以及第五步驟，安裝芯片封裝模塊從而將芯片封裝模塊連接到形成在暴露的襯底第二電路層上的電接觸部分。
此外，本發(fā)明提供一種制造其上安裝有芯片封裝模塊的PCB的方法。該方法包括第一步驟，在襯底的第一電路層上形成包括將被連接到芯片封裝模塊的電接觸部分的第一電路圖案；第二步驟，將絕緣層和第二電路層層疊到其上形成有第一電路圖案的襯底一面的第一電路層的上面；第三步驟，除去層疊在襯底上的、位置對(duì)應(yīng)于將安裝芯片封裝模塊的區(qū)域的絕緣層部分和第二電路層；和第四步驟，安裝芯片封裝模塊從而將芯片封裝模塊連接到形成在暴露的襯底第一電路層上的電接觸部分。
此外，本發(fā)明提供一種制造其上安裝有芯片封裝模塊的PCB的方法。該方法包括第一步驟，在襯底的第一電路層上形成包括將被連接到芯片封裝模塊的電接觸部分的第一電路圖案；第二步驟，用抗蝕劑包圍電接觸部分；第三步驟，層疊穿過其中形成孔的絕緣層，從而將芯片封裝模塊安裝其中，同時(shí)將芯片封裝模塊連接到電接觸部分，并層疊第二電路層到絕緣層上；第四步驟，層疊光敏物質(zhì)到第二電路層上，在光敏物質(zhì)上形成第二電路圖案，其中位置對(duì)應(yīng)于孔的部分光敏物質(zhì)被除去，并且蝕刻所得襯底以在第二電路層上形成第三電路圖案；和第五步驟，安裝芯片封裝模塊從而將芯片封裝模塊連接到形成在暴露的襯底第一電路層上的電接觸部分。


由結(jié)合附圖的以下詳細(xì)描述可以更清楚地理解本發(fā)明的上述和其他目的、特征和其他優(yōu)點(diǎn)。
圖1為其上安裝有芯片的傳統(tǒng)PCB的截面圖；圖2為根據(jù)本發(fā)明的第一實(shí)施方案的其上安裝有芯片封裝模塊的PCB的截面圖；圖3a-3p為示出根據(jù)本發(fā)明的第一實(shí)施方案制造其上安裝有芯片封裝模塊的PCB的截面圖；圖4a-4q為示出根據(jù)本發(fā)明的第二實(shí)施方案制造其上安裝有芯片封裝模塊的PCB的截面圖；圖5a-5k為示出根據(jù)本發(fā)明的第三實(shí)施方案制造其上安裝有芯片封裝模塊的PCB的截面圖；圖6a-6l為示出根據(jù)本發(fā)明的第四實(shí)施方案制造其上安裝有芯片封裝模塊的PCB的截面圖；圖7a-7l為示出根據(jù)本發(fā)明的第五實(shí)施方案制造其上安裝有芯片封裝模塊的PCB的截面圖；圖8a-8m為示出根據(jù)本發(fā)明的第六實(shí)施方案制造其上安裝有芯片封裝模塊的PCB的截面圖；圖9a-9d為示出根據(jù)本發(fā)明的第七實(shí)施方案制造其上安裝有芯片封裝模塊的PCB的截面圖。
具體實(shí)施例方式
以下，將參照?qǐng)D2-9d給出對(duì)本發(fā)明的詳細(xì)描述。
圖2為根據(jù)本發(fā)明的第一實(shí)施方案的、其上安裝有芯片封裝模塊的PCB的截面圖。
參照?qǐng)D2，根據(jù)本發(fā)明的第一實(shí)施方案的、其上安裝有芯片封裝模塊的PCB包括作為芯層的覆銅層壓板210，層疊在覆銅層壓板210上的多個(gè)絕緣層231、233，多個(gè)電路層232、234，涂覆在外電路層232、234和暴露的內(nèi)電路層212上的阻焊膜240、241，芯片封裝模塊250，和插入在芯片封裝模塊250的凸塊242和內(nèi)電路層212的接觸部分之間的導(dǎo)電材料242。
覆銅層壓板210由絕緣材料制成，并包括具有預(yù)定厚度的絕緣層211和位于絕緣層211的兩面并具有電路圖案的銅箔層211、213。
在此，接觸部分形成在絕緣層211的一面上的銅箔層211上，芯片封裝模塊250的凸塊251能被倒裝接合到該接觸部分上。該接觸部分通過通孔214電連接到其它部分213。
另外，在層疊在覆銅層壓板211上面的絕緣層231上形成尺寸對(duì)應(yīng)于芯片封裝模塊250的溝槽，從而將芯片封裝模塊250倒裝接合到形成在內(nèi)電路層212中的接觸部分上。此外，暴露出內(nèi)電路層212的接觸部分。
芯片封裝模塊250通過溝槽使用貼在接觸部分上的凸塊來倒裝接合接觸部分，從而被安裝在PCB上。
在此階段，可應(yīng)用導(dǎo)電材料242以便改善芯片封裝模塊250的凸塊251和接觸部分之間的粘結(jié)強(qiáng)度。
此外，可在外電路層232和暴露的內(nèi)部電路層212上涂覆阻焊劑。
同樣，如圖2所示，通過采用引線框架，側(cè)壁連接是可行的，因而可以確保用于信號(hào)連接的多通道。
圖3a-3p為示出根據(jù)本發(fā)明的第一實(shí)施方案制造其上安裝有芯片封裝模塊的PCB的截面圖。
參照?qǐng)D3a，提供了作為芯層的電路襯底310。該電路襯底310由絕緣材料制成，并且包括具有預(yù)定厚度的絕緣層311，和位于絕緣層311的上下兩面的銅箔層312、313。此外，穿過電路襯底310形成多個(gè)通孔314以相互連接電路襯底的兩面上的電路。
參照?qǐng)D3b和3c，光敏物質(zhì)321、322被涂覆到電路襯底310的銅箔層312、313上。接著，通過曝光和顯影工藝有選擇地除去上層光敏物質(zhì)321以暴露未除去的部分銅箔層312，從而形成在其上安裝有芯片封裝模塊的部分。該光刻工藝可被分為照相工藝和絲網(wǎng)印刷工藝。使用其上印刷有電路圖案的布線圖膜，將照相工藝分為用干膜作為光敏材料的D/F工藝和用光敏液體的光敏液體工藝。
參照?qǐng)D3d，能夠在使用金或鎳的銅蝕刻工藝期間被用作電阻的抗蝕劑323被涂覆在銅箔層暴露部分上，從而在使用金或鎳進(jìn)行銅蝕刻工藝時(shí)防止銅箔層被蝕刻，從而提供電連接到待安裝芯片封裝模塊。此時(shí)，優(yōu)選通過鍍覆工藝來形成抗蝕劑323。
參照?qǐng)D3e，使用剝除工藝從銅箔層312、313的兩面除去光敏物質(zhì)321、322，并且進(jìn)一步涂覆光敏物質(zhì)324、325來形成電路，如圖3f所示。
此時(shí)，位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分光敏物質(zhì)324、325未被蝕刻。然而，其下的銅箔層將被蝕刻的剩余部分被曝光和顯影以暴露出將被蝕刻的部分銅箔層，如圖3g所示。
如圖3h所示，在使用光敏物質(zhì)324、325的電路圖案作為抗蝕劑形成銅箔的電路圖案之后，剝除作為抗蝕劑的光敏物質(zhì)324、325以完全形成銅箔的電路圖案。此時(shí)，不可除去抗蝕劑323。
接著，在如圖3i所示進(jìn)行蝕刻工藝從而在內(nèi)層上形成電路之后，通過剝除工藝除去光敏物質(zhì)324、325，并且進(jìn)一步層疊多個(gè)絕緣層331、333和電路層332、334。
如圖3j所示，為了除去位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分絕緣層331，通過使用激光或等離子體的工藝除去位于該部分絕緣層331上的銅箔。
接著，在如圖3k所示，除去位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分銅箔之后，通過能夠除去絕緣層331的激光或等離子體工藝除去位置也對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分絕緣層331。此時(shí)，如果需要，優(yōu)選控制絕緣層的去除從而防止所得襯底被過度移除。另外，優(yōu)選待除去的絕緣層的材料不同于不可除去的絕緣層的材料，從而防止不可被除去的絕緣層被蝕刻。
如圖3l所示，涂覆光敏材料335、336以在最外層332、334上形成電路。
如圖3m所示，將光敏材料335、336曝光和顯影以在其上形成電路圖案。此時(shí)，移除位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分光敏材料335、336，以便通過銅蝕刻工藝來去除位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的內(nèi)層312的暴露的銅箔部分。
如圖3n所示，使用作為抗蝕劑的光敏材料335、336的電路圖案和抗蝕劑323，在外電路層332、334和暴露的內(nèi)部銅箔層312上形成線路圖案。換言之，通過蝕刻工藝在所得襯底表面和內(nèi)層銅箔312、332、334上形成電路。
如圖3o所示，在通過剝除工藝徹底除去光敏材料335、336之后，將芯片封裝模塊安裝在襯底內(nèi)層表面上。當(dāng)必須除去形成在內(nèi)層上的抗蝕劑323時(shí)，必須通過抗蝕劑剝除工藝進(jìn)行移除，如圖3p所示。然而，如果抗蝕劑是通過鍍金形成，則優(yōu)選不除去抗蝕劑。
圖4a-4q為示出根據(jù)本發(fā)明的第二實(shí)施方案制造其上安裝有芯片封裝模塊的PCB的截面圖。
參照?qǐng)D4a，提供作為芯層的電路襯底410。該電路襯底410由絕緣材料制成，并且包括具有預(yù)定厚度的絕緣層411，和位于絕緣層411的上下兩面的銅箔層412、413。此外，穿過電路襯底410形成多個(gè)通孔414以相互連接電路襯底的兩面上的電路。
參照?qǐng)D4b和4c，光敏物質(zhì)421、422被涂覆到電路襯底410的銅箔層412、413上。接著，通過曝光和顯影工藝有選擇地除去上層光敏物質(zhì)421、422以暴露將不被除去的上面的部分銅箔層412，從而形成在其上安裝有芯片封裝模塊的部分。
參照?qǐng)D4d，能夠在使用金或鎳的銅蝕刻工藝中被用作電阻的抗蝕劑423被涂覆在銅箔層暴露部分上，從而在使用金或鎳進(jìn)行銅蝕刻工藝時(shí)防止銅箔層被蝕刻，從而提供電連接到待安裝芯片封裝模塊。此時(shí)，優(yōu)選通過鍍覆工藝來形成抗蝕劑423。
參照?qǐng)D4e，使用剝除工藝從銅箔層412、413的兩面除去光敏物質(zhì)421、422，并且進(jìn)一步涂覆光敏物質(zhì)424、425來形成電路，如圖4f所示。
在此階段，位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分光敏物質(zhì)424、425未被蝕刻。然而，其下的銅箔層將被蝕刻的剩余部分被曝光和顯影以暴露出將被蝕刻的部分銅箔層，如圖4g所示。
如圖4h所示，在使用光敏物質(zhì)424、425的電路圖案作為抗蝕劑形成銅箔的電路圖案之后，剝除作為抗蝕劑的光敏物質(zhì)424、425以完全形成銅箔的電路圖案。
接著，在如圖4i所示進(jìn)行蝕刻工藝從而在內(nèi)層上形成電路之后，通過剝除工藝除去光敏物質(zhì)424、425，并且進(jìn)一步層疊多個(gè)絕緣層431、433和電路層432、434。
如圖4j所示，為了除去位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分絕緣層431，通過使用激光或等離子體的工藝除去位于該部分絕緣層431上的銅箔。
接著，在如圖4k所示，除去位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分銅箔之后，通過能夠除去絕緣層431的激光或等離子體工藝除去位置也對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分絕緣層431。在此階段，如果需要，優(yōu)選控制絕緣層的去除從而防止所得襯底被過度移除。另外，優(yōu)選待除去的絕緣層的材料不同于不可除去的絕緣層的材料，從而防止不可被除去的絕緣層被蝕刻。
如圖4l所示，涂覆光敏材料435、436以在最外層432、434上形成電路。
如圖4m所示，將光敏材料435、436曝光和顯影以在其上形成電路圖案。此時(shí)，不除去位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分光敏材料435、436。
如圖4n所示，將抗蝕劑437、438涂覆在使用曝光和顯影工藝形成在光敏材料435、436上的電路圖案上。在此階段，優(yōu)選通過鍍覆工藝來進(jìn)行抗蝕劑437、438的涂覆。
如圖4o所示，除去光敏材料435、436，從而通過使用抗蝕劑437、438的電路圖案作為抗蝕劑在銅箔上形成線路圖案。
如圖4p所示，在通過剝除工藝除去光敏材料435、436之后，采用抗蝕劑437、438作為抗蝕劑，通過蝕刻工藝在所得襯底表面和內(nèi)層銅箔412、413、432、434上形成電路。
如圖4q所示，在通過剝除工藝徹底除去抗蝕劑437、438之后，將芯片封裝模塊安裝在襯底內(nèi)層表面上。如圖4q所示，當(dāng)必須除去形成在內(nèi)層上的抗蝕劑423時(shí)，必須通過抗蝕劑剝除工藝進(jìn)行移除。然而，如果抗蝕劑是通過鍍金形成，則優(yōu)選不除去抗蝕劑。
圖5a-5k為示出根據(jù)本發(fā)明的第三實(shí)施方案制造其上安裝有芯片封裝模塊的PCB的截面圖。
參照?qǐng)D5a，提供作為芯層的電路襯底510。該電路襯底510由絕緣材料制成，并且包括具有預(yù)定厚度的絕緣層511，和位于絕緣層511的上下兩面的銅箔層512、513。此外，穿過電路襯底510形成多個(gè)通孔514以相互連接電路襯底的兩面上的電路。
參照?qǐng)D5b和5c，光敏物質(zhì)521、522被涂覆到電路襯底510的銅箔層512、513上。接著，通過光刻工藝在位置對(duì)應(yīng)于為安裝芯片封裝模塊的區(qū)域的部分光敏物質(zhì)521、522上形成電路圖案，并且使用光敏物質(zhì)521、522作為抗蝕劑在銅箔層512、513上形成另一電路圖案。
如圖5d所示，通過剝除工藝除去光敏物質(zhì)521、522，并且如圖5e所示，進(jìn)一步形成多個(gè)絕緣層531、533和電路層532、534。
如圖5f所示，為了除去位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分絕緣層531，將光敏物質(zhì)535、536涂覆到最外層532、534上。
如圖5g所示，為了除去位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分絕緣層531，將光敏物質(zhì)535、536曝光和顯影以除去其位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分。接著進(jìn)行蝕刻工藝以除去位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的最外層的部分銅箔層532。
在完成光敏物質(zhì)531的功能之后，如圖5h所示，通過剝除工藝除去光敏物質(zhì)。接著，通過能夠使用激光或等離子體除去絕緣層531的工藝，除去位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分絕緣層531。此外，將光敏材料537、538涂覆到所得襯底的表面以在外層上形成電路。
如圖5i所示，通過曝光和顯影工藝在光敏材料537、538上形成電路。此時(shí)，在曝光工藝中，可以使用傳播路徑非常直的輻射，如UV輻射、X射線或激光來硬化位置對(duì)應(yīng)于其中不安裝芯片封裝模塊的區(qū)域的部分光敏材料537、538。
同樣，如圖5j所示，采用光敏材料537、538作為抗蝕劑，通過蝕刻工藝來同時(shí)蝕刻在所得襯底表面的銅箔532和其上將安裝芯片封裝模塊的內(nèi)層銅箔512。
如圖5k所示，在通過剝除工藝徹底除去光敏材料之后，在襯底內(nèi)層表面上安裝芯片封裝模塊。
圖6a-6l為示出根據(jù)本發(fā)明的第四實(shí)施方案制造其上安裝有芯片封裝模塊的PCB的截面圖。
參照?qǐng)D6a，提供作為芯層的電路襯底610。該電路襯底610由絕緣材料制成，并且包括具有預(yù)定厚度的絕緣層611，和位于絕緣層611的上下兩面的銅箔層612、613。此外，穿過電路襯底610形成多個(gè)通孔614以相互連接電路襯底的兩面上的電路。
參照?qǐng)D6b-6d，光敏物質(zhì)621、622被涂覆到電路襯底610的銅箔層612、613上。接著，通過光刻工藝在光敏物質(zhì)621、622上形成電路圖案，并且隨后使用光敏物質(zhì)621、622作為抗蝕劑在銅箔層612、613上形成另一電路圖案。從而，在位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分內(nèi)層612、613上和內(nèi)層的其它部分上形成電路圖案。
如圖6e所示，通過剝除工藝除去光敏物質(zhì)621、622，并且如圖6f所示，進(jìn)一步形成多個(gè)絕緣層631、633和電路層632、634。
如圖6g所示，為了除去位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分絕緣層631，將光敏物質(zhì)635、636涂覆到最外層632、634上。
如圖6h所示，為了除去位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分絕緣層631，將光敏物質(zhì)635曝光和顯影，以除去其位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分。接著，進(jìn)行蝕刻工藝以除去位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的最外層的部分銅箔層632。
在完成光敏物質(zhì)635的功能之后，如圖6i所示，通過剝除工藝除去光敏物質(zhì)。接著，如圖6j所示，通過能夠使用激光或等離子體除去襯底的絕緣層的工藝，除去位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分絕緣層631。
如圖6k所示，將光敏材料637、638涂覆到所得襯底表面上，并且隨后進(jìn)行曝光和顯影工藝以在外層上形成電路圖案。由于已經(jīng)在其上將安裝芯片封裝模塊的內(nèi)層612上形成了電路圖案，因此電路圖案形成在其上不安裝芯片封裝模塊的部分外層上。此時(shí)，在曝光工藝中，可以使用傳播路徑非常直的輻射，如UV輻射、X射線或激光來硬化位置對(duì)應(yīng)于其中銅箔不可被除去的區(qū)域的部分光敏材料637、638。
如圖6l所示，在通過采用光敏材料637、638作為抗蝕劑的蝕刻工藝來蝕刻所得襯底表面上的銅箔632，并且通過剝除工藝徹底除去光敏材料之后，將芯片封裝模塊安裝到襯底內(nèi)層表面上。
圖7a-7l為示出根據(jù)本發(fā)明的第五實(shí)施方案制造其上安裝有芯片封裝模塊的PCB的截面圖。
參照?qǐng)D7a，提供作為芯層的電路襯底710。該電路襯底710由絕緣材料制成，并且包括具有預(yù)定厚度的絕緣層711，和位于絕緣層711的上下兩面的銅箔層712、713。此外，穿過電路襯底710形成多個(gè)通孔714以相互連接電路襯底的兩面上的電路。
參照?qǐng)D7b-7d，光敏物質(zhì)721、722被涂覆到電路襯底710的銅箔層712、713上。接著，通過光刻工藝在光敏物質(zhì)721、722上形成電路圖案，并且隨后使用光敏物質(zhì)721、722作為抗蝕劑在銅箔層712、713上形成另一電路圖案。從而，在位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分內(nèi)層712、713上和內(nèi)層的其它部分上形成電路圖案。
如圖7e所示，通過剝除工藝除去光敏物質(zhì)721、722。
如圖7f所示，涂覆光敏物質(zhì)723、724以獲得抗蝕劑725的選擇性涂覆。
如圖7g所示，將光敏物質(zhì)723曝光和顯影，以暴露其上將涂覆抗蝕劑725的部分。
如圖7h所示，涂覆抗蝕劑725之后，通過剝除工藝除去光敏物質(zhì)723、724。在此階段，優(yōu)選使用鍍覆工藝來進(jìn)行抗蝕劑725的涂覆。
如圖7i所示，進(jìn)一步形成多個(gè)絕緣層726、728和電路層727、729。在此，其中將安裝芯片封裝模塊的部分絕緣層726已被除去，并且保留位置對(duì)應(yīng)于絕緣層部分的部分銅箔層727。因此，不需要蝕刻該部分絕緣層726來將芯片封裝模塊安裝到襯底中。
如圖7j所示，將光敏物質(zhì)730、731涂覆到最外層727、729上以在最外層727上形成電路圖案。
如圖7k所示，將光敏物質(zhì)730曝光和顯影以除去其位置對(duì)應(yīng)于最外層727的電路圖案的部分，從而在最外層727上形成電路圖案。在此階段，徹底除去位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分光敏物質(zhì)730。
此外，使用光敏物質(zhì)730作為抗蝕劑進(jìn)行蝕刻工藝以除去位置對(duì)應(yīng)于光敏物質(zhì)730的電路圖案的最外層的部分銅箔層727。
在完成光敏物質(zhì)730的功能之后，如圖7l所示，通過剝除工藝除去光敏物質(zhì)。從而，可以將芯片封裝模塊安裝到襯底內(nèi)層表面上。
圖8a-8m為示出根據(jù)本發(fā)明的第六實(shí)施方案制造其上安裝有芯片封裝模塊的PCB的截面圖。
參照?qǐng)D8a，提供作為芯層的電路襯底810。該電路襯底810由絕緣材料制成，并且包括具有預(yù)定厚度的絕緣層811，和位于絕緣層811的上下兩面的銅箔層812、813。此外，穿過電路襯底810形成多個(gè)通孔814以相互連接電路襯底的兩面上的電路。
參照?qǐng)D8b-8d，光敏物質(zhì)821、822被涂覆到電路襯底810的銅箔層812、813上。接著，通過光刻工藝在光敏物質(zhì)821、822上形成電路圖案，并且隨后使用光敏物質(zhì)821、822作為抗蝕劑在銅箔層812、813上形成另一電路圖案。從而，在位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分內(nèi)層812、813上和內(nèi)層其它部分上形成電路圖案。
如圖8e所示，通過剝除工藝除去光敏物質(zhì)821、822。
如圖8f所示，涂覆光敏物質(zhì)823、824以獲得抗蝕劑825的選擇性涂覆。
如圖8g所示，將光敏物質(zhì)823曝光和顯影，以暴露其上將涂覆抗蝕劑825的部分。
如圖8h所示，涂覆抗蝕劑825之后，通過剝除工藝除去光敏物質(zhì)823、824。在此階段，優(yōu)選使用鍍覆工藝來進(jìn)行抗蝕劑825的涂覆。
如圖8i所示，進(jìn)一步層疊多個(gè)絕緣層826、827。在此，其中將安裝芯片封裝模塊的部分絕緣層826已被除去。因此，不需要蝕刻該部分絕緣層826來將芯片封裝模塊安裝到襯底中。
如圖8j所示，進(jìn)行無電鍍和電鍍銅工藝來形成鍍覆層828、829。
如圖8k所示，將光敏物質(zhì)830、831涂覆到最外層828、829上以在最外層828、829上形成電路圖案。
如圖8l所示，將光敏物質(zhì)830曝光和顯影以除去其位置對(duì)應(yīng)于鍍覆層的電路圖案的部分，從而在鍍覆層828、829上形成電路圖案。此時(shí)，徹底除去位置對(duì)應(yīng)于其中將安裝芯片封裝模塊的區(qū)域的部分光敏物質(zhì)830。
此外，使用光敏物質(zhì)830作為抗蝕劑進(jìn)行蝕刻工藝以除去位置對(duì)應(yīng)于光敏物質(zhì)830的電路圖案的最外層的部分銅箔層828。
在完成光敏物質(zhì)830的功能之后，如圖8m所示，通過剝除工藝除去光敏物質(zhì)。從而，可以將芯片封裝模塊安裝到襯底內(nèi)層表面上。
同時(shí)，可以在本發(fā)明的所有上述實(shí)施方案中進(jìn)行圖9a-9d的工藝。
圖9a-9d為示出根據(jù)本發(fā)明的第七實(shí)施方案制造其上安裝有芯片封裝模塊的PCB的截面圖。
參照?qǐng)D9a，將阻焊油墨940涂覆到PCB的一整面上，從中根據(jù)前述實(shí)施方案的方法除去其中將安裝芯片封裝模塊的部分絕緣層931。
參照?qǐng)D9b，由涂覆到PCB上的阻焊油墨形成的阻焊層940在其位置對(duì)應(yīng)于芯片封裝模塊的焊料951處被除去。
如圖9c所示，可以將導(dǎo)電材料或非導(dǎo)電材料242涂覆到通過去除部分PCB阻焊層940而部分暴露的銅箔層912上，從而防止銅箔層氧化和改善安裝在PCB上的元件和銅箔層之間的粘結(jié)強(qiáng)度。在此階段，優(yōu)選通過鍍金來涂覆材料。
如圖9d所示，采用倒裝芯片方法將芯片封裝模塊安裝到PCB上。
已經(jīng)以示例的方式描述了本發(fā)明PCB的制造，并且應(yīng)該理解所用術(shù)語(yǔ)的目的是描述而不是限制?？梢砸罁?jù)以上教導(dǎo)對(duì)本發(fā)明進(jìn)行多種改進(jìn)和變化。因此，應(yīng)該理解在所附權(quán)利要求的范圍內(nèi)，本發(fā)明可以不同于所具體描述的方式實(shí)施。
如上所述，本發(fā)明的優(yōu)點(diǎn)在于由于將成品芯片封裝模塊安裝在PCB上，因此降低了所需的潔凈程度，消除了對(duì)額外設(shè)備和成本的要求。
本發(fā)明的另一優(yōu)點(diǎn)在于由于可以將芯片安置到更接近電源層，因此可以降低由干擾導(dǎo)致產(chǎn)生的噪聲。
本發(fā)明的又一優(yōu)點(diǎn)在于由于使用了引線框架，通過封裝的側(cè)壁以及通過封裝的底面進(jìn)行連接是可行的，因而可以為信號(hào)連接提供多條通道。
權(quán)利要求
1.一種其上安裝有芯片封裝模塊的印刷電路板，包括襯底，其具有形成在其上面的多個(gè)電接觸部分并且作為芯層；芯片封裝模塊，其安裝在襯底上并且具有連接到電接觸部分的凸塊；和絕緣層，其層疊在襯底上并且具有其中將安裝芯片封裝模塊的孔。
2.權(quán)利要求1所述的印刷電路板，還包括層疊在絕緣層上并且在其上形成電路圖案的電路層。
3.權(quán)利要求1或2所述的印刷電路板，還包括插入到電接觸部分和凸塊之間的導(dǎo)電材料，以改善電接觸部分和凸塊之間的粘結(jié)強(qiáng)度。
4.權(quán)利要求1或2所述的印刷電路板，還包括通過其將芯片封裝模塊的側(cè)壁電連接到電路層的引線框架，以向芯片封裝模塊提供信號(hào)。
5.權(quán)利要求1或2所述的印刷電路板，還包括涂覆在除電接觸部分之外的最外層部分上的阻焊劑。
6.一種制造其上安裝有芯片封裝模塊的印刷電路板的方法，包括第一步驟，形成第一抗蝕劑以在襯底一面的第一電路層的上面形成電接觸部分；第二步驟，將第一光敏物質(zhì)涂覆到襯底的第一電路層上，以在第一電路層上形成第一電路圖案，并且除去第一光敏物質(zhì)；第三步驟，在襯底上層疊絕緣層和第二電路層，并且穿過一部分絕緣層形成其中將安裝芯片封裝模塊的孔；第四步驟，涂覆第二光敏物質(zhì)以在第二電路層上形成第二電路圖案，并且在其上形成有第一抗蝕劑的暴露的襯底第一電路層上形成電接觸部分；和第五步驟，安裝芯片封裝模塊從而將芯片封裝模塊連接到形成在暴露的襯底第一電路層上的電接觸部分。
7.權(quán)利要求6所述的方法，其中第四步驟包括(a)將第二光敏物質(zhì)涂覆在最外電路層的上面；(b)在第二光敏物質(zhì)上形成對(duì)應(yīng)于最外電路層的第二電路圖案的第三電路圖案，并且除去位置對(duì)應(yīng)于所述孔的部分第二光敏物質(zhì)；以及(c)在其上層疊有第二光敏物質(zhì)的最外電路層上形成第二電路圖案，并且蝕刻內(nèi)層的暴露部分以形成電接觸部分。
8.權(quán)利要求6所述的方法，其中第四步驟包括(a)將第二光敏物質(zhì)涂覆在最外電路層的上面；(b)在第二光敏物質(zhì)上形成對(duì)應(yīng)于最外電路層的第二電路圖案的第三電路圖案；(c)在形成在第二光敏物質(zhì)上的第三電路圖案上形成第二抗蝕劑，并且除去第二光敏物質(zhì)；和(d)蝕刻在其上層疊有第二抗蝕劑的最外電路層部分和內(nèi)層的暴露部分，以形成最外電路層的第二電路圖案和內(nèi)層的電接觸部分。
9.權(quán)利要求6所述的方法，還包括在第四步驟之后，除去第二抗蝕劑的第六步驟。
10.權(quán)利要求6所述的方法，還包括在第四步驟之后，通過引線框架將芯片封裝模塊的側(cè)壁連接到第二電路層的第六步驟。
11.權(quán)利要求6或9所述的方法，還包括將阻焊劑涂覆到最外電路層和內(nèi)層的暴露部分上，并且蝕刻電接觸部分以將其除去的第七步驟；和在第四步驟之后，在位置對(duì)應(yīng)于被移除的電接觸部分的區(qū)域上形成導(dǎo)電材料的第八步驟。
12.一種制造其上安裝有芯片封裝模塊的印刷電路板的方法，包括第一步驟，層疊絕緣層和第一電路層到其上形成有第一電路圖案的襯底一面上的第二電路層的上面；第二步驟，除去層疊在襯底上的、位置對(duì)應(yīng)于將安裝芯片封裝模塊的區(qū)域的絕緣層部分和第一電路層；第三步驟，在內(nèi)層和外層涂覆光敏物質(zhì)，以便光敏物質(zhì)緊密附著到內(nèi)層和外層，并且在光敏物質(zhì)上形成第二電路圖案以形成電接觸部分和在外層上形成第三電路圖案；第四步驟，使用形成在光敏物質(zhì)上的第二電路圖案進(jìn)行蝕刻工藝，以在外層上形成第三電路圖案和在內(nèi)層上形成電接觸部分；以及第五步驟，安裝芯片封裝模塊從而將芯片封裝模塊連接到形成在暴露的襯底第二電路層上的電接觸部分。
13.權(quán)利要求12所述的方法，還包括將阻焊劑涂覆到最外電路層和內(nèi)層的暴露部分上，并且蝕刻電接觸部分以將其除去的第六步驟；和在第四步驟之后，在位置對(duì)應(yīng)于被移除的電接觸部分的區(qū)域上形成導(dǎo)電材料的第七步驟。
14.權(quán)利要求12所述的方法，還包括在第四步驟之后，通過引線框架將芯片封裝模塊的側(cè)壁連接到外電路層的第六步驟。
15.一種制造其上安裝有芯片封裝模塊的印刷電路板的方法，包括第一步驟，在襯底的第一電路層上形成包括將被連接到芯片封裝模塊的電接觸部分的第一電路圖案；第二步驟，將絕緣層和第二電路層層疊到其上形成有第一電路圖案的襯底一面的第一電路層的上面；第三步驟，除去層疊在襯底上的、位置對(duì)應(yīng)于將安裝芯片封裝模塊的區(qū)域的絕緣層部分和第二電路層；和第四步驟，安裝芯片封裝模塊從而將芯片封裝模塊連接到形成在暴露的襯底第一電路層上的電接觸部分。
16.權(quán)利要求15所述的方法，還包括將阻焊劑涂覆到最外電路層和內(nèi)層的暴露部分上，并且蝕刻電接觸部分以將其除去的第五步驟；和在第四步驟之后，在位置對(duì)應(yīng)于被移除的電接觸部分的區(qū)域上形成導(dǎo)電材料的第六步驟。
17.權(quán)利要求15所述的方法，還包括在第四步驟之后，通過引線框架將芯片封裝模塊的側(cè)壁連接到外電路層的第五步驟。
18.一種制造其上安裝有芯片封裝模塊的印刷電路板的方法，包括第一步驟，在襯底的第一電路層上形成包括將被連接到芯片封裝模塊的電接觸部分的第一電路圖案；第二步驟，用抗蝕劑包圍電接觸部分；第三步驟，層疊穿過其中形成孔的絕緣層，從而將芯片封裝模塊安裝其中，同時(shí)將芯片封裝模塊連接到電接觸部分，并層疊第二電路層到絕緣層上；第四步驟，層疊光敏物質(zhì)到第二電路層上，在光敏物質(zhì)上形成第二電路圖案，其中位置對(duì)應(yīng)于孔的部分光敏物質(zhì)被除去，并且蝕刻所得襯底以在第二電路層上形成第三電路圖案；和第五步驟，安裝芯片封裝模塊從而將芯片封裝模塊連接到形成在暴露的襯底第一電路層上的電接觸部分。
19.權(quán)利要求18所述的方法，其中當(dāng)在第三步驟中層疊第二電路層時(shí)，所述第二電路層緊密附著到內(nèi)層的暴露部分。
20.權(quán)利要求18所述的方法，還包括將阻焊劑涂覆到最外電路層和內(nèi)層的暴露部分上，并且蝕刻電接觸部分以將其除去的第六步驟；和在第四步驟之后，在位置對(duì)應(yīng)于被移除的電接觸部分的區(qū)域上形成導(dǎo)電材料的第七步驟。
21.權(quán)利要求18所述的方法，還包括在第四步驟之后，通過引線框架將芯片封裝模塊的側(cè)壁連接到外電路層的第六步驟。
全文摘要
公開了一種PCB及其制造方法。在多層PCB的內(nèi)層上形成接觸部分。形成溝槽以便暴露內(nèi)層的接觸部分。芯片封裝模塊被安裝到PCB上，同時(shí)被倒裝接合到內(nèi)層中暴露的接觸部分上。
文檔編號(hào)H05K3/00GK1750737SQ20051006353
公開日2006年3月22日 申請(qǐng)日期2005年4月8日 優(yōu)先權(quán)日2004年9月18日
發(fā)明者曺碩鉉, 柳彰燮, 鄭珍守, 安鎮(zhèn)庸 申請(qǐng)人:三星電機(jī)株式會(huì)社