出端，輸入端包括第二級動態(tài)電路的輸出端NET2、控制信號產生電路的輸出端CKBB和時鐘信號輸入端，數(shù)據(jù)輸出電路的輸出端即觸發(fā)器輸出端Q。時鐘信號輸入端輸入時鐘信號CK。
[0019]數(shù)據(jù)輸出電路由第九PMOS管、第九NMOS管、第十NMOS管、第五反相器、第六反相器和第七反相器組成。第九PMOS管的源極Ps9連接電源VDD，柵極Pg9連接第二級動態(tài)電路的輸出端NET2，漏極Pd9連接第五反相器的輸入端IN5并與第九NMOS管的漏極Nd9相連；第九NMOS管的源極Ns9接第十NMOS管的漏極NdlO，柵極Ng9連接控制信號產生電路的輸出端CKBB，漏極Nd9連接第九PMOS管的漏極Nd9 ;第十NMOS管的源極NslO接地VSS，柵極NglO連接第二級動態(tài)電路的輸出端NET2，漏極NdlO連接第九NMOS管的源極Ns9 ;第五反相器的輸入端IN5連接第九PMOS管的漏極Pd9和第九NMOS管的漏極Nd9并且和第七反相器的輸入端IN7相連，第五反相器的輸出端0UT5接第六反相器的輸入端IN6 ;第六反相器的輸入端IN6接第五反相器的輸出端0UT5，第六反相器的輸出端0UT6接第五反相器的輸入端IN5，第六反相器還帶有控制輸入端，分別接時鐘信號輸入端和第二級動態(tài)電路的輸出端NET2 ;第七反相器的輸入端IN7接第九PMOS管的漏極Pd9和第九NMOS管的漏極Nd9，第七反相器的輸出端0UT7接觸發(fā)器輸出端。
[0020]本發(fā)明帶有掃描結構的三級偽單相時鐘觸發(fā)器的工作過程如下:
[0021]首先是掃描輸入和數(shù)據(jù)輸入的選擇，當選擇信號SE為低電平時，選擇信號SE的反相信號SB為高電平，此時數(shù)據(jù)產生電路中，由第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管和第三NMOS管構成的數(shù)據(jù)輸入產生路徑被激活，數(shù)據(jù)線信號D有效；當SE為高電平時，由第三PMOS管、第四PMOS管、第五PMOS管、第四NMOS管、第五NMOS管和第三NMOS管組成的掃描輸入產生路徑被激活，掃描輸入SI有效。
[0022]當選擇信號SE為低電平時，觸發(fā)器開始傳輸數(shù)據(jù)線信號D。當時鐘信號CK為低電平時，電路進入預充階段，此時控制信號產生電路的輸出信號Cl為低電平，第一 PMOS管被打開，第二級動態(tài)電路的輸出端NET2通過第八PMOS管被上拉至高電平，第十NMOS管被打開；若數(shù)據(jù)線信號D為低電平，數(shù)據(jù)產生電路的輸出端NETl通過第一、第二 PMOS管被上拉至高電平，進而打開第二級動態(tài)電路中的第七NMOS管，當時鐘信號CK上跳變沿到來時，第二級動態(tài)電路的輸出端NET2通過第七、第八NMOS管被下拉至低電平，第九PMOS管被打開，第七反相器的輸入被上拉為高電平，進而得到一個低電平的輸出信號Q ;若數(shù)據(jù)線信號D為高電平，數(shù)據(jù)產生電路的輸出端NETl通過第一、第二、第三NMOS管被下拉至低電平，第七NMOS管不打開，當時鐘信號CK跳變?yōu)楦唠娖綍r，其經(jīng)過兩級反相的偽單相時鐘信號CKBB也會隨之跳變?yōu)楦?，進而打開第九NMOS管，將第七反相器的輸入端IN7下拉至低電平，從而得到一個高電平的輸出信號Q。其中偽單相時鐘CKBB的應用即平衡了傳數(shù)據(jù)低電平和高電平的傳輸時間，又消除了輸出Q的一個0-1-0的毛刺。
[0023]數(shù)據(jù)產生電路的輸出端NETl和第二級動態(tài)電路的輸出端NET2的高電平的保持是通過互相的反饋實現(xiàn)的，當時鐘信號CK為高電平時，若初始數(shù)據(jù)產生電路的輸出端NETl為低電平，則第六PMOS管會被打開，第二級動態(tài)電路的輸出端NET2通過第六PMOS管被上拉，保持高電平。此時，數(shù)據(jù)產生電路的輸出端NETl通過地四反相器和第六、第八NMOS管保持低電平；若初始數(shù)據(jù)產生電路的輸出端NETl為高電平，當時鐘信號CK為高電平時，第二級動態(tài)電路的輸出端NET2會通過第七、第八NMOS管被下拉并保持低電平，進而第七PMOS管被打開，數(shù)據(jù)產生電路的輸出端NETl通過第七PMOS管被上拉，保持高電平。
[0024]在數(shù)據(jù)輸出電路中，若時鐘信號CK為低電平時，第六反相器被打開，第七反相器的輸入端IN7會通過第五反相器和第六反相器進行數(shù)據(jù)保持，新的數(shù)據(jù)不會被傳輸出去。當時鐘信號CK上升沿到來時，新的數(shù)據(jù)才會通過第九PMOS管、第九NMOS管和第十NMOS管傳輸進來，然后通過第七反相器輸出。
[0025]采用本發(fā)明可以達到以下技術效果:
[0026]本發(fā)明具有帶有掃描結構的三級偽單相時鐘觸發(fā)器滿足了上述的四點要求。本發(fā)明采用了三級動態(tài)電路的結構，Tai泖T ^,要優(yōu)于傳統(tǒng)主從D觸發(fā)器，其保持時間T hold也比較小，優(yōu)于脈沖型D觸發(fā)器；在數(shù)據(jù)產生電路中，由于第二級動態(tài)電路的輸出端NET2控制的第三NMOS管與下拉網(wǎng)絡串聯(lián)的存在，在翻轉過程中，不會出現(xiàn)像上述專利可掃描的D觸發(fā)器一樣的競爭；偽單相時鐘CKBB的使用，不僅可以消除專利中D觸發(fā)器輸出的一個0-1-0的較大的毛刺，同時還能平衡觸發(fā)器傳低電平和傳高電平的速度；本發(fā)明采用了路徑不均衡的技術，在關鍵路徑(如數(shù)據(jù)傳輸路徑)和非關鍵路徑(如掃描輸入路徑和保持電路)上的晶體管數(shù)目和尺寸是不均衡的，這樣可以使觸發(fā)器的晶體管數(shù)目盡可能的少，尺寸盡可能小，達到減小面積的效果。
【附圖說明】
[0027]圖1是本發(fā)明總體結構圖。
[0028]圖2是本發(fā)明控制信號產生電路結構圖。
[0029]圖3是本發(fā)明數(shù)據(jù)產生電路結構圖。
[0030]圖4是本發(fā)明第二級動態(tài)電路結構圖。
[0031 ] 圖5是本發(fā)明數(shù)據(jù)輸出電路結構圖。
【具體實施方式】
[0032]本發(fā)明是一種帶有掃描結構的三級偽單相時鐘觸發(fā)器，以下將結合說明書附圖進一步闡述本發(fā)明。
[0033]圖1為本發(fā)明提出的帶有掃描結構的三級偽單相時鐘觸發(fā)器總體結構圖。它由控制信號產生電路、數(shù)據(jù)產生電路、第二級動態(tài)電路和數(shù)據(jù)輸出電路四個部分組成，它是上升沿觸發(fā)的觸發(fā)器，有四個輸入端和一個輸出端，觸發(fā)器的四個輸入端分別是數(shù)據(jù)線信號輸入端、時鐘信號輸入端、掃描輸入端和選擇信號輸入端；觸發(fā)器的輸出端輸出輸出信號Q，數(shù)據(jù)線信號D從數(shù)據(jù)線信號輸入端輸入；時鐘信號CK從時鐘信號輸入端輸入；掃描輸入SI從掃描輸入端輸入，選擇信號SE從選擇信號輸入端輸入，觸發(fā)器的輸出端輸出輸出信號D。
[0034]控制信號產生電路包含兩個輸入端和三個輸出端，控制信號產生電路的兩個輸入端為時鐘信號輸入端和選擇信號輸入端，控制信號產生電路的輸出端為輸出端CKBB，時鐘信號CK從時鐘信號輸入端輸入，選擇信號SE從選擇信號輸入端輸入，選擇信號SE經(jīng)反相器后輸出其反相信號SB，時鐘信號CK的反相信號與選擇信號SE的反相信號SB與非后輸出信號Cl，當選擇信號SE為低電平時，傳輸?shù)臄?shù)據(jù)為數(shù)據(jù)線信號D，當選擇信號SE為高電平時，傳輸?shù)臄?shù)據(jù)為掃描輸入SI。其中控制信號產生電路的輸出端CKBB輸出的CKBB信號為偽單相時鐘，即時鐘信號CK經(jīng)過兩級反相器后的時鐘信號，它的相位和時鐘信號CK相同。
[0035]圖2為控制信號產生電路，控制信號產生電路由第一與非門以及三個反相器組成。第一反相器的輸入端INl連接時鐘信號CK，第一反相器的輸出端OUTl連接第二反相器的輸入端IN2，第二反相器的輸出端0UT2為CKBB輸出端，第三反相器的輸入端IN3連接選擇信號SE，第三反相器的輸出端0UT3輸出選擇信號SE的反相信號SB，第一與非門的第一輸入端INMl連接第一反相器的輸出端OUTl，第一與非門的第二輸入端INM2連接第三反相器的輸出端0UT3，第一與非門的輸出端OUTMl輸出信號Cl。
[0036]圖3為數(shù)據(jù)產生電路。數(shù)據(jù)產生電路包含七個輸入端和一個輸出端，數(shù)據(jù)產生電路的輸入端包括Cl輸入端、數(shù)據(jù)線信號輸入端、掃描輸入端、選擇信號輸入端、SB輸入端、時鐘信號輸入端以及第二級動態(tài)電路的輸出端NET2，數(shù)據(jù)產生電路的輸出端為輸出端NETl0 Cl輸入端輸入信號Cl，數(shù)據(jù)線信號輸入端輸入數(shù)據(jù)線信號D，掃描輸入端輸入掃描輸入SI，