一種片上基準(zhǔn)時(shí)鐘產(chǎn)生電路及方法
【專利摘要】本發(fā)明公開了一種片上基準(zhǔn)時(shí)鐘產(chǎn)生電路及方法，所述片上基準(zhǔn)時(shí)鐘產(chǎn)生電路包括由多個(gè)延時(shí)單元級聯(lián)而成的全差分環(huán)形振蕩電路(10)、分別與每一延時(shí)單元連接的溫度補(bǔ)償電路(20)、與最后一級延時(shí)單元的兩個(gè)輸出端連接的比較器(30)以及與所述比較器(30)的輸出端連接的延時(shí)鎖相環(huán)(40)。實(shí)施本發(fā)明的有益效果是，通過采用溫度補(bǔ)償?shù)姆椒▽?shí)現(xiàn)振蕩電路的片上集成，且結(jié)合延時(shí)鎖相環(huán)對相位抖動(dòng)的低通濾波特性，在相對較低復(fù)雜度的條件下，實(shí)現(xiàn)了完全片上集成、高穩(wěn)定度的片上基準(zhǔn)時(shí)鐘產(chǎn)生電路。
【專利說明】一種片上基準(zhǔn)時(shí)鐘產(chǎn)生電路及方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種能夠?qū)崿F(xiàn)高穩(wěn)定度、全集成以及低成本片上基準(zhǔn)時(shí)鐘信號的片上基準(zhǔn)時(shí)鐘產(chǎn)生電路及方法。

【背景技術(shù)】
[0002]對于大多數(shù)系統(tǒng)級芯片設(shè)計(jì)來說，振蕩電路是必不可少的組成部分，它能為芯片提供時(shí)鐘。在無線射頻通信系統(tǒng)中，基準(zhǔn)時(shí)鐘的穩(wěn)定度決定了頻率合成的精度，影響數(shù)據(jù)傳輸與處理的準(zhǔn)確性。在數(shù)字系統(tǒng)中，系統(tǒng)的穩(wěn)定可靠工作也嚴(yán)重依賴時(shí)鐘的穩(wěn)定度。當(dāng)前主要有兩種方式為系統(tǒng)提供基準(zhǔn)時(shí)鐘:晶體和振蕩電路。
[0003]晶體可以分為有源晶體和無源晶體，其中有源晶體的振蕩頻率隨溫度、工藝及電源電壓的變化具有極高的穩(wěn)定度，因而高精度、高穩(wěn)定系統(tǒng)中多采用晶體振蕩器產(chǎn)生電路系統(tǒng)所需的基準(zhǔn)時(shí)鐘，但缺點(diǎn)是晶體與現(xiàn)有集成電路工藝無法兼容，因此系統(tǒng)集成度無法提聞，成本較聞。
[0004]隨著集成電路工藝的不斷發(fā)展和成熟，集成到片上的振蕩電路也得到了大量使用。但是在目前大量使用的標(biāo)準(zhǔn)CMOS工藝中，在工藝、電源電壓和溫度變化條件下，實(shí)現(xiàn)高穩(wěn)定度的片上基準(zhǔn)時(shí)鐘產(chǎn)生電路仍然面臨著諸多挑戰(zhàn)。針對以上問題，目前主要采用基于RC自校準(zhǔn)的方法設(shè)計(jì)的片上振蕩器，但該方法需要片外具有的較小溫度系數(shù)的分立電阻和電容，而分立器件的使用不利于集成度的提高和降低成本，且額外的校準(zhǔn)電路又占用較大的芯片面積。


【發(fā)明內(nèi)容】

[0005]本發(fā)明要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)的上述缺陷，提供一種能夠?qū)崿F(xiàn)高穩(wěn)定度、全集成以及低成本片上基準(zhǔn)時(shí)鐘信號的片上基準(zhǔn)時(shí)鐘產(chǎn)生電路及方法。
[0006]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:構(gòu)造一種片上基準(zhǔn)時(shí)鐘產(chǎn)生電路，包括由多個(gè)延時(shí)單元級聯(lián)而成的全差分環(huán)形振蕩電路、分別與每一延時(shí)單元連接的溫度補(bǔ)償電路、與最后一級延時(shí)單元的兩個(gè)輸出端連接的比較器以及與所述比較器的輸出端連接的延時(shí)鎖相環(huán)；
[0007]所述溫度補(bǔ)償電路用于輸出隨溫度變化的控制電壓至所述全差分環(huán)形振蕩電路；
[0008]所述全差分環(huán)形振蕩電路用于根據(jù)接收到的所述控制電壓輸出差分時(shí)鐘信號至所述比較器；
[0009]所述比較器用于將接收到的所述差分時(shí)鐘信號轉(zhuǎn)換為軌到軌方波信號至所述延時(shí)鎖相環(huán)；
[0010]所述延時(shí)鎖相環(huán)用于根據(jù)接收到的所述軌到軌方波信號輸出穩(wěn)定的基準(zhǔn)時(shí)鐘信號。
[0011]在上述片上基準(zhǔn)時(shí)鐘產(chǎn)生電路中，每一延時(shí)單元均包括晶體管Ml?M7，其中:所述晶體管M7的柵極與所述溫度補(bǔ)償電路的輸出端連接，所述晶體管M7的源極與電源連接，所述晶體管M7的漏極分別與所述晶體管M3、M4、M5以及晶體管M6的源極連接，所述晶體管M3的柵極分別與所述晶體管M3的漏極、所述晶體管M4的漏極、所述晶體管M5的柵極以及所述晶體管Ml的漏極連接，所述晶體管M6的柵極分別與所述晶體管M6的漏極、所述晶體管M5的漏極、所述晶體管M4的柵極以及所述晶體管M2的漏極連接；
[0012]其中:所述晶體管Ml的柵極和晶體管M2的柵極為延時(shí)單元的兩個(gè)輸入端，延時(shí)單元根據(jù)所述兩個(gè)輸入端接收的輸入信號的電平導(dǎo)通或者截止以控制該延時(shí)單元輸出節(jié)點(diǎn)的寄生電容的放電；通過控制流過所述晶體管M3和晶體管M6的電流大小以控制該延時(shí)單元輸出節(jié)點(diǎn)的寄生電容的充電，進(jìn)而調(diào)整所述全差分振蕩電路輸出的差分時(shí)鐘信號的頻率。
[0013]在上述片上基準(zhǔn)時(shí)鐘產(chǎn)生電路中，所述延時(shí)單元輸出節(jié)點(diǎn)包括第一輸出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)，其中:所述第一輸出節(jié)點(diǎn)為所述晶體管M3和所述晶體管Ml的連接點(diǎn)，所述第二輸出節(jié)點(diǎn)為所述晶體管M6和所述晶體管M2的連接點(diǎn)。
[0014]在上述片上基準(zhǔn)時(shí)鐘廣生電路中，每一延時(shí)單兀均還包括晶體管M8、M9和晶體管MlO以及開關(guān)S1、S2和開關(guān)S3 ;其中:所述開關(guān)SI的一端、開關(guān)S2的一端及開關(guān)S3的一端均與所述溫度補(bǔ)償電路的輸出端連接，所述開關(guān)SI的另一端與所述晶體管M8的柵極連接，所述開關(guān)S2的另一端與所述晶體管M9的柵極連接，所述開關(guān)S3的另一端與所述晶體管MlO的柵極連接；所述晶體管M8、M9及晶體管MlO的源極均與所述電源連接，所述晶體管M8、M9及晶體管MlO的漏極均與所述晶體管M7的漏極連接。
[0015]在上述片上基準(zhǔn)時(shí)鐘產(chǎn)生電路中，所述晶體管Ml和晶體管M2為N型MOS管，所述晶體管M3?晶體管MlO均為P型MOS管。
[0016]在上述片上基準(zhǔn)時(shí)鐘產(chǎn)生電路中，所述溫度補(bǔ)償電路包括用于輸出偏置電壓的偏置電路、與所述偏置電路連接，且用于對接收到的所述偏置電壓進(jìn)行隔離放大的隔離放大單元以及與所述隔離放大單元連接，且用于輸出隨溫度變化的控制電壓的控制電壓產(chǎn)生電路。
[0017]在上述片上基準(zhǔn)時(shí)鐘產(chǎn)生電路中，所述偏置電路包括晶體管Ml’?M4’以及電阻R4，所述隔離放大單元包括運(yùn)算放大器以及電阻R2和電阻R3，所述控制電壓產(chǎn)生電路包括晶體管M5’、三極管Ql以及電阻R1，其中:所述晶體管M3’、M4’和晶體管M5’為P型MOS管，所述晶體管Ml’和M2’為N型MOS管，所述三極管Ql為PNP型三極管；
[0018]所述晶體管M3’和晶體管M4’的源極均與電源連接，所述晶體管M3’的柵極和所述晶體管M4’的柵極連接，所述晶體管M3’的漏極分別與所述晶體管Ml’的漏極和柵極連接，所述晶體管M4’的漏極分別與其柵極及所述晶體管M2’的漏極連接，所述晶體管Ml’的柵極和所述晶體管M2’的柵極連接，所述晶體管M2’的源極經(jīng)所述電阻R4接地，所述晶體管Ml’的源極接地；所述運(yùn)算放大器的同相輸入端與所述晶體管M4’的漏極連接，所述運(yùn)算放大器的輸出端經(jīng)串聯(lián)連接的電阻R2和電阻R3接地，所述運(yùn)算放大器的反相輸入端與所述電阻R2和電阻R3的連接點(diǎn)連接；所述晶體管M5’的源極與所述運(yùn)算放大器的輸出端連接，所述晶體管M5’的柵極與其漏極連接，所述晶體管M5’的漏極經(jīng)所述電阻Rl與所述三極管Ql的發(fā)射極連接，所述三極管Ql的基極與集電極連接并接地，所述晶體管M5’的漏極輸出電壓為所述溫度補(bǔ)償電路輸出的所述控制電壓。
[0019]在上述片上基準(zhǔn)時(shí)鐘產(chǎn)生電路中，所述延時(shí)鎖相環(huán)包括依次電連接的鑒頻、鑒相器、電荷泵控制電路、環(huán)路濾波器、電壓-電流轉(zhuǎn)換模塊及延時(shí)線；
[0020]所述鑒頻、鑒相器用于比較比較器輸出的所述軌到軌方波信號與所述延時(shí)鎖相環(huán)輸出的所述基準(zhǔn)時(shí)鐘信號的相位，并根據(jù)比較結(jié)果控制所述電荷泵電路對所述環(huán)路濾波器的充、放電，所述環(huán)路濾波器輸出電壓給所述電壓-電流轉(zhuǎn)換模塊，所述電壓-電流轉(zhuǎn)換模塊將所述環(huán)路濾波器輸出的電壓的變化轉(zhuǎn)換成電流的變化，再通過所述延時(shí)線控制延時(shí)線延時(shí)的變化以得到高穩(wěn)定度的基準(zhǔn)時(shí)鐘信號。
[0021 ] 在上述片上基準(zhǔn)時(shí)鐘產(chǎn)生電路中，所述電荷泵控制電路包括第一電流源和第二電流源，晶體管Ml”和M2”，其中:所述晶體管Ml”為P型MOS管，所述晶體管M2”為N型MOS管，所述第一電流源與所述晶體管Ml”的源極連接，所述晶體管Ml”的漏極分別與所述晶體管M2”的漏極和所述環(huán)形濾波器連接，所述晶體管M2”的源極經(jīng)所述第二電流源接地，所述晶體管Ml”的柵極和晶體管M2”的柵極與所述鑒頻、鑒相器的輸出端連接。
[0022]在上述片上基準(zhǔn)時(shí)鐘產(chǎn)生電路中，所述環(huán)形濾波器包括電阻R及晶體管M3”和晶體管M4”，其中:所述電阻R的一端分別與所述晶體管Ml”的漏極、所述晶體管M4”的柵極以及所述電壓-電流轉(zhuǎn)換模塊連接，所述電阻R的另一端與所述晶體管M3”的柵極連接，所述晶體管M3”的源極和漏極以及所述晶體管M4”的源極和漏極均接地，所述晶體管M3”和晶體管M4”為N型MOS管。
[0023]還提供一種片上基準(zhǔn)時(shí)鐘產(chǎn)生方法，所述方法包括:
[0024]溫度補(bǔ)償電路輸出隨溫度變化的控制電壓；
[0025]全差分環(huán)形振蕩電路根據(jù)所述控制電壓輸出差分時(shí)鐘信號；
[0026]比較器將所述差分時(shí)鐘信號轉(zhuǎn)換為軌到軌方波信號；
[0027]延時(shí)鎖相環(huán)以所述軌到軌方波信號為參考時(shí)鐘信號，輸出穩(wěn)定的基準(zhǔn)時(shí)鐘信號。
[0028]實(shí)施本發(fā)明的片上基準(zhǔn)時(shí)鐘產(chǎn)生電路及方法，具有以下有益效果:通過采用溫度補(bǔ)償?shù)姆椒▽?shí)現(xiàn)振蕩電路的片上集成，且結(jié)合延時(shí)鎖相環(huán)對相位抖動(dòng)的低通濾波特性，在不額外增加電路復(fù)雜度的條件下，實(shí)現(xiàn)了完全片上集成、高穩(wěn)定度的片上基準(zhǔn)時(shí)鐘產(chǎn)生電路。

【專利附圖】

【附圖說明】
[0029]下面將結(jié)合附圖及實(shí)施例對本發(fā)明作進(jìn)一步說明，附圖中:
[0030]圖1是本發(fā)明一種片上基準(zhǔn)時(shí)鐘產(chǎn)生電路實(shí)施例的結(jié)構(gòu)示意圖；
[0031]圖2是圖1中每個(gè)延時(shí)單元的電路示意圖；
[0032]圖3是圖1中溫度補(bǔ)償電路的電路示意圖；
[0033]圖4是圖1中延時(shí)鎖相環(huán)的電路示意圖。

【具體實(shí)施方式】
[0034]為了對本發(fā)明的技術(shù)特征、目的和效果有更加清楚的理解，現(xiàn)對照附圖詳細(xì)說明本發(fā)明的【具體實(shí)施方式】。
[0035]如圖1所示，為本發(fā)明一種片上基準(zhǔn)時(shí)鐘產(chǎn)生電路實(shí)施例的結(jié)構(gòu)示意圖，該片上基準(zhǔn)時(shí)鐘產(chǎn)生電路包括由多個(gè)完全相同的延時(shí)單元級聯(lián)而成的全差分環(huán)形振蕩電路10、分別與每一延時(shí)單元連接的溫度補(bǔ)償電路20、與最后一級延時(shí)單元的兩個(gè)輸出端連接的比較器30以及與比較器30的輸出端連接的延時(shí)鎖相環(huán)40。其中:因全差分環(huán)形振蕩電路10由多個(gè)完全相同的延時(shí)單元級聯(lián)而成，使得在溫度補(bǔ)償電路20的控制下，能夠獲得具有穩(wěn)定的差分時(shí)鐘信號，從功耗、面積及起振條件等折中考慮，在本實(shí)施例中全差分環(huán)形振蕩電路10優(yōu)選為采用3個(gè)延時(shí)單元11至13級聯(lián)而成，如圖1所示。
[0036]具體地，從第一級延時(shí)單元11的兩個(gè)輸出端輸出的信號被供給至第二級延時(shí)單元12的兩個(gè)輸入端，從第二級延時(shí)單元12的兩個(gè)輸出端輸出的信號被供給至第三級延時(shí)單元13的兩個(gè)輸入端，從第三級(最后一級)延時(shí)單元13的兩個(gè)輸出端輸出的信號又被供給至第一級延時(shí)單元11的兩個(gè)輸入端。第一級延時(shí)單元11的兩個(gè)輸出端和第二級延時(shí)單元12的兩個(gè)輸出端輸出的信號分別被供給至相反相位的輸入端，第三級延時(shí)單元13的兩個(gè)輸出端輸出的信號以反相狀態(tài)被供給至第一級延時(shí)單元11的兩個(gè)輸入端，即每一級延時(shí)單元輸出的正相端連接下一級的反相輸入端，每一級輸出的反相端連接下一級的正相輸入端，該結(jié)構(gòu)具有較高的對共模噪聲和偶次諧波的抑制能力。
[0037]如圖2所示,為圖1中每個(gè)延時(shí)單元的電路示意圖，每個(gè)延時(shí)單元均包括晶體管Ml?M10，其中:在本實(shí)施例中，晶體管Ml和晶體管M2為N型MOS管，晶體管M3?晶體管MlO均為P型MOS管。具體地，晶體管M7的柵極與溫度補(bǔ)償電路20的輸出端連接，晶體管M7的源極與電源Vdd連接，晶體管M7的漏極分別與晶體管M3、M4、M5以及晶體管M6的源極連接，晶體管M3的柵極分別與晶體管M3的漏極、晶體管M4的漏極、晶體管M5的柵極以及晶體管Ml的漏極連接，晶體管M6的柵極分別與晶體管M6的漏極、晶體管M5的漏極、晶體管M4的柵極以及晶體管M2的漏極連接，晶體管Ml和M2的源極接地。另外，開關(guān)SI?S3及晶體管M8?MlO用于進(jìn)行頻率調(diào)節(jié)，在溫度補(bǔ)償電路20輸出的控制電壓Vc恒定時(shí)，通過數(shù)字邏輯控制SI?S3的開關(guān)狀態(tài)可以修正在工藝及制造過程引起的頻率偏差。開關(guān)SI的一端、開關(guān)S2的一端及開關(guān)S3的一端均與溫度補(bǔ)償電路20的輸出端連接,開關(guān)SI的另一端與晶體管M8的柵極連接，開關(guān)S2的另一端與晶體管M9的柵極連接，開關(guān)S3的另一端與晶體管MlO的柵極連接；晶體管M8、M9及晶體管MlO的源極均與電源Vdd連接，晶體管M8、M9及晶體管MlO的漏極均與晶體管M7的漏極連接。
[0038]在上述電路中，每個(gè)延時(shí)單元從兩個(gè)輸入端獲得的差分輸入信號Vip、Vin分別供給晶體管Ml和M2的柵極，并分別在第一輸出節(jié)點(diǎn)Von及第二輸出節(jié)點(diǎn)Vop輸出信號，第一輸出節(jié)點(diǎn)為晶體管M3和晶體管Ml的連接點(diǎn)，第二輸出節(jié)點(diǎn)為晶體管M6和晶體管M2的連接點(diǎn)。其中:晶體管Ml和晶體管M2為輸入信號對管，通過差分輸入信號Vip、Vin來分別控制晶體管Ml和M2的開啟或關(guān)斷，從而控制輸出節(jié)點(diǎn)Von、Vop的寄生電容的放電；晶體管M3和M6以二極管形式連接，電流通過晶體管M3和M6向輸出節(jié)點(diǎn)Von、Vop的寄生電容充電，因此，在器件參數(shù)一定的情況下，可以通過控制流過晶體管M3和M6電流的大小來調(diào)節(jié)晶體管M3和M6的等效電阻，進(jìn)而改變充電的時(shí)間常數(shù)，達(dá)到調(diào)整振蕩頻率的目的。
[0039]在正常情況下，開關(guān)SI和開關(guān)S2處于斷開狀態(tài)，開關(guān)S3處于閉合狀態(tài)，但在溫度補(bǔ)償電路輸出的控制電壓Vc—定的條件下，可以通過數(shù)字邏輯控制開關(guān)SI至開關(guān)S3的開關(guān)狀態(tài)來調(diào)節(jié)振蕩頻率，修正在工藝及制造過程中引起的頻率偏差。根據(jù)電路結(jié)構(gòu)，通過控制開關(guān)SI至S3的開關(guān)狀態(tài)便可以控制流過晶體管M3和M6的電流的大小，進(jìn)而調(diào)節(jié)晶體管M3和M6的等效電阻，從而實(shí)現(xiàn)調(diào)整振蕩頻率的目的，在該過程中，開關(guān)SI調(diào)節(jié)電流的能力最小，開關(guān)S3調(diào)節(jié)電流的能力最大。以第一級延時(shí)單元11為例，第一級延時(shí)單元輸出節(jié)點(diǎn)Von的寄生電容主要包括第一級延時(shí)單元11中晶體管M3和M5的寄生電容以及下一級即第二級延時(shí)單元12中晶體管Ml的寄生電容；第一級延時(shí)單元輸出節(jié)點(diǎn)Vop的寄生電容主要包括本級即第一級延時(shí)單元11中晶體管M4和M6柵-源極間的寄生電容及下一級即第二級延時(shí)單元12中晶體管M2等效為到地的寄生電容。
[0040]在圖2中，晶體管M4和M5構(gòu)成鎖存器，可以迅速將輸出節(jié)點(diǎn)Vop、Von拉高，從而增大輸出節(jié)點(diǎn)Vop、Von的輸出擺幅，提高了該全差分環(huán)形振蕩器的信噪比。此外，由溫度補(bǔ)償電路20輸出的控制電壓Vc通過控制晶體管M7至MlO的柵極電壓來控制延時(shí)單元的電流大小(流過晶體管M3和M6的電流之和)，從而控制延時(shí)時(shí)間。因此，在器件參數(shù)確定(MOS管寬長比)的情況下，由于溫度變化將導(dǎo)致晶體管載流子遷移率、閾值電壓、柵氧化層電容等參數(shù)發(fā)生微弱的改變，因此，由圖2所示的由多個(gè)延時(shí)單元級聯(lián)構(gòu)成的全差分環(huán)形振蕩電路，在控制電壓Vc保持恒定的情況下，全差分環(huán)形振蕩電路10輸出的差分時(shí)鐘信號頻率將隨溫度而變化。
[0041]而本發(fā)明通過采用溫度補(bǔ)償電路20，從而使全差分環(huán)形振蕩電路10輸出的差分時(shí)鐘信號頻率隨溫度變化保持恒定，即振蕩信號頻率隨溫度變化保持恒定。如圖3所示，為圖1中溫度補(bǔ)償電路20的電路示意圖，用于輸出隨溫度變化的控制電壓Vc給每一延時(shí)單元，該溫度補(bǔ)償電路20包括依次連接的偏置電路201、隔離放大單元202及控制電壓產(chǎn)生電路203，偏置電路201用于輸出偏置電壓給隔離放大單元202，隔離放大單元202用于將接收到的偏置電壓進(jìn)行隔離放大后輸出給控制電壓產(chǎn)生電路203，控制電壓產(chǎn)生電路203將從隔離放大單元202接收到的電壓作為電源電壓，輸出控制電壓Vc。具體地，偏置電路201包括晶體管Ml’?M4’以及電阻R4，隔離放大單元202包括運(yùn)算放大器Ul以及電阻R2和電阻R3，控制電壓產(chǎn)生電路203包括晶體管M5’、三極管Ql以及電阻R1，其中:晶體管M3’、M4’和晶體管M5’為P型MOS管，晶體管Ml’和M2’為N型MOS管，三極管Ql為PNP型三極管。具體地，晶體管M3’和晶體管M4’的源極均與電源Vdd連接，晶體管M3’的柵極和晶體管M4’的柵極連接，晶體管M3’的漏極分別與晶體管Ml’的漏極和柵極連接，晶體管M4’的漏極分別與其柵極及晶體管M2’的漏極連接，晶體管Ml’的柵極和晶體管M2’的柵極連接，晶體管M2’的源極經(jīng)電阻R4接地，晶體管Ml’的源極接地。運(yùn)算放大器Ul的同相輸入端與晶體管M4’的漏極連接，運(yùn)算放大器Ul的輸出端經(jīng)串聯(lián)連接的電阻R2和電阻R3接地，運(yùn)算放大器Ul的反相輸入端與電阻R2和電阻R3的連接點(diǎn)連接；晶體管M5’的源極與運(yùn)算放大器Ul的輸出端連接，晶體管M5’的柵極與其漏極連接，晶體管M5’的漏極經(jīng)電阻Rl與三極管Ql的發(fā)射極連接，三極管Ql的基極與集電極連接并接地，晶體管M5’的漏極輸出電壓即為溫度補(bǔ)償電路20輸出的控制電壓Vc。
[0042]在上述溫度補(bǔ)償電路中，隔離放大單元202檢測晶體管M4’柵-源極電壓并放大得到VTKEF。Vteef與工藝角相關(guān)，其在給控制電壓產(chǎn)生電路203提供電源電壓的同時(shí)也實(shí)現(xiàn)了工藝補(bǔ)償，由于三極管Ql基極與發(fā)射極間固有的電壓Vbe具有負(fù)溫度特性，通過調(diào)節(jié)控制電壓產(chǎn)生電路203中P型MOS管M5’的寬長比以及電阻Rl的大小，進(jìn)而可以調(diào)節(jié)輸出的控制電壓Vc的斜率。
[0043]結(jié)合圖2和圖3，最終可以實(shí)現(xiàn)全差分環(huán)形振蕩電路輸出的振蕩頻率隨溫度變化時(shí)的恒定，其具體實(shí)現(xiàn)過程如下:根據(jù)圖2的電路示意圖，可以將每一延時(shí)單元的延時(shí)時(shí)間常數(shù)等效為:
[0044]τ = RCl (I)
[0045]其中從為延時(shí)單元輸出節(jié)點(diǎn)電容總和，R為晶體管M6跨導(dǎo)gm6的倒數(shù)，其關(guān)系式為:
[0046]
R = 1/^6 = ψμΡ CJvdd—K -\νιΙψ 丨)jXh](2)
[0047]其中:Cm分別為MOS管M6的載流子遷移率和柵氧化層電容，(f),為晶體
W
管M6的寬長比，(γ)-為晶體管M7的寬長比，Vthp代表P型MOS管M6的閾值電壓(開啟電壓)，Q為每一級延時(shí)單元輸出節(jié)點(diǎn)電容總和，Cl等于Vtjp或者Vm節(jié)點(diǎn)的寄生電容總和，即Cl = Cvop = Cvon ;輸出節(jié)點(diǎn)Von的寄生電容Cvm主要包括本級晶體管M3和M5的寄生電容以及下一級晶體管Ml的寄生電容；輸出節(jié)點(diǎn)Vop的寄生電容Cvtjp主要包括本級晶體管M4和M6柵-源極間的寄生電容及下一級晶體管M2等效為到地的寄生電容。
[0048]因本實(shí)施例中由三級延時(shí)單元通過首尾級聯(lián)的方式構(gòu)成全差分環(huán)形振蕩電路，其輸出的差分時(shí)鐘信號頻率可通過時(shí)間常數(shù)τ與延時(shí)單元個(gè)數(shù)(N)相乘后取倒數(shù)進(jìn)行計(jì)算，結(jié)合式(I)和式(2)，可計(jì)算出該差分環(huán)形振蕩電路輸出的差分時(shí)鐘信號的頻率為:
[0049]

1.1 Π? ~~w ~
MpC0X(VDD-Vc~Yll
f =--~廣 3)
縦INCl
[0050]其中:在本實(shí)施例中N = 3。
[0051 ] 在標(biāo)準(zhǔn)CMOS工藝中，晶體管M6的跨導(dǎo)gm6隨著工作環(huán)境溫度微小變化，直接影響了全差分環(huán)形振蕩電路輸出信號的頻率，因此在本發(fā)明中通過采用溫度補(bǔ)償電路，利用與標(biāo)準(zhǔn)CMOS工藝相兼容的PN結(jié)負(fù)溫度系數(shù)特性設(shè)計(jì)針對其輸出的控制電壓Vc的調(diào)節(jié)機(jī)制，以補(bǔ)償全差分環(huán)形振蕩電路輸出信號頻率隨溫度的變化。
[0052]式(3)中μ p、Cm以及Vthp與溫度T具有如下關(guān)系:
[0053]μ ρ Γ2'2 (4)
[0054]IvthpI = Ivthp0I (1+αντΤ) (5)
[0055]Cox = Cox0 (1+ciC0XT) (6)
[0056]Cl = CL0(l+aCLT) (7)
[0057]其中:aVT、acox> α α分別為晶體管的閾值電壓、柵氧化層電容以及延時(shí)單元中負(fù)載等效電容的溫度系數(shù)，而IvthpciUcra^cui分別為各值在O溫度時(shí)刻的初始值，這些參數(shù)的值均為已知的固定值。
[0058]將式(4)?式(7)代入式(3)，忽略高階項(xiàng)并整理可得到如下關(guān)系:
[0059]

【權(quán)利要求】
1.一種片上基準(zhǔn)時(shí)鐘產(chǎn)生電路，其特征在于，包括由多個(gè)延時(shí)單元級聯(lián)而成的全差分環(huán)形振蕩電路(10)、分別與每一延時(shí)單元連接的溫度補(bǔ)償電路(20)、與最后一級延時(shí)單元的兩個(gè)輸出端連接的比較器(30)以及與所述比較器(30)的輸出端連接的延時(shí)鎖相環(huán)(40)； 所述溫度補(bǔ)償電路(20)用于輸出隨溫度變化的控制電壓至所述全差分環(huán)形振蕩電路(10)； 所述全差分環(huán)形振蕩電路(10)用于根據(jù)接收到的所述控制電壓輸出差分時(shí)鐘信號至所述比較器(30)； 所述比較器(30)用于將接收到的所述差分時(shí)鐘信號轉(zhuǎn)換為軌到軌方波信號至所述延時(shí)鎖相環(huán)(40)； 所述延時(shí)鎖相環(huán)(40)用于根據(jù)接收到的所述軌到軌方波信號輸出穩(wěn)定的基準(zhǔn)時(shí)鐘信號。
2.根據(jù)權(quán)利要求1所述的片上基準(zhǔn)時(shí)鐘產(chǎn)生電路，其特征在于，每一延時(shí)單元均包括晶體管Ml?M7，其中:所述晶體管M7的柵極與所述溫度補(bǔ)償電路(20)的輸出端連接，所述晶體管M7的源極與電源連接，所述晶體管M7的漏極分別與所述晶體管M3、M4、M5以及晶體管M6的源極連接，所述晶體管M3的柵極分別與所述晶體管M3的漏極、所述晶體管M4的漏極、所述晶體管M5的柵極以及所述晶體管Ml的漏極連接，所述晶體管M6的柵極分別與所述晶體管M6的漏極、所述晶體管M5的漏極、所述晶體管M4的柵極以及所述晶體管M2的漏極連接； 其中:所述晶體管Ml的柵極和晶體管M2的柵極為延時(shí)單元的兩個(gè)輸入端，延時(shí)單元根據(jù)所述兩個(gè)輸入端接收的輸入信號的電平導(dǎo)通或者截止以控制該延時(shí)單元輸出節(jié)點(diǎn)的寄生電容的放電；通過控制流過所述晶體管M3和晶體管M6的電流大小以控制該延時(shí)單元輸出節(jié)點(diǎn)的寄生電容的充電，進(jìn)而調(diào)整所述全差分振蕩電路(10)輸出的差分時(shí)鐘信號的頻率。
3.根據(jù)權(quán)利要求2所述的片上基準(zhǔn)時(shí)鐘產(chǎn)生電路，其特征在于，所述延時(shí)單元輸出節(jié)點(diǎn)包括第一輸出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)，其中:所述第一輸出節(jié)點(diǎn)為所述晶體管M3和所述晶體管Ml的連接點(diǎn)，所述第二輸出節(jié)點(diǎn)為所述晶體管M6和所述晶體管M2的連接點(diǎn)。
4.根據(jù)權(quán)利要求2所述的片上基準(zhǔn)時(shí)鐘產(chǎn)生電路，其特征在于，每一延時(shí)單元均還包括晶體管M8、M9和晶體管MlO以及開關(guān)S1、S2和開關(guān)S3 ;其中:所述開關(guān)SI的一端、開關(guān)S2的一端及開關(guān)S3的一端均與所述溫度補(bǔ)償電路(20)的輸出端連接，所述開關(guān)SI的另一端與所述晶體管M8的柵極連接，所述開關(guān)S2的另一端與所述晶體管M9的柵極連接，所述開關(guān)S3的另一端與所述晶體管MlO的柵極連接；所述晶體管M8、M9及晶體管MlO的源極均與所述電源連接，所述晶體管M8、M9及晶體管MlO的漏極均與所述晶體管M7的漏極連接；所述晶體管Ml和晶體管M2為N型MOS管，所述晶體管M3?晶體管MlO均為P型MOS管。
5.根據(jù)權(quán)利要求1所述的片上基準(zhǔn)時(shí)鐘產(chǎn)生電路，其特征在于，所述溫度補(bǔ)償電路(20)包括用于輸出偏置電壓的偏置電路(201)、與所述偏置電路(201)連接，且用于對接收到的所述偏置電壓進(jìn)行隔離放大的隔離放大單元(202)以及與所述隔離放大單元(202)連接，且用于輸出隨溫度變化的控制電壓的控制電壓產(chǎn)生電路(203)。
6.根據(jù)權(quán)利要求5所述的片上基準(zhǔn)時(shí)鐘產(chǎn)生電路，其特征在于，所述偏置電路(201)包括晶體管Ml’?M4’以及電阻R4，所述隔離放大單元(202)包括運(yùn)算放大器(Ul)以及電阻R2和電阻R3，所述控制電壓產(chǎn)生電路(203)包括晶體管M5’、三極管Ql以及電阻R1，其中:所述晶體管M3’、M4’和晶體管M5’為P型MOS管，所述晶體管Ml’和M2’為N型MOS管，所述三極管Ql為PNP型三極管； 所述晶體管M3’和晶體管M4’的源極均與電源連接，所述晶體管M3’的柵極和所述晶體管M4’的柵極連接，所述晶體管M3’的漏極分別與所述晶體管Ml’的漏極和柵極連接，所述晶體管M4’的漏極分別與其柵極及所述晶體管M2’的漏極連接，所述晶體管Ml’的柵極和所述晶體管M2’的柵極連接，所述晶體管M2’的源極經(jīng)所述電阻R4接地，所述晶體管Ml’的源極接地；所述運(yùn)算放大器(Ul)的同相輸入端與所述晶體管M4’的漏極連接，所述運(yùn)算放大器(Ul)的輸出端經(jīng)串聯(lián)連接的電阻R2和電阻R3接地，所述運(yùn)算放大器(Ul)的反相輸入端與所述電阻R2和電阻R3的連接點(diǎn)連接；所述晶體管M5’的源極與所述運(yùn)算放大器(Ul)的輸出端連接，所述晶體管M5’的柵極與其漏極連接，所述晶體管M5’的漏極經(jīng)所述電阻Rl與所述三極管Ql的發(fā)射極連接，所述三極管Ql的基極與集電極連接并接地，所述晶體管M5’的漏極輸出電壓為所述溫度補(bǔ)償電路(20)輸出的所述控制電壓。
7.根據(jù)權(quán)利要求1所述的片上基準(zhǔn)時(shí)鐘產(chǎn)生電路，其特征在于，所述延時(shí)鎖相環(huán)(40)包括依次電連接的鑒頻、鑒相器(401)、電荷泵控制電路(402)、環(huán)路濾波器(403)、電壓-電流轉(zhuǎn)換模塊(404)及延時(shí)線(405)； 所述鑒頻、鑒相器(401)用于比較比較器(20)輸出的所述軌到軌方波信號與所述延時(shí)鎖相環(huán)(40)輸出的所述基準(zhǔn)時(shí)鐘信號的相位，并根據(jù)比較結(jié)果控制所述電荷泵電路(402)對所述環(huán)路濾波器(403)的充、放電，所述環(huán)路濾波器(403)輸出電壓給所述電壓-電流轉(zhuǎn)換模塊(404)，所述電壓-電流轉(zhuǎn)換模塊(404)將所述環(huán)路濾波器(403)輸出的電壓的變化轉(zhuǎn)換成電流的變化，再通過所述延時(shí)線(405)控制延時(shí)線延時(shí)的變化以得到高穩(wěn)定度的基準(zhǔn)時(shí)鐘信號。
8.根據(jù)權(quán)利要求7所述的片上基準(zhǔn)時(shí)鐘產(chǎn)生電路，其特征在于，所述電荷泵控制電路(402)包括第一電流源和第二電流源，晶體管Ml”和M2”，其中:所述晶體管Ml”為P型MOS管，所述晶體管M2”為N型MOS管，所述第一電流源與所述晶體管Ml ”的源極連接，所述晶體管Ml”的漏極分別與所述晶體管M2”的漏極和所述環(huán)形濾波器(403)連接，所述晶體管M2”的源極經(jīng)所述第二電流源接地，所述晶體管Ml”的柵極和晶體管M2”的柵極與所述鑒頻、鑒相器(401)的輸出端連接。
9.根據(jù)權(quán)利要求8所述的片上基準(zhǔn)時(shí)鐘產(chǎn)生電路，其特征在于，所述環(huán)形濾波器(403)包括電阻R及晶體管M3”和晶體管M4”，其中:所述電阻R的一端分別與所述晶體管Ml”的漏極、所述晶體管M4”的柵極以及所述電壓-電流轉(zhuǎn)換模塊(404)連接，所述電阻R的另一端與所述晶體管M3”的柵極連接，所述晶體管M3”的源極和漏極以及所述晶體管M4”的源極和漏極均接地，所述晶體管M3”和晶體管M4”為N型MOS管。
10.一種片上基準(zhǔn)時(shí)鐘產(chǎn)生方法，其特征在于，所述方法包括: 溫度補(bǔ)償電路(20)輸出隨溫度變化的控制電壓； 全差分環(huán)形振蕩電路(10)根據(jù)所述控制電壓輸出差分時(shí)鐘信號； 比較器(30)將所述差分時(shí)鐘信號轉(zhuǎn)換為軌到軌方波信號； 延時(shí)鎖相環(huán)(40)以所述軌到軌方波信號為參考時(shí)鐘信號，輸出穩(wěn)定的基準(zhǔn)時(shí)鐘信號。
【文檔編號】H03L7/083GK104135277SQ201410360842
【公開日】2014年11月5日 申請日期:2014年7月25日 優(yōu)先權(quán)日:2014年7月25日
【發(fā)明者】李琰, 俞航, 劉少華, 姜來, 紀(jì)震 申請人:深圳大學(xué)