一種時鐘產(chǎn)生裝置和自動校驗電路控制模塊的制作方法
【技術(shù)領域】
[0001]本發(fā)明涉及芯片系統(tǒng)的內(nèi)部時鐘實現(xiàn)技術(shù)，尤其涉及一種時鐘產(chǎn)生裝置和自動校驗電路控制模塊。
【背景技術(shù)】
[0002]芯片系統(tǒng)的內(nèi)部時鐘實現(xiàn)方式，主要包括以下三類:一、外部晶體振蕩器提供；二、內(nèi)部振蕩器提供；三、從數(shù)據(jù)恢復時鐘提供。智能卡芯片是對成本要求很高的一類芯片，而上面提到的三類時鐘實現(xiàn)方式對于這類產(chǎn)品不是都能適用，其中，方式一成本太高，方式三電路實現(xiàn)代價大、功耗高。所以方式二是智能卡芯片中常采用的時鐘產(chǎn)生方式。但方式二的缺點是隨工藝角、電壓、溫度變化太大，使有的芯片能工作在很高頻率，有些芯片工作頻率又很低，使芯片的一致性很差，影響用戶體驗。所以高精度、低功耗的內(nèi)部振蕩器成為研究的一個重要課題。

【發(fā)明內(nèi)容】

[0003]為解決現(xiàn)有存在的技術(shù)問題，本發(fā)明實施例期望提供一種時鐘產(chǎn)生裝置和自動校驗電路控制模塊。
[0004]為實現(xiàn)上述發(fā)明目的，本發(fā)明實施例采用以下方式來實現(xiàn):
[0005]本發(fā)明實施例提供了一種時鐘產(chǎn)生裝置，所述裝置包括:基準電壓產(chǎn)生模塊和振湯電路t旲塊，
[0006]基準電壓產(chǎn)生模塊，由晶體管MP3、自動校驗電路控制模塊和電阻Rl組成；晶體管MP3的漏極接電源VDD，源極接電阻R1，柵極接地；電阻Rl的另一端接自動校驗電路控制模塊的VRFE端口 ；自動校驗電路控制模塊輸出VREF給振蕩電路模塊提供參考電壓；
[0007]自動校驗電路控制模塊由晶體管MN3、MN4、MN5、SwitchU Switch2組成；晶體管麗3的漏極接地VSS，源極和柵極一起接到VREF ;晶體管MN4的漏極接Switchl，源極和柵極一起接到VREF ;晶體管MN5的漏極接Switch2，源極和柵極一起接到VREF ;
[0008]振蕩電路模塊由晶體管MNl、MN2、MPU MP2 ;電容Cl、C2 ;比較器C0MP1、C0MP2 ；D觸發(fā)器FF組成；晶體管MPl的漏極接電源VDD，晶體管MPl源極與晶體管麗I的源極相接結(jié)點名稱為VCl，晶體管MPl柵極與晶體管麗I的柵極相接接到D觸發(fā)器FF的輸出Q非端，晶體管麗I的漏極接晶體管MN4的源極，晶體管MN4的漏極接地VSS，晶體管MN4的柵極接VREF ;晶體管MP2的漏極接電源VDD，晶體管MP2源極與晶體管麗2的源極相接結(jié)點名稱為VC2，晶體管MP2柵極與晶體管麗2的柵極相接接到D觸發(fā)器FF的輸出Q端，晶體管麗2的漏極接晶體管麗5的源極，晶體管麗5的漏極接地VSS，晶體管麗5的柵極接VREF。
[0009]上述方案中，晶體管MP3管與電阻Rl串聯(lián)，二者溫度系數(shù)相反。
[0010]上述方案中，振蕩電路模塊中電容Cl和C2的放電前后電壓差與VDD相關，電容Cl和C2放電電流也與VDD相關。
[0011]本發(fā)明實施例還提供了一種自動校驗電路控制模塊，由晶體管麗3、MN4、麗5、Switchl、Switch2 組成；
[0012]晶體管麗3的漏極接地VSS，源極和柵極一起接到自動校驗電路控制模塊的VRFE端口 ；晶體管MN4的漏極接Switchl，源極和柵極一起接到自動校驗電路控制模塊的VRFE端口 ；晶體管麗5的漏極接Switch2，源極和柵極一起接到自動校驗電路控制模塊的VRFE端口。
[0013]上述方案中，通過開關Switchl和Switch2導通和斷開，改變偏置電流大小，從而改變電流鏡像比，來調(diào)節(jié)輸出頻率，校準工藝偏差引起的頻率偏差。
[0014]本發(fā)明實施例所提供的一種時鐘產(chǎn)生裝置和自動校驗電路控制模塊，可以消除電源電壓、溫度和工藝對時鐘頻率的影響，提高時鐘的精度。
【附圖說明】
[0015]圖1為本發(fā)明實施例的一種時鐘產(chǎn)生裝置的結(jié)構(gòu)示意圖；
[0016]圖2為本發(fā)明實施例的一種自動校驗電路控制模塊的結(jié)構(gòu)示意圖。
【具體實施方式】
[0017]下面結(jié)合附圖和具體實施例對本發(fā)明的技術(shù)方案進一步詳細闡述。
[0018]針對常用內(nèi)部振蕩器的輸出頻率隨工藝角、電壓、溫度變化太大的問題，本發(fā)明實施例提供一種精度高的內(nèi)部振蕩器裝置，可以消除工藝角、電壓、溫度對輸出頻率的影響。本發(fā)明實施例適用于低成本的內(nèi)部時鐘產(chǎn)生裝置設計。
[0019]根據(jù)本發(fā)明實施例的時鐘產(chǎn)生裝置如圖1所示，包括:基準電壓產(chǎn)生模塊11和振蕩電路模塊13。
[0020]基準電壓產(chǎn)生模塊11，由晶體管MP3、自動校驗電路控制模塊12和電阻Rl組成。其中，晶體管MP3的漏極接電源VDD，源極接電阻R1，柵極接地；P0LY電阻Rl的另一端接自動校驗電路控制模塊12的VRFE端口 ；自動校驗電路控制模塊12輸出VREF給振蕩電路模塊13提供參考電壓。基準電壓產(chǎn)生模塊11有兩個作用，第一是產(chǎn)生振蕩電路模塊13的基準電壓VREF ;第二是消除電阻溫度系數(shù)。
[0021]自動校驗電路控制模塊12如圖2中所示，由晶體管麗3、MN4、麗5、Switchl (圖2中21所示)、Switch2(圖2中22所示)組成。其中，晶體管麗3的漏極接地VSS，源極和柵極一起接到VREF ;晶體管MN4的漏極接Switchl，源極和柵極一起接到VREF ;晶體管麗5的漏極接Switch2，源極和柵極一起接到VREF ;自動校驗電路控制模塊12的作用是通過程序控制開關校準輸出頻率，消除生產(chǎn)工藝偏差對輸出頻率的影響。
[0022]振蕩電路模塊13，由晶體管MNl、MN2、MPl、MP2 ；電容Cl、C2 ;比較器COMPl (圖1中14所示)、C0MP2(圖1中15所示)；D觸發(fā)器FF(圖1中16所示)組成。其中，晶體管MPl的漏極接電源VDD，MPl源極與晶體管麗I的源極相接結(jié)點名稱為VC1，MPl柵極與麗I的柵極相接接到D觸發(fā)器FF(圖1中16所示)的輸出Q非端，麗I的漏極接MN4的源極，MN4的漏極接地VSS，MN4的柵極接VREF ;晶體管MP2的漏極接電源VDD，MP2源極與晶體管麗2的源極相接結(jié)點名稱為VC2，MP2柵極與麗2的柵極相接接到D觸發(fā)器FF (圖1中16所示)的輸出Q端，麗2的漏極接麗5的源極，麗5的漏極接地VSS，麗5的柵極接VREF。振蕩電路模塊的作用產(chǎn)生需要的時鐘頻率。
[0023]本發(fā)明實施例的時鐘產(chǎn)生裝置的工作原理如下:
[0024]如圖1所示，當VC2低于VREF時，比較器輸出使D觸發(fā)器FF (圖1中16所示)的S端為0，R端為1，Q端輸出為1，Q非端