專利名稱：半導體裝置的制作方法
技術領域：
本發(fā)明所公開的實施例涉及一種半導體裝置，更具體而言，涉及一種使用穿通通孔的3D(3維)半導體裝置。
背景技術：
為了提高半導體裝置的集成度，已經(jīng)開發(fā)了 3D(3維)半導體裝置，其中將多個芯片層疊并封裝在3D(3維)半導體裝置中以增加集成度。在3D半導體裝置中，由于垂直層疊兩個或更多個芯片，所以可以在相同的面積內(nèi)實現(xiàn)最大的集成度。可以應用不同的方法來實現(xiàn)3D半導體裝置。在其中的一個方法中，層疊多個具有相同結(jié)構(gòu)的芯片，然后使用諸如金屬線的導線彼此連接所述多個具有相同結(jié)構(gòu)的芯片以作為一個半導體裝置來操作。近來，已經(jīng)公開了 TSV(穿通硅通孔)型半導體裝置，在這種裝置中穿通硅通孔被形成為穿通多個層疊的芯片使得所有的層疊芯片彼此電連接。在TSV型半導體裝置中，因為穿通硅通孔垂直穿通各個芯片以使各個芯片彼此電連接，所以與利用導線經(jīng)由外圍導線而將各個芯片彼此連接的半導體裝置相比，可以有效地減小封裝的面積。因為每個TSV是通過在被定義為穿通電介質(zhì)物質(zhì)的通孔孔洞中填充導電材料而形成的，所以TSV本身具有電容。由于這一事實，即使當輸入方波形信號時，經(jīng)由TSV輸出的信號顯示出近似三角波的波形。盡管當經(jīng)由TSV傳輸具有寬脈沖寬度的信號時TSV不顯示任何明顯的問題，但當傳輸具有窄脈沖寬度的信號時，可能發(fā)生預料不到的故障。圖I是示出根據(jù)現(xiàn)有技術經(jīng)由穿通硅通孔來傳輸信號的配置圖和經(jīng)由所述配置傳輸?shù)男盘柕牟ㄐ螆D。傳輸單元11將分別具有第一脈沖寬度和第二脈沖寬度的輸入信號pulse_inl和輸入信號pulse_in2輸出到穿通娃通孔12。根據(jù)所示的實施例,第一脈沖寬度與時鐘信號的兩個周期2tCK相對應，第二脈沖寬度與時鐘信號的一個周期ItCK相對應。因為穿通娃通孔12具有電容,所以穿通娃通孔12不以輸入信號pulse_inl和pulse_in2實際的樣子來傳輸輸入信號pulse_inl和pulse_in2,而是以三角波形傳輸輸入信號pulse_ini和pulse_in2。接收單元13接收并鎖存已傳輸經(jīng)過穿通娃通孔12的信號pulse_TSVl和 pulse_TSV2,并產(chǎn)生輸出信號 pulse_outl 和 pulse_out2。如圖I所示，即使輸入信號pulse_inl和pulse_in2是方波形,經(jīng)由穿通娃通孔12輸出的信號pulse_TSVl和pulse_TSV2是三角波形。盡管具有第一脈沖寬度的輸入信號pulse_inl在傳輸經(jīng)過穿通硅通孔12時變成三角波形，但由于其既有充分寬的脈沖寬度，所以pulse_TSVl波形的峰值仍達到電壓電平VDD并維持電壓電平VDD和與接收單元13的邏輯閾值相對應的電壓電平VSS的平均電平。因此，接收單元13仍能正確地接收并鎖存輸入信號pulse_inl。然而,在具有第二脈沖寬度的輸入信號pulse_in2的情況下，由于輸入信號pulSe_in2具有窄脈沖寬度，所以其不可能超出接收單元13的邏輯閾值，并因此不可能被接收單元13正確地接收和鎖存。此外，即使當輸入信號pulse_in2超過接收單元13的邏輯閾值時，但輸入信號pulse_in2因為具有窄脈沖寬度，所以鎖存的脈沖寬度仍是小的，導致輸入信號pulse_in2不能被接收單元13正確地接收。

發(fā)明內(nèi)容
本文描述了一種允許在多個層疊 的芯片之中準確實施信號傳輸?shù)陌雽w裝置。根據(jù)一些實施例，提供了一種半導體裝置。所述裝置包括傳輸控制單元，所述傳輸控制單元被配置成響應于所接收的具有第一脈沖寬度的脈沖信號而產(chǎn)生具有比第一脈沖寬度大的第二脈沖寬度的傳輸控制信號和具有比第二脈沖寬度大的第三脈沖寬度的同步控制信號。所述裝置還包括接收控制單元，所述接收控制單元被配置成響應于同步控制信號而產(chǎn)生接收控制信號。根據(jù)一些實施例，也提供了一種半導體裝置，所述半導體裝置包括傳輸控制單元，所述傳輸控制單元被配置成響應于所接收的脈沖信號而產(chǎn)生第一傳輸信號和第二傳輸信號并基于第一傳輸信號和第二傳輸信號來產(chǎn)生第一同步信號和第二同步信號。提供的裝置還包括接收控制單元，所述接收控制單元被配置成響應于第一同步信號和第二同步信號而產(chǎn)生第一接收信號和第二接收信號。根據(jù)一些實施例，還提供了一種用于響應于脈沖信號傳輸具有第一周期長度的輸入信號的信號傳輸方法。所述方法包括以下步驟基于脈沖信號來產(chǎn)生具有比第一周期長度長的第二周期長度的第一傳輸信號和第二傳輸信號，以及交替響應于第一傳輸信號和第二傳輸信號而傳輸輸入信號。


結(jié)合附圖描述本發(fā)明的特點、方面和實施例，其中圖I是示出根據(jù)現(xiàn)有技術經(jīng)由穿通硅通孔來傳輸信號的配置和經(jīng)由所述配置傳輸?shù)男盘柕牟ㄐ蔚膱D；圖2是示意性地示出根據(jù)一個實施例的半導體裝置的配置的圖；圖3是示出圖2所示的傳輸控制單元的一個示例性實施例的配置的圖；圖4是示出圖3所示的傳輸控制單元的操作的時序圖；圖5是示出圖2所示的接收控制單元的一個實施例的操作和配置的框圖和時序圖；以及圖6是示出根據(jù)一個實施例的半導體裝置的操作的時序圖；只要可能，在附圖中使用相同的附圖標記表示相同或相似的元件。
具體實施例方式在以下描述中列出具體細節(jié)來描述某些實施例。然而，對于本領域的技術人員顯然的是可以不用這些具體細節(jié)的一些或全部仍可以實踐公開的實施例。提出的具體的實施例是說明性的，而不是限制性的。盡管本文中未具體描述，本領域的技術人員可以實現(xiàn)在本發(fā)明公開的范圍和精神中的其它材料。下面將經(jīng)由示例性實施例參照附圖來描述半導體裝置。圖2是示意性地示出根據(jù)一些實施例的半導體裝置I的配置的圖。盡管圖2示出半導體裝置I包括第一芯片Chipl和第二芯片Chip2，但要注意的是芯片的數(shù)目不受具體的限定。第一芯片Chipl包括傳輸控制單元100和傳輸單元200。傳輸控制單元100被配置成接收脈沖信號ACTP并產(chǎn)生傳輸控制信號TCP1〈0: 1>和同步控制信號TCP2〈0:1>。脈沖信號ACTP是具有多個脈沖的信號。所述多個脈 沖可以包括例如激活脈沖信號，所述激活脈沖信號可以用作在半導體裝置I的激活操作中用于更新地址信號的輸入。脈沖信號ACTP具有第一脈沖寬度。傳輸控制單元100從脈沖信號ACTP中產(chǎn)生傳輸控制信號TCP1〈0: 1>和同步控制信號TCP2〈0:1>。根據(jù)一些實施例，傳輸控制信號TCP1〈0: 1>具有第二脈沖寬度并且同步控制信號TCP2〈0:1>具有第三脈沖寬度。根據(jù)一些實施例，第二脈沖寬度寬于第一脈沖寬度，第三脈沖寬度寬于第二脈沖寬度。另外根據(jù)一些實施例，傳輸控制信號TCP1〈0:1>的周期長度是脈沖信號ACTP的周期長度的兩倍，并且同步控制信號TCP2〈0:1>的周期長度是傳輸控制信號TCP1〈0: 1>的周期長度的兩倍。傳輸控制信號TCP1〈0: 1>被產(chǎn)生為具有第二脈沖寬度以穩(wěn)定地與脈沖信號ACTP同步地傳輸被輸入到傳輸單元200的輸入信號ADD〈0>的信息。同步控制信號TCP2〈0:1>被產(chǎn)生為具有第三脈沖寬度以便產(chǎn)生隨后經(jīng)由穿通通孔501至504穩(wěn)定地傳輸?shù)降诙酒珻hip2的接收控制信號RCP〈0:1>，將在下面詳細地描述。如圖2所示，可以將傳輸控制信號^^1〈0:1>和同步控制信號^^2〈0:1>提供成信號對。傳輸控制信號包括第一傳輸信號TCP1〈0>和第二傳輸信號TCP1〈1>。第一傳輸信號TCP1〈0>與第二傳輸信號TCP1〈1>可以是一對具有180°相位差的信號。第一傳輸信號TCP1<0>與第二傳輸信號TCP1〈1>被產(chǎn)生為具有180°相位差，以將輸入信號ADD〈0>的信息精確地傳輸?shù)降诙酒珻hip2。同步控制信號包括第一同步信號TCP2〈0>和第二同步信號TCP2〈1>，并且可以是一對彼此之間具有45°相位差的信號。第一同步信號TCP2〈0>與第二同步信號TCP2〈1>被產(chǎn)生為具有45°相位差，以允許接收單元400正確地接收由傳輸單兀200傳輸?shù)妮斎胄盘朅DD〈0>的信息。傳輸單兀200與傳輸控制信號TCP1〈0:1>同步地傳輸輸入信號ADD〈0>。輸入信號ADD〈0>可以是例如與激活脈沖信號同步輸入的地址信號?？梢栽诿}沖信號ACTP的每個周期即每當產(chǎn)生脈沖時，改變輸入信號ADD〈0>的電平。根據(jù)一些實施例,傳輸單兀200可以與第一傳輸信號TCP1〈0>同步地傳輸與脈沖信號ACTP中的奇數(shù)編號的脈沖同步輸入到傳輸單兀200中的輸入信號ADD〈0>,并且可以與第二傳輸信號TCP1〈1>同步地傳輸與脈沖信號ACTP中的偶數(shù)編號的脈沖同步輸入到傳輸單元200中的輸入信號ADD〈0>。因此，傳輸單兀200交替地響應于第一傳輸信號TCP1〈0>和第二傳輸信號TCP1〈1>來傳輸輸入信號ADD〈0>。在圖2中，半導體裝置I包括第一穿通通孔501和第二穿通通孔502以便為輸入信號ADD〈0>提供傳輸路徑。第一穿通通孔501和第二穿通通孔502將第一芯片Chipl和第二芯片Chip2彼此電連接，并且根據(jù)一些實施例諸如圖2所示的實施例，第一穿通通孔501和第二穿通通孔502將設置在第一芯片Chipl中的傳輸單元200與設置在第二芯片Chip2中的接收單元400電連接。傳輸單元200與第一傳輸信號TCP1〈0>同步地將與脈沖信號ACTP中的奇數(shù)編號的脈沖同步輸入的輸入信號ADD〈0>傳輸?shù)降谝淮┩ㄍ?01。傳輸單元200與第一傳輸信號TCP1〈1>同步地將與脈沖信號ACTP中的偶數(shù)編號的脈沖同步輸入的輸入信號ADD〈0>傳輸?shù)降诙┩ㄍ?02。第二芯片Chip2包括接收控制單元300和接收單元400。接收控制單元300經(jīng)由第三穿通通孔503和第四穿通通孔504與傳輸控制單元100連接。接收控制單元300被配置成經(jīng)由第三穿通通孔503和第四穿通通孔504來接收同步控制信號TCP2〈0:1>并產(chǎn)生接收控制信號RCP〈0:1>。根據(jù)一些實施例，接收控制信號RCP〈0:1>具有與脈沖信號ACTP的脈沖寬度實質(zhì)相同的脈沖寬度。換言之，由接收控制單元300產(chǎn)生的接收控制信號RCP〈0:1>的脈沖寬度與第一脈沖寬度相對應。接收控制信號包括第一接收信號RCP〈0>和第二接收信號RCP〈1>。第一接收信號RCP〈0>與第二接收信號RCP〈1>也可以具有90°的相位差。此夕卜，第一接收信號RCP〈0>和第二接收信號RCP〈1>的周期長度可以是脈沖信號ACTP的周期長度的兩倍。·接收單元400被配置成響應于接收控制信號RCP〈0:1>而接收輸入信號ADD〈0>。接收單元400與接收控制信號RCP〈0:1>同步地接收經(jīng)由第一穿通通孔501和第二穿通通孔502傳輸來的輸入信號ADD〈0>的信息。接收單元400與第一接收信號RCP〈0>同步地接收經(jīng)由第一穿通通孔501傳輸來的輸入信號ADD〈0>的信息，并與第二接收信號RCP〈1>同步地接收經(jīng)由第二穿通通孔502傳輸來的輸入信號ADD〈0>的信息。即，接收單元400交替地響應于第一接收信號RCP〈0>和第二接收信號RCP〈1>而接收經(jīng)由第一穿通通孔501和第二穿通通孔502傳輸來的輸入信號ADD〈0>。根據(jù)一些實施例，接收單元400將接收的輸入信號ADD〈0>鎖存，并且提供內(nèi)部信號ADD_in〈0>。圖3是示出圖2所示的傳輸控制單元100的圖，并且圖4是示出圖3所示的傳輸控制單元100的操作的時序圖。在圖3中，傳輸控制單元100包括傳輸控制信號發(fā)生部110和同步控制信號發(fā)生部120。傳輸控制信號發(fā)生部110包括兩個D觸發(fā)器DFF 111和112。第一 D觸發(fā)器DFF 111接收第二傳輸信號TCP1〈1>和脈沖信號ACTP，并與脈沖信號ACTP同步而產(chǎn)生第一傳輸信號TCP1〈0>。第二 D觸發(fā)器DFF 112接收第一傳輸信號^^1〈0>和脈沖信號ACTP，并與脈沖信號ACTP同步地產(chǎn)生第二傳輸信號TCP1〈1>。兩個觸發(fā)器DFF 111和DFFl 12可以響應于復位信號RST而被初始化。因此，如圖4所示，第一傳輸信號TCP1〈0>和第二傳輸信號TCP1〈1>可以被產(chǎn)生為具有與脈沖信號ACTP的脈沖寬度兩倍相對應的第二脈沖寬度，并可以經(jīng)由具有觸發(fā)器DFF 111和DFF112的鏈結(jié)構(gòu)(chain structure)而具有180°的相位差。同步控制信號發(fā)生部120包括兩個T觸發(fā)器TFF 121和122。第一 T觸發(fā)器TFF121接收第一傳輸信號TCP1〈0>并產(chǎn)生第一同步信號TCP2〈0>。第二 T觸發(fā)器TFF 122接收第二傳輸信號TCP1〈1>并產(chǎn)生第二同步信號TCP2〈1>。這兩個T觸發(fā)器TFF可以響應于復位信號RST而被初始化。T觸發(fā)器TFF在第一傳輸信號TCP1〈0>和第二傳輸信號TCP1〈1>的上升沿處改變第一同步信號TCP2〈0>和第二同步信號TCP2〈1>的電平。因此，如圖4所示，第一同步信號TCP2〈0>和第二同步信號TCP2〈1>可以被產(chǎn)生為具有與傳輸控制信號TCP2<0:1>的脈沖寬度兩倍相對應的第三脈沖寬度，并可以經(jīng)由T觸發(fā)器TFF而具有45°的相位差。
圖5是示出圖2所示的接收控制單元300的配置和操作的框圖和時序圖。在圖5中，接收控制單元300包括第一接收信號發(fā)生部310和第二接收信號發(fā)生部320。根據(jù)一些實施例，第一接收信號發(fā)生部310和第二接收信號發(fā)生部320具有相同的配置。第一接收信號發(fā)生部310和第二接收信號發(fā)生部320包括延遲級311和321以及信號組合級312和322。延遲級311和321分別將第一同步信號TCP2〈0>和第二同步信號TCP2〈1>延遲預定時間。延遲級311和321將第一同步信號TCP2〈0>和第二同步信號TCP2〈1>延遲與第一脈沖寬度相對應的時間以允許接收控制信號RCP〈0:1>具有第一脈沖寬度。第一接收信號發(fā)生部310的信號組合級312被配置成接收第一同步信號TCP2〈0>和延遲級311的輸出TCP2D〈0>并產(chǎn)生第一接收信號RCP〈0>。第二接收信號發(fā)生部320的信號組合級322被配置成接收第二同步信號TCP2〈1>和延遲級321的輸出TCP2D〈1>并產(chǎn)生第二接收信號RCP〈1>。信號組合級312和322可以包括執(zhí)行“異或”運算的邏輯電路。因此，第一和第二接收信號RCP〈0>和RCP〈1>可以被產(chǎn)生為具有第一脈沖寬度，并且第一接
收信號RCP〈0>與第二接收信號RCP〈1>之間的相位可以是90°。根據(jù)一些實施例，第一接收信號RCP〈0>和第二接收信號RCP〈1>可以被產(chǎn)生具有與同步控制信號TCP2〈0:1>的周期的一半相對應的周期。在圖5中，接收控制單元300還可以包括緩沖級313和323。緩沖級313和323被被配置成將經(jīng)由第三穿通通孔503和第四穿通通孔504傳輸來的同步控制信號TCP2〈0:1>緩沖。因為由傳輸控制單元100產(chǎn)生的同步控制信號TCP2〈0:1>經(jīng)由第三穿通通孔503和第四穿通通孔504被傳輸?shù)浇邮湛刂茊卧?00，所以已傳輸經(jīng)過了第三穿通通孔503和第四穿通通孔504的同步控制信號TCP2〈0:1>具有三角波形。因此，緩沖級313和323將同步控制信號TCP2〈0:1>緩沖為具有方波形。圖6是示出根據(jù)一些實施例的半導體裝置I的操作的時序圖。將參照圖2至圖6來描述根據(jù)一些實施例的半導體裝置I的操作。每當產(chǎn)生脈沖信號ACTP的脈沖時，都會將輸入信號ADD〈0>施加到半導體裝置I。輸入信號ADD〈0>在脈沖信號ACTP的第一脈沖處具有高電平H。輸入信號ADD〈0>在脈沖信號ACTP的第二脈沖處具有低電平L。輸入信號ADD<0>在脈沖信號ACTP的第三脈沖處具有高電平H。在圖6中，示出了脈沖信號ACTP具有七個脈沖，并且相應地，輸入信號ADD〈0>具有H、L、H、L、L、H及L的電平。傳輸控制單元100接收脈沖信號ACTP并產(chǎn)生傳輸控制信號TCP1〈0: 1>和同步控制信號TCP2〈0:1>。傳輸控制單元100產(chǎn)生具有第二脈沖寬度的傳輸控制信號TCP1〈0: 1>，并產(chǎn)生具有第三脈沖寬度的同步控制信號TCP2〈0:1>。因為傳輸單元200與傳輸控制信號TCP1〈0:1>同步地傳輸輸入信號ADD〈0>，所以傳輸單兀200與第一傳輸信號TCP1〈0>同步地將與脈沖信號ACTP中的奇數(shù)編號的脈沖同步輸入的輸入信號ADD〈0>傳輸?shù)降谝淮┩ㄍ?01，并且與第二傳輸信號TCP1〈1>同步地將與脈沖信號ACTP中的偶數(shù)編號的脈沖同步輸入的輸入信號ADD〈0>傳輸?shù)降诙┩ㄍ?02。也就是說，傳輸單元200交替地與第一傳輸信號TCP1〈0>和第二傳輸信號TCP1〈1>同步地將輸入信號ADD〈0>傳輸?shù)降谝淮┩ㄍ?01和第二穿通通孔502。在圖6中，因為輸入信號ADD〈0>在第一傳輸信號TCP1〈0>的第一上升沿處具有高電平，所以具有高電平的信號被傳輸?shù)降谝淮┩ㄍ?01。此外，由于輸入信號ADD〈0>在第一傳輸信號TCP1〈0>的第二上升沿處具有高電平，因此具有高電平的信號被傳輸?shù)降谝淮┩ㄍ?01。因此，經(jīng)由第一穿通通孔501傳輸?shù)男盘柧S持高電平。輸入信號ADD〈0>在第一傳輸信號TCP1〈0>的第三上升沿處具有低電平。因此，傳輸單元200將具有低電平的信號傳輸?shù)降谝淮┩ㄍ?01，并可以看出經(jīng)由第一穿通通孔501傳輸?shù)男盘栂陆抵恋碗娖?。輸入信號ADD〈0>在第二傳輸信號TCP1〈1>的第一上升沿處具有低電平。此外,輸入信號ADD〈0>在第二傳輸信號TCP1〈1>的第二上升沿處具有低電平。因此，傳輸單元200將具有低電平的信號傳輸?shù)降诙┩ㄍ?02，并經(jīng)由第二穿通通孔502傳輸?shù)男盘柧S持低電平。輸入信號ADD〈0>在第二傳輸信號TCP1〈1>的第三上升沿處具有高電平。因此，傳輸單元200將具有高電平的信號傳輸?shù)降诙┩ㄍ?02，并且可以看出經(jīng)由第二穿通通孔502傳輸?shù)男盘柹仙粮唠娖健＝邮湛刂茊卧?00接收來自傳輸控制單元100的同步控制信號TCP2〈0:1>。因為經(jīng)由第三穿通通孔503和第四穿通通孔504來傳輸同步控制信號TCP2〈0:1>，所以已傳輸經(jīng)過第三穿通通孔503和第四穿通通孔504的信號具有三角波形，如上所述。用緩沖級313和323來緩沖具有三角波形的同步控制信號TCP2〈0:1>會產(chǎn)生具有如圖5所示的方波形的緩沖后的同步控制信號TCP2〈0:1>。接收控制單元300響應于緩沖后的同步控制信號 TCP2<0:1>而產(chǎn)生接收控制信號RCP〈0:1>。接收控制單元300產(chǎn)生具有第一脈沖寬度和90°相位差的第一和第二接收控制信號RCP〈0:1>。接收單元400與接收控制信號RCP〈0:1>同步地接收經(jīng)由第一穿通通孔501和第二穿通通孔502傳輸來的輸入信號ADD〈0>。接收單元400交替地響應于第一接收信號RCP〈0>和第二接收信號RCP〈1>而接收經(jīng)由第一穿通通孔501和第二穿通通孔502傳輸來的輸入信號ADD〈0>。因為傳輸經(jīng)過第一穿通通孔501的信號在第一接收信號RCP〈0>的第一脈沖處具有高電平，所以接收單元400產(chǎn)生具有高電平的內(nèi)部信號ADD_in〈0>。因為傳輸經(jīng)過第二穿通通孔502的信號在第二接收信號RCP〈1>的第一脈沖處具有低電平，所以接收單元400產(chǎn)生具有低電平的內(nèi)部信號ADD_in〈0>。因為傳輸經(jīng)過第一穿通通孔501的信號在第一接收信號RCP〈0>的第二脈沖處具有高電平，所以接收單元400產(chǎn)生具有高電平的內(nèi)部信號ADD_in〈0>。相似地，接收單元400響應于第二接收信號RCP〈1>的第二脈沖、第一接收信號RCP〈0>的第三脈沖、第二接收信號RCP〈1>的第三脈沖以及第一接收信號RCP〈0>的第四脈沖而產(chǎn)生具有L、L、H、L電平的內(nèi)部信號ADD_in〈0>。因此，可以看出，可以獲得與輸入信號ADD〈0>相同信息的內(nèi)部信號ADD_in〈0>。從以上描述顯然可知的是，根據(jù)本發(fā)明描述的實施例的半導體裝置可以提供的優(yōu)點為，即使當經(jīng)由穿通通孔傳輸具有小脈沖寬度的信號時，也可以在多個芯片之中正確地實施信號的傳輸和接收。盡管以上已經(jīng)描述了某些實施例，對于本領域的技術人員可以理解的是描述的實施例僅僅是示例性的。因此，本發(fā)明描述的半導體裝置不應基于所描述的實施例受限制。更確切地說，應當僅僅根據(jù)結(jié)合以上描述和附圖的所附權(quán)利要求來限定本文描述的半導體裝置。
權(quán)利要求
1.一種半導體裝置，包括 傳輸控制單元，所述傳輸控制單元被配置成響應于所接收的具有第一脈沖寬度的脈沖信號而產(chǎn)生具有比所述第一脈沖寬度大的第二脈沖寬度的傳輸控制信號和具有比所述第二脈沖寬度大的第三脈沖寬度的同步控制信號；以及 接收控制單元，所述接收控制單元被配置成響應于所述同步控制信號而產(chǎn)生接收控制信號。
2.如權(quán)利要求I所述的半導體裝置，還包括 傳輸單兀，所述傳輸單兀被配置成響應于所述傳輸控制信號而傳輸輸入信號；以及 接收單元，所述接收單元被配置成響應于所述接收控制信號而接收所述輸入信號。
3.如權(quán)利要求2所述的半導體裝置，其中，所述傳輸單元和所述接收單元被設置在不同的芯片中并經(jīng)由耦接不同芯片的穿通通孔而彼此耦接。
4.如權(quán)利要求I所述的半導體裝置，其中，所述接收控制信號的脈沖寬度與所述第一脈沖寬度實質(zhì)相同。
5.如權(quán)利要求I所述的半導體裝置，其中，所述接收控制單元包括 一個或更多個延遲級，所述一個或更多個延遲級被配置成將所述同步控制信號延遲預定的時間；以及 一個或更多個信號組合級，所述一個或更多個信號組合級被配置成將所述同步控制信號與所述延遲級的輸出組合并產(chǎn)生所述接收控制信號。
6.如權(quán)利要求5所述的半導體裝置，其中，所述預定的時間包括與所述第一脈沖寬度相對應的時間。
7.如權(quán)利要求5所述的半導體裝置， 其中，所述同步控制信號經(jīng)由穿通通孔從所述傳輸控制單元傳輸?shù)剿鼋邮湛刂茊卧?，以? 其中，所述接收控制單元還包括一個或更多個緩沖級，所述一個或更多個緩沖級被配置成緩沖所述同步控制信號。
8.一種半導體裝置包括 傳輸控制單元，所述傳輸控制單元被配置成響應于所接收的脈沖信號而產(chǎn)生第一傳輸信號和第二傳輸信號并基于所述第一傳輸信號和所述第二傳輸信號而產(chǎn)生第一同步信號和第二同步信號；以及 接收控制單元，所述接收控制單元被配置成響應于所述第一同步信號和所述第二同步信號而產(chǎn)生第一接收信號和第二接收信號。
9.如權(quán)利要求8所述的半導體裝置，還包括 傳輸單元，所述傳輸單元被配置成與所述第一傳輸信號和所述第二傳輸信號同步地來傳輸輸入信號，所述輸入信號與脈沖信號的脈沖同步地被所述傳輸單元接收，使得所述傳輸單元與接收所述脈沖信號中的奇數(shù)編號的脈沖同步地傳輸?shù)谝惠斎胄盘?，并與接收所述脈沖信號中的偶數(shù)編號的脈沖同步地傳輸?shù)诙斎胄盘?；以? 接收單元，所述接收單元被配置成響應于所述第一接收信號和所述第二接收信號而接收所述輸入信號。
10.如權(quán)利要求9所述的半導體裝置，其中，所述傳輸單元與所述第一傳輸信號同步地傳輸所述第一輸入信號，并與所述第二傳輸信號同步地傳輸所述第二輸入信號。
11.如權(quán)利要求10所述的半導體裝置，其中，所述接收單元與第一接收信號同步地接收所述第一輸入信號，并與第二接收信號同步地接收所述第二輸入信號。
12.如權(quán)利要求9所述的半導體裝置，其中，所述傳輸單元與所述第一傳輸信號同步地將所述第一輸入信號傳輸?shù)降谝粋鬏斅窂?，并與所述第二傳輸信號同步地將所述第二輸入信號傳輸?shù)降诙鬏斅窂健?br> 13.如權(quán)利要求12所述的半導體裝置，其中，所述接收單元與所述第一接收信號同步地接收所述第一傳輸路徑的輸出，并與所述第二接收信號同步地接收所述第二傳輸路徑的輸出。
14.如權(quán)利要求8所述的半導體裝置，其中，所述第一傳輸信號和所述第二傳輸信號的脈沖寬度比接收到的脈沖信號的脈沖寬度大，并且所述第一傳輸信號與所述第二傳輸信號具有180°的相位差。
15.如權(quán)利要求8所述的半導體裝置，其中，所述第一同步信號和所述第二同步信號的脈沖寬度比所述第一傳輸信號和所述第二傳輸信號的脈沖寬度大，并且所述第一同步信號與所述第二同步信號具有45°的相位差。
16.如權(quán)利要求8所述的半導體裝置，其中，所述接收控制單元包括 一個或更多個延遲級，所述一個或更多個延遲級被配置成將所述第一同步信號和所述第二同步信號延遲預定的時間；以及 一個或更多個信號組合級，所述一個或更多個信號組合級被配置成將所述第一同步信號和所述第二同步信號與所述延遲級的輸出組合并產(chǎn)生所述第一接收信號和所述第二接收信號。
17.如權(quán)利要求16所述的半導體裝置，其中，所述預定的時間是與所述脈沖信號的脈沖寬度相對應的時間。
18.如權(quán)利要求8所述的半導體裝置， 其中，所述第一同步信號和所述第二同步信號經(jīng)由穿通通孔從所述傳輸控制單元傳輸?shù)剿鼋邮湛刂茊卧?，以? 其中，所述接收控制單元還包括緩沖級，所述緩沖級被配置成緩沖所述第一同步信號和所述第二同步信號。
19.一種用于響應于脈沖信號而傳輸具有第一周期長度的輸入信號的信號傳輸方法，所述方法包括以下步驟 基于所述脈沖信號來產(chǎn)生具有比所述第一周期長度長的第二周期長度的第一傳輸信號和第二傳輸信號；以及 交替地響應于所述第一傳輸信號和所述第二傳輸信號而傳輸所述輸入信號。
20.如權(quán)利要求19所述的信號傳輸方法，還包括以下步驟 基于所述第一傳輸信號和所述第二傳輸信號來產(chǎn)生具有比所述第二周期長度長的第三周期長度的第一同步信號和第二同步信號。
21.如權(quán)利要求20所述的信號傳輸方法，還包括以下步驟 基于所述第一同步信號和所述第二同步信號來產(chǎn)生具有所述第二周期長度的第一接收信號和第二接收信號；以及交替響應于所述第一接收信號和第二接收信 號而接收所述輸入信號。
全文摘要
本發(fā)明公開了一種半導體裝置。所述裝置包括傳輸控制單元，所述傳輸控制單元被配置成響應于所接收的具有第一脈沖寬度的脈沖信號而產(chǎn)生具有比第一脈沖寬度大的第二脈沖寬度的傳輸控制信號和具有比第二脈沖寬度大的第三脈沖寬度的同步控制信號。所述裝置還包括接收控制單元，所述接收控制單元被配置成響應于同步控制信號而產(chǎn)生接收控制信號。
文檔編號H03K19/00GK102957412SQ20121020438
公開日2013年3月6日 申請日期2012年6月20日 優(yōu)先權(quán)日2011年8月26日
發(fā)明者邊相鎮(zhèn), 尹泰植 申請人:愛思開海力士有限公司