帶有ubm結(jié)構(gòu)的載板級嵌入式封裝結(jié)構(gòu)及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電路板封裝結(jié)構(gòu)，特別是涉及一種帶有UBM((Under B ympMetal,凸點下金屬))結(jié)構(gòu)的載板級嵌入式封裝結(jié)構(gòu)及其制作方法。
【背景技術(shù)】
[0002]目前，引線鍵合技術(shù)普遍被應(yīng)用于半導(dǎo)體芯片的封裝過程中。例如，現(xiàn)有半導(dǎo)體IC封裝通常采用引線鍵合技術(shù)實現(xiàn)芯片上觸盤與封裝內(nèi)部走線之間的互連。然則，這些技術(shù)都存在不足之處，包括:
[0003]1、引線鍵合技術(shù)為基于單芯片的線鍵合連接，且針對單芯片上多I/O pad(電極)數(shù)的多線鍵合是非同步的，工藝速度慢。
[0004]2、采用線結(jié)合技術(shù)及芯片置于載板上的技術(shù)，最終形成的封裝結(jié)構(gòu)的厚度較大。
[0005]3、這種封裝形式的成本高。
[0006]另外，半導(dǎo)體芯片的頂層電極(Bonding Pad)材料通常是招基金屬頂層，例如Al，AlSi，AlSiCu等，鋁基金屬材料容易受到酸堿溶液的腐蝕，與芯片嵌入式封裝工藝兼容度不佳，而目前也被廣泛應(yīng)用半導(dǎo)體芯片的新型封裝方式Flip-chip (倒裝芯片技術(shù))用凸點代替?zhèn)鹘y(tǒng)封裝所用的WB金線，提高了電流的傳輸效率，且封裝成型后的元件體積也顯著減小，然而該技術(shù)需要在鋁基金屬頂層表面做UBM (Under Bymp Metal:凸點下金屬)處理后再進(jìn)一步生長銅柱，其采用的銅柱技術(shù)及后續(xù)錫焊接通常工藝復(fù)雜、成本高。
[0007]因此亟需提供一種新型的半導(dǎo)體芯片封裝結(jié)構(gòu)及工藝來解決上述問題。

【發(fā)明內(nèi)容】

[0008]本發(fā)明所要解決的技術(shù)問題是提供一種帶有UBM結(jié)構(gòu)的載板級嵌入式封裝結(jié)構(gòu)，能夠有效改善帶有鋁基金屬頂層的半導(dǎo)體芯片與載板級半導(dǎo)體芯片嵌入式封裝工藝的兼容性問題。
[0009]為解決上述技術(shù)問題，本發(fā)明采用的一個技術(shù)方案之中提供的一種帶有UBM結(jié)構(gòu)的載板級嵌入式封裝結(jié)構(gòu)包括:
[0010]電路板；
[0011]設(shè)于所述電路板內(nèi)的、至少一個用以容置半導(dǎo)體芯片的開口或空腔；
[0012]設(shè)置于所述開口或空腔內(nèi)的半導(dǎo)體芯片，所述半導(dǎo)體芯片的電極表面至少自所述電路板第二表面露出，并與所述電路板第二表面或所述電路板的最低表面處于同一平面；
[0013]封裝材料，至少用以覆蓋所述電路板的第一表面、模塊對位標(biāo)識及填充所述開口或空腔內(nèi)未被所述芯片占據(jù)的空間；
[0014]以及，對應(yīng)設(shè)置在半導(dǎo)體芯片的電極上方的UBM結(jié)構(gòu)。
[0015]在一較佳實施例中，所述電路板第一表面還設(shè)置有模塊對位標(biāo)識，所述模塊對位標(biāo)識表面與電路板第二表面分別對應(yīng)所述電路板的最高表面與最低表面。
[0016]在一較佳實施例中，所述電路板上單位模塊區(qū)域有至少一個開口或空腔。
[0017]進(jìn)一步的，所述單位模塊區(qū)域內(nèi)單個開口或空腔內(nèi)容置至少一個半導(dǎo)體芯片。
[0018]在一較佳實施例中，所述開口或空腔在豎直方向上的最高表面和最低表面分別為所述電路板的最高表面或所述模塊對位標(biāo)識表面和所述電路板的第二表面或其最低表面，而所述開口或空腔在水平方向上的邊界為所述電路板在第一表面和第二表面之間的開口或空腔之側(cè)壁，同時所述開口或空腔包括第一空間和第二空間，其中所述第一空間分布在所述電路板的第一表面和第二表面之間，所述第二空間分布在所述電路板的第一表面與所述模塊對位標(biāo)識表面之間，且所述第一空間的側(cè)壁為所述電路板第一表面和第二表面之間的電路板連續(xù)截面，而所述第二空間無側(cè)壁。
[0019]在一較佳實施例中，所述的半導(dǎo)體芯片電極是鋁基金屬頂層，所述鋁基金屬可選自但不限于招金屬、招娃合金金屬、招娃銅合金金屬及其它含招的合金金屬。
[0020]在一較佳實施例中，所述的半導(dǎo)體芯片電極之鋁基金屬頂層上的UBM結(jié)構(gòu)包含防擴(kuò)散金屬層和導(dǎo)電金屬層的組合，但不限于此。
[0021]進(jìn)一步的，所述粘合或防擴(kuò)散金屬層直接覆蓋電極之鋁基金屬頂層，所述粘合或防擴(kuò)散金屬層材料可選自但不限于鎳、鈦、鎳鉻合金和鈦鎢合金等；而所述導(dǎo)電金屬層直接覆蓋粘合或防擴(kuò)散金屬層，所述導(dǎo)電金屬層的材料可選自但不限于銅、金等。
[0022]在一較佳實施例中，所述的半導(dǎo)體芯片電極之鋁基金屬頂層上的UBM結(jié)構(gòu)包含非電鍍的鎳金屬層和金金屬層的組合。其中，鎳金屬層首先在電極之鋁基金屬頂層上通過化鎳工藝沉積生成，而金金屬層在鎳金屬層上通過浸金工藝完成沉積。
[0023]在一較佳實施例中，先在所述半導(dǎo)體芯片的電極上進(jìn)行UBM生成工藝，形成UBM結(jié)構(gòu)，再在所述電路板第二表面、半導(dǎo)體芯片及與所述電路板第二表面共平面的封裝材料表面上覆蓋一層積聚層，并將所述半導(dǎo)體芯片UBM上方的積聚層去除形成開口。
[0024]進(jìn)一步的，所述積聚層材料可選自但不限于ABF絕緣材料、含玻璃纖維絕緣材料、光敏感絕緣材料。
[0025]進(jìn)一步的，在所述積聚層表面設(shè)有第一線路層，且所述第一線路層經(jīng)所述積聚層的開口與UBM表面電氣連接。
[0026]進(jìn)一步的，所述封裝結(jié)構(gòu)還可包括:焊接掩膜，用以覆蓋所述積聚層以及積聚層上的第一線路層。
[0027]進(jìn)一步的，所述封裝結(jié)構(gòu)還可包括:焊點陣列，其設(shè)置在覆蓋所述積聚層和積聚層上的第一線路層表面的焊接掩膜開口中并與所述第一線路層電連接，所述焊點陣列包括球柵陣列或觸點陣列。
[0028]本發(fā)明采用的另一個技術(shù)方案之中提供的一種帶有UBM結(jié)構(gòu)的載板級嵌入式封裝結(jié)構(gòu)包括:
[0029]電路板；
[0030]設(shè)于所述電路板內(nèi)的、至少一個用以容置半導(dǎo)體芯片的開口或空腔；
[0031]設(shè)置于所述開口或空腔內(nèi)的半導(dǎo)體芯片，所述半導(dǎo)體芯片的電極表面至少自所述電路板第二表面露出，并與所述電路板第二表面或所述電路板的最低表面處于同一平面；
[0032]封裝材料，至少用以覆蓋所述電路板的第一表面、模塊對位標(biāo)識及填充所述開口或空腔內(nèi)未被所述芯片占據(jù)的空間；
[0033]以及，對應(yīng)設(shè)置在半導(dǎo)體芯片的電極上方的UBM結(jié)構(gòu)。
[0034]在一較佳實施例中，所述電路板第一表面還設(shè)置有模塊對位標(biāo)識，所述模塊對位標(biāo)識表面與電路板第二表面分別對應(yīng)所述電路板的最高表面與最低表面。
[0035]在一較佳實施例中，所述電路板上單位模塊區(qū)域有至少一個開口或空腔。
[0036]進(jìn)一步的，所述單位模塊區(qū)域內(nèi)單個開口或空腔內(nèi)容置至少一個半導(dǎo)體芯片。
[0037]在一較佳實施例中，所述開口或空腔在豎直方向上的最高表面和最低表面分別為所述電路板的最高表面或所述模塊對位標(biāo)識表面和所述電路板的第二表面或其最低表面，而所述開口或空腔在水平方向上的邊界為所述電路板在第一表面和第二表面之間的開口或空腔之側(cè)壁，同時所述開口或空腔包括第一空間和第二空間，其中所述第一空間分布在所述電路板的第一表面和第二表面之間，所述第二空間分布在所述電路板的第一表面與所述模塊對位標(biāo)識表面之間，且所述第一空間的側(cè)壁為所述電路板第一表面和第二表面之間的電路板連續(xù)截面，而所述第二空間無側(cè)壁。
[0038]在一較佳實施例中，所述的半導(dǎo)體芯片電極是鋁基金屬頂層，所述鋁基金屬可選自但不限于招金屬、招娃合金金屬、招娃銅合金金屬及其它含招的合金金屬。
[0039]在一較佳實施例中，所述的半導(dǎo)體芯片電極之鋁基金屬頂層上的UBM結(jié)構(gòu)包含防擴(kuò)散金屬層和導(dǎo)電金屬層的組合，但不限于此。
[0040]進(jìn)一步的，所述粘合或防擴(kuò)散金屬層直接覆蓋電極之鋁基金屬頂層，所述粘合或防擴(kuò)散金屬層材料可選自但不限于鎳、鈦、鎳鉻合金、鎳釩合金和鈦鎢合金等；而所述導(dǎo)電金屬層直接覆蓋粘合或防擴(kuò)散金屬層，所述導(dǎo)電金屬層的材料可選自但不限于銅、金等。
[0041]在一較佳實施例中，所述的半導(dǎo)體芯片電極之鋁基金屬頂層上的UBM結(jié)構(gòu)包含非電鍍的鎳金屬層和金金屬層的組合。其中，鎳金屬層首先在電極之鋁基金屬頂層上通過化鎳工藝沉積生成，而金金屬層在鎳金屬層