層中的源 極51和漏極52分別通過(guò)設(shè)置在所述第二絕緣層4中的通孔與所述硅層6兩端的摻雜區(qū)域 接觸連接。
[0039] 本實(shí)施例中所述硅層6優(yōu)選為非晶硅層，作為本發(fā)明的其他實(shí)施例，所述硅層6還 可以為多晶硅層或單晶硅層。
[0040] 所述娃層6的厚度為IOnm~50nm，本實(shí)施例優(yōu)選為20nm。
[0041] 所述雜質(zhì)離子的摻雜濃度為1〇14~1〇16粒子/平方厘米（atoms/cm2)，所述雜質(zhì)離 子為N離子、P離子、As離子、B離子、Ge離子、In離子中一種或多種的組合。本實(shí)施例中， 所述雜質(zhì)離子優(yōu)選為P+，摻雜濃度為1〇 15粒子/平方厘米。
[0042] 所述柵極層 1 選自但不限于 Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、 W和Cu中的一種或多種或合金材料形成的單層或多層材料，本實(shí)施例優(yōu)選Mo/Al/Mo的疊層 結(jié)構(gòu)；厚度可以為50nm~500nm，本實(shí)施例優(yōu)選為50nm/250nm/50nm。
[0043] 所述第一絕緣層2選自但不限于SiOx層與51隊(duì)層中的一層或多層的堆疊結(jié)構(gòu)，本 實(shí)施例優(yōu)選SiN層。
[0044] 所述金屬氧化物半導(dǎo)體包括IGZO (銦鎵鋅氧化物)、IZO (氧化銦鋅)、ΖΤ0 (氧化鋅 氧化錫加合物)、Al-IZO (鋁摻雜氧化銦鋅)、N-IZO (氮摻雜氧化銦鋅）中的一種，本實(shí)施例 優(yōu)選為IGZO。
[0045] 所述第二絕緣層4為刻蝕阻擋層，選自但不限于SiOx層與SiNx層等無(wú)機(jī)絕緣材料 中的一層或多層的堆疊結(jié)構(gòu)，本實(shí)施例優(yōu)選SiO 2層。
[0046] 所述源/漏電極層選自但不限于Al、Ti、Mo、Ag、Cr或其合金中的一種或多種的組 合，本實(shí)施例中優(yōu)選依次堆疊的Ti-Al-Ti三層結(jié)構(gòu)，厚度為50nm/250nm/50nm，作為本發(fā)明 的其他實(shí)施例，所述源/漏電極層的厚度還可以為50nm~500nm，均可以實(shí)現(xiàn)本發(fā)明的目 的，屬于本發(fā)明的保護(hù)范圍。
[0047] 所述的薄膜晶體管的制備方法，包括如下步驟：
[0048] Sl、通過(guò)磁控濺射工藝在襯底上依次形成Mo/Al/Mo層，并通過(guò)光刻和刻蝕工藝形 成柵極層1 ;通過(guò)等離子增強(qiáng)化學(xué)氣相沉積工藝在所述柵極層1上直接形成覆蓋所述柵極 層1的第一絕緣層2 ;通過(guò)直流濺射工藝在所述第一絕緣層2上形成金屬氧化物半導(dǎo)體層 3〇
[0049] 所述柵極層1、所述第一絕緣層2、所述金屬氧化物半導(dǎo)體層3的制備方法不限于 此，作為本發(fā)明的其他實(shí)施例，還可以根據(jù)所述各層材料的選擇進(jìn)行工藝的選擇。
[0050] S2、如圖3a所示，通過(guò)等離子增強(qiáng)化學(xué)氣相沉積工藝在所述金屬氧化物半導(dǎo)體層 3上直接形成硅層6,并通過(guò)光刻和刻蝕工藝進(jìn)行圖案化，使得所述硅層6僅覆蓋所述金屬 氧化物半導(dǎo)體層3。
[0051] 作為本發(fā)明的其他實(shí)施例，所述硅層6還可以通過(guò)化學(xué)氣相沉積、直流濺射、射頻 濺射、反應(yīng)濺射或磁控濺射等工藝形成，均可以實(shí)現(xiàn)本發(fā)明的目的，屬于本發(fā)明的保護(hù)范 圍。
[0052] S3、如圖3b所示，通過(guò)磁控濺射工藝在所述硅層6上直接形成第二絕緣層4,并通 過(guò)光刻和刻蝕工藝圖案化，在所述第二絕緣層4正對(duì)所述金屬氧化物半導(dǎo)體層3兩端的源 區(qū)和漏區(qū)形成兩個(gè)通孔，以暴露所述硅層6的源區(qū)和漏區(qū)。
[0053] 所述第二絕緣層4的制備方法不限于此，作為本發(fā)明的其他實(shí)施例，還可以根據(jù) 所述各層材料的選擇進(jìn)行工藝的選擇。
[0054] S4、如圖3c所示，以圖案化后的第二絕緣層4為掩膜，在所述硅層6的源區(qū)和漏區(qū) 注入與所述金屬氧化物半導(dǎo)體層3極性相同的雜質(zhì)離子，形成摻雜區(qū)域61 ;摻雜量為IO15 粒子/平方厘米，加速電壓為15KeV。
[0055] 作為本發(fā)明的其他實(shí)施例，所述摻雜離子的種類和摻雜量可以根據(jù)器件的性能需 求進(jìn)行選擇，不限于本實(shí)施例。
[0056] S5、如圖3d所示，通過(guò)磁控濺射工藝在圖案化后的所述第二絕緣層4上直接形成 源/漏電極層，并圖案化，形成彼此分離，分別與所述硅層6中的摻雜區(qū)域接觸連接的源極 51和漏極52。
[0057] 所述第二絕緣層4的制備方法不限于此，作為本發(fā)明的其他實(shí)施例，還可以根據(jù) 所選材料進(jìn)行工藝的選擇。
[0058] 對(duì)比例1
[0059] 本對(duì)比例提供一種薄膜晶體管，具體結(jié)構(gòu)和制備方法同實(shí)施例，不同的是：如圖1 所示，所述半導(dǎo)體層中僅含有金屬氧化物半導(dǎo)體層3。
[0060] 對(duì)比例2
[0061] 本對(duì)比例提供一種薄膜晶體管，具體結(jié)構(gòu)和制備方法同實(shí)施例，不同的是：所述硅 層6不進(jìn)行摻雜步驟，即不進(jìn)行步驟S4。
[0062] 通過(guò)半導(dǎo)體器件分析儀(購(gòu)自安捷倫科技有限公司）對(duì)實(shí)施例和對(duì)比例中的薄膜 晶體管進(jìn)行載流子遷移率、導(dǎo)通電流、漏電流和閾值電壓的測(cè)試，測(cè)試參數(shù)設(shè)置為柵極電壓 為Vg=-IO~20V，施加的源極電壓為Vd=O. 1和10V。其測(cè)試結(jié)果如下表所示：
[0063]
【主權(quán)項(xiàng)】
1. 一種薄膜晶體管，包括：依次堆疊設(shè)置的柵極層、第一絕緣層、半導(dǎo)體層以及源/漏 電極層； 其特征在于， 所述半導(dǎo)體層包括金屬氧化物半導(dǎo)體層以及形成在所述半導(dǎo)體層遠(yuǎn)離所述柵極絕緣 層的表面上的硅層，所述半導(dǎo)體層兩端的源區(qū)和漏區(qū)對(duì)應(yīng)的所述硅層摻雜有雜質(zhì)離子，所 述雜質(zhì)離子與所述金屬氧化物半導(dǎo)體均為N型或均為P型；所述源/漏電極層中的源極和 漏極分別與所述硅層兩端的摻雜區(qū)域接觸連接。
2. 根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，所述半導(dǎo)體層上還設(shè)置有第二絕 緣層，所述源/漏電極層中的源極和漏極分別通過(guò)設(shè)置在所述第二絕緣層中的通孔與所述 硅層兩端的摻雜區(qū)域接觸連接。
3. 根據(jù)權(quán)利要求1或2所述的薄膜晶體管，其特征在于，所述硅層為非晶硅層。
4. 根據(jù)權(quán)利要求3所述的薄膜晶體管，其特征在于，所述硅層的厚度為IOnm~50nm。
5. 根據(jù)權(quán)利要求4所述的薄膜晶體管，其特征在于，所述雜質(zhì)離子的摻雜濃度為IO14~ IO16粒子/平方厘米（atoms/cm 2)。
6. 根據(jù)權(quán)利要求5所述的薄膜晶體管，其特征在于，所述雜質(zhì)離子為N離子、P離子、As 離子、B離子、Ge離子、In離子中一種或多種的組合。
7. 根據(jù)權(quán)利要求1或2或4-6所述的薄膜晶體管，其特征在于，所述金屬氧化物半導(dǎo)體 包括 IGZO、IZO、ZTO、A1-IZ0、N-IZO 中的一種。
8. -種權(quán)利要求2-7任一所述的薄膜晶體管的制備方法，其特征在于，包括如下步驟： 51、 在襯底上依次形成柵極層、第一絕緣層和金屬氧化物半導(dǎo)體層； 52、 在金屬氧化物半導(dǎo)體層上直接形成硅層； 53、 在硅層上直接形成第二絕緣層，并圖案化，在第二絕緣層正對(duì)金屬氧化物半導(dǎo)體層 兩端的源區(qū)和漏區(qū)形成兩個(gè)通孔，以暴露硅層的源區(qū)和漏區(qū)； 54、 以圖案化后的第二絕緣層為掩膜，在硅層的源區(qū)和漏區(qū)注入與金屬氧化物半導(dǎo)體 層極性相同的雜質(zhì)離子，形成摻雜區(qū)域； 55、 在圖案化后的第二絕緣層上直接形成源/漏電極層，并圖案化，形成彼此分離，分 別與摻雜區(qū)域接觸連接的源極和漏極。
9. 根據(jù)權(quán)利要求8所述的薄膜晶體管的制備方法，其特征在于，步驟S2還包括對(duì)所述 硅層進(jìn)行圖案化的步驟，使得所述硅層僅覆蓋所述半導(dǎo)體層。
10. -種平板顯示裝置，其特征在于，包括權(quán)利要求1-7任一所述的薄膜晶體管。
【專利摘要】本發(fā)明所述的一種薄膜晶體管，半導(dǎo)體層包括依次堆疊設(shè)置的金屬氧化物半導(dǎo)體層和硅層，硅層正對(duì)半導(dǎo)體兩端源區(qū)和漏區(qū)的區(qū)域摻雜有雜質(zhì)離子；薄膜晶體管工作時(shí)，硅層的載流子遷移率遠(yuǎn)低于金屬氧化物半導(dǎo)體層的載流子遷移率，電荷通過(guò)硅層中的摻雜區(qū)域直接進(jìn)入金屬氧化物半導(dǎo)體層中進(jìn)行移動(dòng)，極大的減少了背溝道層中的電荷量，避免了背溝道區(qū)域提前開(kāi)啟，從而減少了薄膜晶體管的漏電流。而且，硅層的摻雜區(qū)域的導(dǎo)電性能好，有效降低了源/漏電極層和半導(dǎo)體層的接觸電阻，提高了薄膜晶體管的電學(xué)性能。同時(shí)，本發(fā)明所述的一種薄膜晶體管的制備方法，工藝簡(jiǎn)單，易實(shí)現(xiàn)大規(guī)模生產(chǎn)。
【IPC分類】H01L21-336, H01L29-786, H01L29-06
【公開(kāi)號(hào)】CN104752517
【申請(qǐng)?zhí)枴緾N201310749962
【發(fā)明人】單奇, 柳冬冬
【申請(qǐng)人】昆山工研院新型平板顯示技術(shù)中心有限公司, 昆山國(guó)顯光電有限公司
【公開(kāi)日】2015年7月1日
【申請(qǐng)日】2013年12月31日