專利名稱:制作電路化襯底的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用以制作電路化襯底的方法，且更具體而言涉及用于多層式印刷電路板、芯片載體等等中的制作電路化襯底的方法。
背景技術(shù)：
現(xiàn)今的許多多層式印刷電路板(下文亦稱作PCB)、層壓芯片載體等等需要在一最小體積或空間中形成多個電路。這些結(jié)構(gòu)通常包括由一介電材料層彼此分開的多個信號層、接地及/或電源平面的堆疊。所述導(dǎo)電平面中的選定平面可(通常)利用穿透中間介電層的電鍍(例如用銅)孔(開孔)彼此電接觸。如果電鍍孔位于內(nèi)部，則通常被稱為“通路”；如果從一外表面伸進電路板內(nèi)部一預(yù)定深度，則被稱為“盲通路”；或者如果基本上穿透電路板的整個厚度，則被稱為“電鍍通孔(PTH)”。本文中使用的術(shù)語“通孔”意在包括所有三種類型的此等電路板開孔。
目前已知的制作PCB、芯片載體等等的方法通常包括制作單獨的內(nèi)層電路(電路化層)，這些內(nèi)層電路通過在一包銅內(nèi)層基礎(chǔ)材料的銅層上涂覆一感光層或膜而形成。對感光涂層進行成像、顯影，并蝕刻已曝光的銅以形成導(dǎo)體線路。蝕刻后，從所述銅上剝除感光膜便留下內(nèi)層基礎(chǔ)材料表面上的電路圖案。該過程在電路板技術(shù)領(lǐng)域：
內(nèi)被也稱為光刻過程，因此，相信沒有必要再做進一步的闡述。
在形成單獨的內(nèi)層電路后，通過制備一由多個內(nèi)層、接地平面、電源平面等形成的一敷層來形成一多層堆疊，所述內(nèi)層、接地平面、電源平面等通常由一預(yù)浸膠介電材料層彼此分開，且所述預(yù)浸膠介電材料層通常包括一層浸透一部分固化的材料(通常為B級環(huán)氧樹脂)的玻璃(通常為玻璃纖維)布。此種材料也因其阻燃性(FR)等級而被稱作“FR4”材料。該堆疊的頂部和底部外層通常包括包銅的、玻璃纖維充填的環(huán)氧平面襯底，其中所述銅包層包括所述堆疊的外表面。利用加熱和壓力使B級樹脂完全固化來層壓所述堆疊以形成一整體結(jié)構(gòu)。如此形成的堆疊通常在其兩個外表面上具有金屬(通常為銅)包層。使用與用以形成內(nèi)層電路的程序類似的程序在該銅包層內(nèi)形成外部電路層。也就是說，將一感光膜施加至所述銅包層、曝光至圖案化的活化輻射并加以顯影(移除)。然后使用一蝕刻劑除去因顯影感光膜而裸露出來的銅。最后，除去剩余的感光膜制成外部電路層。
上文所述的導(dǎo)電通孔(或互連線)用于將所述結(jié)構(gòu)內(nèi)的單獨電路層彼此電連接并電連接至外表面，并且通常穿過所述堆疊的全部或一部分。通孔一般在形成外表面上的電路之前通過在所述堆疊的適當(dāng)位置處鉆孔而形成。在幾個預(yù)處理步驟后，通過接觸一電鍍催化劑催化并且通常通過接觸一無電或電解銅電鍍液金屬化通孔的壁以形成電路層之間的導(dǎo)電路徑。在形成這些導(dǎo)電通孔后，利用上述程序形成外部電路或外層。
接下來，將芯片及/或其它電性組件安裝于所述多層式結(jié)構(gòu)的外表面中的一個或兩個上，通常是通過使用焊接安裝墊及焊料球?qū)⑺鼋M件結(jié)合至所述PCB上來實現(xiàn)。結(jié)果會得到一種也可稱作電性組合件的襯底及組件結(jié)構(gòu)。根據(jù)要求，這些組件通常通過導(dǎo)電通孔與結(jié)構(gòu)內(nèi)的電路電接觸。通常通過在外部電路層上涂覆一有機焊接掩膜涂層來形成焊墊?？衫靡痪哂卸鄠€界定焊接安裝墊形成區(qū)域的開孔的絲網(wǎng)通過在外部電路層的表面上絲網(wǎng)涂覆一液體焊接掩膜涂覆材料來施加所述焊接掩膜。或者，可將一光可成像焊接掩膜涂覆到電路板上并使其曝光和顯影，從而獲得一界定所述襯墊的開孔陣列。然后，利用所屬技術(shù)領(lǐng)域：
已知的過程(例如波焊)用焊劑涂覆這些開孔。
在過去的幾年里，此類產(chǎn)品的復(fù)雜度已顯著增加。舉例而言，用于主計算機的PCB可具有多達36層甚至更多的電路，且整個堆疊具有一多達約0.250英寸(250密耳)的厚度。這些電路板通常設(shè)計有3或5密耳寬的信號線和12密耳直徑的通孔。對于當(dāng)今許多電子產(chǎn)品(例如PCB、芯片載體等等)中電路密度的增加，所屬行業(yè)力圖將信號線的寬度減至2密耳或更小并將通孔直徑減至2密耳或更小。當(dāng)今，有幾種這樣的產(chǎn)品可供使用，但還需要更多這樣的產(chǎn)品。
各種電路化襯底的實例及用以制作電路化襯底的方法進一步闡述于下列文獻中。
在2001年9月11日頒發(fā)的第6,288,906號美國專利中，闡述一種制造包括用于其外導(dǎo)電層的電源平面的多層式印刷電路板的方法。將這些外導(dǎo)電層圖案化以便容納電路，例如集成電路和表面安裝式裝置。在包括用于與電路板的其他導(dǎo)電層電互連的電鍍通路(孔)的外導(dǎo)電層上提供安裝襯墊。
在2001年3月20日頒發(fā)的第6,204,453號美國專利中，闡述一種形成一具有一夾持于一對可光成像的介電層之間充當(dāng)電源平面的金屬層的PCB的方法。通過光形成的填充有金屬的通路及通過光形成的電鍍通孔位于可光圖案化的材料中，且信號電路位于每一所述介電材料的表面上并連接至所述通路及電鍍通孔。一邊界可圍繞板或卡，所述板或卡包括一自一個所述介電層的邊緣終接于其中的金屬層。提供一帶有光孔的銅箔。第一及第二層可光成像可固化介電材料位于銅的對置側(cè)上。在所述第一及第二層上顯影所述圖案以通過通孔露出所述金屬層。在銅中的光孔處，在這兩個介電層中曾圖案化有孔的地方將通孔顯影。隨后，通過鍍銅來將所述可光成像材料、通路及通孔的表面金屬化。此較佳是通過借助光阻劑保護所述電路的其余部分并利用光刻技術(shù)來實現(xiàn)的。隨后，移除所述光阻劑，從而得到一電路板或卡，所述電路板或卡具有位于兩側(cè)上的金屬化層、從兩側(cè)延伸至中心的銅層的通路、連接這兩個外部電路化銅層的電鍍通孔。
在1999年6月15日頒發(fā)的美國專利第5,912,809號中，通過以選定的幾何圖案圖案化一多層式電容性平面印刷電路板的電源平面來控制一電路板中的電位和甚高頻(VHF)電流。選定的幾何圖案，不論是簡單還是復(fù)雜，均通過引導(dǎo)電容容量專供一個或多個特定集成電路使用、對一個或多個特定集成電路呈隔離狀，或在多個集成電路之間共用來控制電壓和電流。
在1998年10月28日頒發(fā)的第5,822,856號美國專利中，闡述一種其中通過下述方式來制作電路板的工藝形成一帶有一介電表面的襯底、將一金屬箔及一可剝除的膜層壓至所述襯底上、并貫穿所述可剝除的膜及箔在所述襯底中形成孔?？墒褂脤?dǎo)電粒子或介電性導(dǎo)熱粒子來填充一具有一有機堿的填充材料。借助足夠的熱量及壓力將所述填充材料層壓至所述可剝除的膜上，以迫使所述填充材料填充所述孔。對于導(dǎo)熱填充物而言，將所述孔填充到足以通過所述孔進行電連接。將所述填充材料磨至與所述箔齊平并隨后鍍銅。將銅圖案化以形成一布線層。在所述布線層上形成一永久的介電性光阻劑層，并在所述布線層的焊墊及導(dǎo)體上穿過所述可光成像的介電層形成通路孔。貫穿所述襯底形成孔，并對所述可光成像的介電層、所述通路孔的壁及所述通孔的壁進行鍍銅。對所述可光成像的介電層上的銅鍍層進行圖案化以形成一外部布線層。通過焊接結(jié)合點將組件及/或引腳固定至所述電路化襯底的表面上以形成一高密度電路板組合件。
在1997年11月11日頒發(fā)的美國專利第5,685,070號中，闡述一種制造一用于直接芯片固定的印刷電路板或卡的方法，所述電路板或卡包括至少一電源核心、至少一鄰近所述電源核心的信號平面，且提供多個用于提供電連接的電鍍通孔。此外，一介電材料層鄰近所述電源核心且一電路化導(dǎo)電層鄰近所述介電材料，隨后是一鄰近所述導(dǎo)電層的感光介電材料。提供了光顯影的盲通路用于隨后連接至所述電源核心，并提供了鉆制的盲通路用于隨后連接至所述信號平面。
在1995年9月5日頒發(fā)的第5,448,020號美國專利中，闡述一種用于提供一受控阻抗撓性電路的系統(tǒng)及方法，所述方法包括提供一絕緣的撓性襯底，所述絕緣的撓性襯底具有對置的第一及第二表面并具有自第一表面延伸至第二表面的通孔。在所述撓性襯底的第一表面上形成一導(dǎo)電跡線圖案。將一導(dǎo)電粘合劑膜涂覆至第二表面及所述通孔上。將所述通孔對齊以接觸第一表面上導(dǎo)電跡線圖案中的接地跡線。由此，建立一用于形成一高頻信號傳播環(huán)境的接地平面。所述導(dǎo)電粘合劑可為一b級環(huán)氧樹脂或一熱塑性材料。在該較佳實施例中，制作一自動粘合帶框架。
在1995年5月23日頒發(fā)的第5,418,689號美國專利中，闡述一種用以制作一用于直接芯片固定的印刷電路板的方法，所述印刷電路板包括至少一個電源核心、至少一個鄰近所述電源核心的信號平面、及多個用于進行電連接的電鍍通孔。此外，一介電材料層鄰近所述電源核心且一電路化導(dǎo)電層鄰近所述介電材料，隨后是一鄰近所述導(dǎo)電層的感光介電材料。
在1995年1月24日頒發(fā)的第5,384,433號美國專利中，闡述一種用以制作一包括一導(dǎo)電焊墊陣列的PCB的方法，所述PCB上面包括設(shè)置于第一及第二表面上的組件安裝孔。在所述第一及第二表面上設(shè)置一導(dǎo)電性固定焊接區(qū)陣列，其成對地布置成第一和第二固定焊接區(qū)。第一與第二固定焊接區(qū)彼此絕緣并隔開一距離，所述距離選擇成使標(biāo)準(zhǔn)尺寸的組件能夠在所述電路板的第一及第二表面上固定于其間。在第一及第二表面上設(shè)置第一及第二導(dǎo)電性電源分配平面并使所述第一及第二導(dǎo)電性電源分配平面與設(shè)置于上面的導(dǎo)電焊墊及第二固定焊接區(qū)相絕緣。
在1994年8月2日頒發(fā)的第5,334,487號美國專利中，闡述一種用以在介電材料上形成一具有貫穿所述介電材料的接入開孔或通路的導(dǎo)電材料圖案的方法及此種結(jié)構(gòu)。在一片要進行電路化的導(dǎo)電材料的一個面上提供一層第一可光成像介電材料。在所述導(dǎo)電材料的對置面上提供一層第二可光成像材料(例如一傳統(tǒng)的光阻劑材料)。將所述第一可光成像材料層選擇成使其不會被能顯影所述第二材料層的顯影劑顯影。以圖案方式將這兩層可光成像材料曝光至輻射。顯影第二層材料并蝕刻所露出的下層導(dǎo)電材料以形成所期望的電路圖案。然后，顯影第一層以形成連通所述電路圖案的開孔或通路，并隨后用一導(dǎo)電材料(例如焊料)來填充這些開孔或通路。
在1993年7月20日頒發(fā)的第5,229,550號美國專利中，闡述一種用于制作一高密度電路板的結(jié)構(gòu)及方法。通過在一電路化電源核心上使用感光材料或其它介電材料，開制通路及焊接區(qū)、將其填充以接合性金屬并使其與鄰接的平面對齊，從而排除了在堆積高密度復(fù)合物時的主要對齊問題并減少了制作工藝中的步驟數(shù)量。
如本文中所述，本發(fā)明呈現(xiàn)出對在制造諸如PCB等多層式電路化襯底中所用的已知工藝(包括上述所述的工藝)的一重大改良。本發(fā)明的一特別重要的特征是使用兩個面對的子復(fù)合物，這兩個子復(fù)合物當(dāng)結(jié)合在一起時會形成一其中具有經(jīng)過填充(用介電材料)的開孔的共用導(dǎo)電層。然后，可鉆制這些填充的開孔并使其形成導(dǎo)電開孔。通過下文說明可發(fā)現(xiàn)本發(fā)明的其它非常有利的特征。
據(jù)信，此一發(fā)明將代表所屬技術(shù)領(lǐng)域：
中的一重大進步。

發(fā)明內(nèi)容因此，本發(fā)明的一主要目的是改良電路化基板技術(shù)。
本發(fā)明的另一目的是提供一種可利用所屬領(lǐng)域內(nèi)已知的傳統(tǒng)過程實施并且因此相對容易且廉價實施的電路化襯底制作方法。
本發(fā)明的另一目的是提供各種適合利用通過本文所教示的方法形成的一襯底并因而具有本文所教示的顯著優(yōu)點的結(jié)構(gòu)。
根據(jù)本發(fā)明的一個方面，提供一種用以制作一電路化襯底的方法，其包括形成一第一子復(fù)合物，所述第一子復(fù)合物包括一由部分固化的介電材料構(gòu)成的一第一介電層且在其對置側(cè)上定位有第一及第二導(dǎo)電層，所述第二導(dǎo)電層中包括復(fù)數(shù)個開孔；形成一第二子復(fù)合物，所述第二子復(fù)合物包括一上面定位有第三導(dǎo)電層的第二介電層；將所述第一與第二子復(fù)合物對齊以使所述第一子復(fù)合物的其中包括所述復(fù)數(shù)個開孔的所述第二導(dǎo)電層面對所述第二子復(fù)合物的所述第二介電層；使用足以使所述第一介電層的所述部分固化的介電材料基本上完全固化并且使此介電材料基本上填滿所述第二導(dǎo)電層內(nèi)的所述復(fù)數(shù)個開孔的壓力及熱量將這兩個子復(fù)合物結(jié)合在一起。所述方法進一步包括如下步驟在相結(jié)合的第一及第二子復(fù)合物內(nèi)形成導(dǎo)電開孔，以在所述第一、第二及第三導(dǎo)電層中的選定導(dǎo)電層之間提供電連接。
圖1-5為側(cè)視立面剖視圖，其圖解說明根據(jù)本發(fā)明一實施例制作一電路化襯底的各步驟；及圖6也為一側(cè)視立面剖視圖，其圖解說明一可利用本發(fā)明的教示內(nèi)容制作的電性組合件，此組合件包括一例如圖1-5中所示的電路化襯底。
具體實施方式為了更好地理解本發(fā)明以及其它和進一步的目的、優(yōu)點和能力，本文結(jié)合上述附圖參照以下揭示內(nèi)容和隨附權(quán)利要求
。圖1至圖6中相同的編號將用來標(biāo)識相同的元件。
本文使用的術(shù)語“電路化襯底”意在包括具有以交錯方式布置的復(fù)數(shù)個介電層及復(fù)數(shù)個導(dǎo)電層的多層式結(jié)構(gòu)?？捎糜谒鼋殡妼拥慕殡姴牧系膶嵗úＡЮw維加強的環(huán)氧樹脂(在所屬領(lǐng)域中有時稱作“FR4”介電材料)、聚四氟乙烯(例如特氟隆)、聚酰亞胺、聚酰胺、氰酸樹脂、可光成像材料及其它類似材料。此種襯底的導(dǎo)電層為金屬并可在最終產(chǎn)品中起各種導(dǎo)電作用(例如用作電源、信號及/或接地平面)。用于此種層的金屬的實例包括銅及銅合金，但也可包括其它金屬(例如鎳、鋁等)或其合金。下文將更詳細(xì)地闡述其他實例。電路化襯底的實例包括上述印刷電路板(或卡)及芯片載體。據(jù)信，本發(fā)明的教示內(nèi)容也適用于所謂的“撓性”電路(其使用例如聚酰亞胺等介電材料)。
本文使用的術(shù)語“子復(fù)合物”意在包括一由至少一個介電層及在一實例中至少兩個外部導(dǎo)電層構(gòu)成的結(jié)構(gòu)。在最簡單的形式中，此種子復(fù)合物可只包括一個導(dǎo)電層。
本文使用的術(shù)語“信息處理系統(tǒng)”應(yīng)指主要設(shè)計用于計算、分類、處理、發(fā)射、接收、檢索、起始、切換、儲存、顯示、顯現(xiàn)、測量、檢測、記錄、復(fù)制、處置或利用任何形式的用于商業(yè)、科學(xué)、控制或其他用途的信息、消息或數(shù)據(jù)的任何工具或工具集合。其實例包括個人計算機及諸如服務(wù)器、主機等大型處理器。此種產(chǎn)品通常包括其中定位有一個或多個電路化襯底的已知的適當(dāng)機箱。在一已知實例中，利用一“母板”(例如一大型PCB)，所述母板包括與其耦接的一個或多個較小的電路板或卡，所述較小的卡或板中的每一者上面又具有根據(jù)此種系統(tǒng)的操作要求而定的電子組件，例如電阻器、電容器、模塊等等。
在圖1中，顯示一根據(jù)本發(fā)明一實施例生產(chǎn)一電路化襯底的步驟。在此步驟中，提供一“子復(fù)合物”部件21，其由一具有基本上平坦及呈矩形形狀(如圖所示)的第一導(dǎo)電層23(較佳為銅或銅合金)、一由例如上述介電材料構(gòu)成的介電層25及一第二導(dǎo)電層27(也較佳為銅或銅合金)構(gòu)成。能夠用于本發(fā)明中的介電材料的另一實例闡述于2004年3月31日提出申請且名稱為“用于形成用于電路化襯底中的介電層的介電復(fù)合物”(Dielectric Composition For FormingDielectric Layer For Use In Circuitized Substrates)(發(fā)明者R.Japp等人)的第10/812,889號待決申請案中。另一種可用于層25的材料為一種在業(yè)內(nèi)稱為Driclad介電材料的聚合物材料，其是一種由本發(fā)明的受讓人生產(chǎn)和銷售的材料。(Driclad為Endicott Interconnect Technologies公司的一注冊商標(biāo))。在一實例中，層23可為0.5密耳厚(1密耳等于千分之一英寸)，層25可為3.0密耳厚，且層27可為0.5密耳厚。值得注意的是，層25的介電材料并非完全固化，且在一實例中，處于一在所屬領(lǐng)域中稱作“B級”的狀態(tài)下。已知許多介電材料的實例，尤其是也稱作“FR4”材料的上述玻璃纖維加強的環(huán)氧樹脂，當(dāng)這些材料用于PCB制造時都具有此部分固化級。更重要的是，使用一低溫層壓工藝或一真空層壓工藝將這兩個導(dǎo)電層23及27結(jié)合至中間介電層25。在這兩種情況下，工藝溫度均足夠低從而不影響(進一步固化)所述B級材料的流動性質(zhì)。也就是說，不顯著促進這些性質(zhì)，以使所述介電材料保持在部分固化狀態(tài)。在一實例中，此層壓可在一從約75攝氏度到約130攝氏度的低范圍的溫度下并在一從僅約5p.s.i到約50p.s.i的壓力下進行。因此，在不使用傳統(tǒng)層壓壓制及與此相關(guān)的高溫及高壓的情況下將此結(jié)構(gòu)結(jié)合在一起。
在圖2中，顯示層27中設(shè)置有復(fù)數(shù)個開孔31。在一實施例中，開孔規(guī)定為“光”孔以便能夠穿過所述開孔形成導(dǎo)電通孔(參見下文)但不與所述導(dǎo)電層電接觸。如果層27要作為最終電路化襯底中的一電源層(平面)-對于此處所示實施例而言就是如此，就會期望如此。在一實例中，在層27中可設(shè)置總共20,000個分別包括一為10密耳的直徑的開孔31，且這些開孔31以從約5密耳到約20密耳不等的距離隔開。用以形成開孔31的較佳方法是使用已知的光刻處理，其中在所述層的裸露表面上沉積一光阻劑，根據(jù)所期望的開孔圖案曝光所述光阻劑，并隨后對所述光阻劑進行顯影(移除以露出將被蝕刻掉而形成所述開孔的銅)。可使用任何適合的蝕刻劑-其一實例是氯化銅，并可使用在PCB制造中所用的傳統(tǒng)蝕刻設(shè)備來涂覆這些蝕刻劑。
如上所述，小型化成為當(dāng)今許多電路化襯底的一高度追求的特征，同時對更高密度電路線、焊墊、PTH等的需求不斷增長。作為其一部分，還期望提供具有比在當(dāng)前PCB及其它電路化襯底產(chǎn)品中通常所用的配置更薄的電源及其它內(nèi)層(平面)，例如層27。然而，因所述層要經(jīng)過后續(xù)處理(也許最嚴(yán)重的是與其中將子復(fù)合物對齊并結(jié)合至其它子復(fù)合物、層等以形成最終多層式結(jié)構(gòu)(例如PCB)的層壓相關(guān)的高溫及高壓)，故很難達到此種層的厚度的此種減小。迄今為止，一指定用作一電源或類似內(nèi)部平面的典型的層往往需要由所謂的“一盎司”銅制成，這意味著其必須具有至少約1.4密耳的厚度。如通過上文所了解，本發(fā)明的導(dǎo)電層27具有更小的厚度，且因本發(fā)明獨特的教示內(nèi)容，能夠容易地加以進一步處理，包括使用所屬領(lǐng)域中當(dāng)前所使用的高溫及高壓層壓處理。由于所述“B級”介電層及所結(jié)合的第二導(dǎo)電層23以下文將更詳細(xì)界定的方式為層27提供支撐，因而使此成為可能。
在圖3中，子復(fù)合物21與一由一導(dǎo)電層43及相結(jié)合的介電層45構(gòu)成第二子復(fù)合物41對齊，其中子復(fù)合物21的層27面對并接觸介電層45。子復(fù)合物41的導(dǎo)電層43也較佳為銅，并可具有一約0.5密耳的厚度。介電層45可由與層25相同的材料構(gòu)成，并也可處于“B級”狀態(tài)，雖然此并非為獲得本文中所教示的優(yōu)點所必需的。在圖3中，此時較佳使用傳統(tǒng)的PCB層壓設(shè)備及處理將這兩個子復(fù)合物結(jié)合在一起。在一實例中，可使用從約180攝氏度到約220攝氏度范圍內(nèi)的溫度及從約100p.s.i.到約1200p.s.i.范圍內(nèi)的壓力。可見這些溫度及壓力明顯高于與上述子復(fù)合物21的結(jié)合工藝相關(guān)的溫度及壓力。重要的是，這些相對高的溫度足以達到至少兩個目的(1)使層25的介電材料(及層45的介電材料-如果層45此時也處于“B級”)流入層27的開孔31中并基本上填滿這些開孔；及(2)使所述介電材料完全固化。如果層45在處于此種相對高的溫度的此層壓期間完全固化，則其將不流動且將反而在一定程度上保持在其原始位置中，此圖解說明于圖3中，因為其中只將材料25顯示成填充開孔31。然而，如果層45的材料處于“B級”，則開孔31將自其對置端得到基本填充。圖4中所示的例示性分界線旨在更好地顯示此種對置填充。(對于隨后在圖5-6中所述的各實施例也顯示此種填充)。通過對置填充，因這兩種介電材料(尤其是如果這兩種介電材料為相似的成分)相“混合”，將不可能出現(xiàn)此種線。因此，在通常的實施例中顯示此分界線僅是出于說明目的。在一實例中，圖3中所示的最終相結(jié)合的復(fù)合物結(jié)構(gòu)將具有一僅約四密耳至約十密耳的總厚度。如人們所了解，此復(fù)合物中的所有介電材料此時均完全固化。
在進行子復(fù)合物21及41的上述層壓前，可能需要對層27的外表面進行處理以促進與所述介電材料的結(jié)合。此工藝的一實例為化學(xué)處理工藝，其中將裸露的外表面曝露至一含酸、過氧化物及一金屬(較佳為銅)的溶液，一種已知的此類溶液稱作“BondFilm”溶液，此種溶液當(dāng)前可從Atotech Deutschland GmbH公司以此名稱獲得，Atotech Deutschland GmbH公司為一家國際性的公司，其在美國的營業(yè)地址位于1750 Overview Drive，Rock Hill，South Carolina。(BondFilm為Atotech Deutschland GmbH公司的一商標(biāo))。此BondFilm溶液主要由三種成分組成(1)硫酸；(2)過氧化氫；及(3)銅，以及其它Atotech Deutschland GmbH公司專有的成分。此工藝也稱作一“氧化物替代工藝”，此意指其結(jié)果不會在經(jīng)過處理的材料上形成氧化層。使用此BondFilm溶液，例如通過在約25至45攝氏度(C)的溶液溫度下沉浸一從約30到約200秒的周期來處理導(dǎo)電層27。作為此處理的一部分，首先對導(dǎo)電層27進行清理和除油污，隨后進行一活化步驟，接著對外露表面進行微蝕刻。最后，涂覆一很薄的有機層(或涂層)(未顯示)。值得注意的是，當(dāng)所述導(dǎo)電層結(jié)合至子復(fù)合物41時，此薄有機層保持處于所述導(dǎo)電層上。在一實例中，一用于此層的較佳有機材料為具有僅從約50埃到約500埃的厚度的苯并三唑。使用上述工藝處理所述銅層會使所述導(dǎo)電層外表面的厚RMS粗糙度從約0.1微米增加到約0.5微米，從而使在此后往所述介電層上層壓時會在導(dǎo)電層與介電層之間形成可靠的結(jié)合。
在圖4中，顯示一類似于在圖3中以子復(fù)合物形式所顯示的復(fù)合襯底51(如上所述，注意中心部分中代表性分界線的微小差異，因為在此實施例中下部的子復(fù)合物介電材料也顯示成已侵入內(nèi)導(dǎo)電層(此時由編號27′表示)的開孔(此時由編號31′表示)內(nèi))。襯底51包括其中帶有其復(fù)數(shù)個開孔31′的內(nèi)導(dǎo)電層27′、分別為23′及45′的外導(dǎo)電層、而且當(dāng)然包括中間的相結(jié)合的介電材料25′及45′。此時鉆制(較佳使用機械式鉆制或激光鉆制)襯底51以形成完全貫穿所述襯底厚度(包括貫穿外導(dǎo)電層)的開孔53。值得注意的是，這些開孔53并不接觸層27′的內(nèi)導(dǎo)電表面，且因此僅包括其壁的介電材料。或者，例如，如果層27′用作一信號層，或者可能用作一接地且需要將所述襯底的電路的一個或多個其它部分接地至該層，則開孔53也可接觸中間層27′并最終與中間層27’形成一電連接。
一旦形成開孔53(在一實例中，這些開孔可包括一僅為約2密耳的直徑)，此時便較佳通過將這些開孔的內(nèi)表面電鍍上至少一個導(dǎo)電層55(此種層的一較佳導(dǎo)體為銅，其通過使用一傳統(tǒng)的無電電鍍作業(yè)來涂覆)來使這些開孔變得導(dǎo)電。也可使用其他用以涂覆所述層的方法，例如電解電鍍。層55顯示于圖5中?？稍谝黄渲袑⑼鈱?dǎo)電層23′及45′“電路化”以在其中形成所需的線、焊墊等(由編號56標(biāo)記)的光刻處理步驟之后進行此種電鍍，在此種情況下，所述電鍍將產(chǎn)生直接毗鄰開孔53的端部形成于層23′及45′的外導(dǎo)電部分上的“焊接區(qū)”。因此，此種電路化及電鍍將在相應(yīng)的對置外表面上產(chǎn)生鄰接的兩對“子層”23′與57、及45′與57。在此種情況下，第一子層(位于所述介電層上的)較佳由上述銅或銅合金材料構(gòu)成。第二子層也較佳為銅或銅合金。為了提高導(dǎo)電性，也可增加由鎳及金構(gòu)成的第三及第四子層(為了便于說明而未顯示)。圖5中所示的結(jié)構(gòu)此時即認(rèn)為是一完工的電路化襯底，其適于形成一電氣組合件或適于其自身構(gòu)建于一信息處理系統(tǒng)(例如個人計算機、主機、服務(wù)器及諸如此類)內(nèi)并作為該信息處理系統(tǒng)的一部分。此襯底當(dāng)然也適用于諸多其它系統(tǒng)中，而不僅限于信息處理系統(tǒng)。值得注意的是，其還適用于結(jié)合(例如層壓)至其它類似襯底及/或?qū)щ娦约敖殡娦詫右孕纬梢痪哂兄T多導(dǎo)電層作為其一部分的多層式結(jié)構(gòu)，例如一PCB。
對于一更加復(fù)雜的最終產(chǎn)品，根據(jù)本發(fā)明的教示內(nèi)容制成的電路化襯底可包括不止三個導(dǎo)電平面作為其一部分。可利用本發(fā)明的教示內(nèi)容來制成具有復(fù)數(shù)個內(nèi)部信號、電源及/或接地平面作為其一部分的單個電路化襯底。在此一實施例中，如圖5中所示形成的結(jié)構(gòu)將在相應(yīng)的外導(dǎo)電層上包括其他介電層。因此，圖5所示的實施例僅作為本發(fā)明的代表性而不是限定性實施例。
在圖6所示的實施例中，可利用襯底51的外導(dǎo)電層來互連一對電子結(jié)構(gòu)，包括亦即一更大的PCB61及一電子組件63，例如一半導(dǎo)體芯片或者甚至一其中具有一個或多個此種芯片的芯片載體。當(dāng)襯底51包括一個或多個安裝于其上并與其電耦接的電子組件(例如一半導(dǎo)體芯片或芯片載體(其具有一個或多個芯片作為其一部分))時，其可以理解地形成一電性組合件。如果所述襯底呈一芯片載體(上面具有一個或多個芯片)的形式且又耦接至一下部襯底(例如PCB61)，則同樣如此。一種用于耦接這些結(jié)構(gòu)的已知方法是如圖所示使用復(fù)數(shù)個焊料球65。此種芯片載體由本發(fā)明的受讓人生產(chǎn)和銷售，一種這樣的產(chǎn)品稱作“Hyper-BGA”芯片載體，用語“Hyper-BGA”為Endicott Interconnect Technologies公司的一注冊商標(biāo)。如上文所述，第二電子組件61的一實例可為一PCB，本發(fā)明的受讓人也生產(chǎn)和銷售幾種類型的PCB。因此，一以此種方式形成的電性組合件適合定位于諸如個人計算機、主機或服務(wù)器以及所屬領(lǐng)域中已知的其它系統(tǒng)的適當(dāng)?shù)臋C箱(未顯示)內(nèi)，以形成所述系統(tǒng)的電氣系統(tǒng)的一部分。實現(xiàn)此種定位的方法在組合件領(lǐng)域中眾所周知且相信沒有必要再做進一步的闡述。
至此，上文已顯示并闡述了一種電路化襯底，所述電路化襯底利用一對分別由至少一個介電層及至少一個導(dǎo)電層構(gòu)成的結(jié)合的子復(fù)合結(jié)構(gòu)，該對結(jié)合的子復(fù)合結(jié)構(gòu)之一包括至少一個第二導(dǎo)電層。所形成的復(fù)合物獨特地能夠使用相對薄的中間導(dǎo)電層(例如可在最終結(jié)構(gòu)中作為一電源平面的中間導(dǎo)電層)，這歸因于至少所述在結(jié)合之前上面具有中間導(dǎo)電層的子復(fù)合物的支持構(gòu)造。如此形成的產(chǎn)品可使用如上所述的傳統(tǒng)的PCB制造設(shè)備及工藝來生產(chǎn)。所述結(jié)合結(jié)構(gòu)本身可為一電路化襯底或者其可形成一適于與其它導(dǎo)體及介電層結(jié)合(例如“層疊”)以形成一更大結(jié)構(gòu)的子復(fù)合物。
雖然本文已顯示和闡述了本發(fā)明當(dāng)前的較佳實施例，但所屬領(lǐng)域的技術(shù)人員可明顯看出，可對本發(fā)明作出各種改變和修改，此并不背離由隨附權(quán)利要求
書所界定的本發(fā)明的范圍。
權(quán)利要求
1.一種用以制作一電路化襯底的方法，所述方法包括形成一第一子復(fù)合物，其包括一由一經(jīng)過部分固化的介電材料構(gòu)成的第一介電層并具有位于其對置側(cè)上的第一及第二導(dǎo)電層，所述第二導(dǎo)電層中包括復(fù)數(shù)個開孔，所述形成包括在一不足以使所述部分固化的介電材料完全固化的溫度下將由所述部分固化的介電材料構(gòu)成的所述第一介電層與所述第一及第二導(dǎo)電層結(jié)合在一起；形成一第二子復(fù)合物，其包括一上面定位有一第三導(dǎo)電層的第二介電層；將所述第一與第二子復(fù)合物對齊，以使其中包括所述復(fù)數(shù)個開孔的所述第一子復(fù)合物的所述第二導(dǎo)電層面對所述第二子復(fù)合物的所述第二介電層；利用足以使所述第一介電層的所述部分固化的介電材料基本上完全固化的壓力及熱量將所述第一與第二子復(fù)合物結(jié)合在一起并還使所述介電材料基本上填滿所述第二導(dǎo)電層內(nèi)的所述復(fù)數(shù)個開孔；及在所述結(jié)合的第一及第二子復(fù)合物內(nèi)形成導(dǎo)電開孔，以在所述第一、第二及第三導(dǎo)電層中選定的導(dǎo)電層之間提供電連接。
2.如權(quán)利要求
1所述的方法，其中在所述結(jié)合所述第一與第二子復(fù)合物之前所述第二介電層也為一經(jīng)過部分固化的介電材料。
3.如權(quán)利要求
1所述的方法，其中利用一蝕刻作業(yè)來形成所述第二導(dǎo)電層內(nèi)的所述開孔。
4.如權(quán)利要求
1所述的方法，其中利用一層壓工藝來實現(xiàn)所述將所述第一與第二子復(fù)合物結(jié)合在一起。
5.如權(quán)利要求
4所述的方法，其中在一處于從約100p.s.i.到約1200p.s.i.的范圍內(nèi)的壓力下及在一處于從約180攝氏度到約220攝氏度范圍內(nèi)的溫度下實施所述層壓工藝。
6.如權(quán)利要求
1所述的方法，其進一步包括對所述第一及第三導(dǎo)電層進行電路化。
7.如權(quán)利要求
6所述的方法，其中使用光刻處理來實現(xiàn)所述電路化。
8.如權(quán)利要求
6所述的方法，其進一步包括將一電性組件定位于所述第一導(dǎo)電層上并將所述電性組件電耦接至所述第一導(dǎo)電層以形成一電性組合件。
9.如權(quán)利要求
8所述的方法，其進一步包括提供一機箱并將所述電性組合件定位于所述機箱內(nèi)以形成一信息處理系統(tǒng)。
10.如權(quán)利要求
8所述的方法，其進一步包括將所述結(jié)合的第一及第二子復(fù)合物定位于一第二電路化襯底上并將所述結(jié)合的子復(fù)合物電耦接至所述第二電路化襯底。
11.如權(quán)利要求
1所述的方法，其中使用一鍍覆作業(yè)來實現(xiàn)所述在所述結(jié)合的第一及第二子復(fù)合物內(nèi)形成所述導(dǎo)電開孔以在所述第一、第二及第三導(dǎo)電層中所述選定的導(dǎo)電層之間提供所述電連接。
12.如權(quán)利要求
11所述的方法，其中所述鍍覆作業(yè)為一無電鍍覆作業(yè)。
專利摘要
本發(fā)明揭示一種制作一電路化襯底的方法及一種利用所述電路化襯底的電性組合件，其中所述襯底由至少兩個子復(fù)合物構(gòu)成，其中這些子復(fù)合物中的至少一個的介電材料在結(jié)合(例如層壓)至另一子復(fù)合物期間受到充分加熱，以使所述介電材料流入并基本上填滿所述結(jié)合結(jié)構(gòu)的一導(dǎo)電層中的開孔。在所述結(jié)合結(jié)構(gòu)內(nèi)形成導(dǎo)電通孔，以耦接所述結(jié)構(gòu)的各導(dǎo)電層中選定的導(dǎo)電層。可通過將一個或多個電性組件(例如半導(dǎo)體芯片或芯片載體)定位于最終結(jié)構(gòu)上并將這些電性組件電耦接至所述結(jié)構(gòu)的外部電路來形成一電性組合件。
文檔編號H05K3/46GK1996562SQ200610170522
公開日2007年7月11日 申請日期2006年12月21日
發(fā)明者羅伯特·M·雅普, 約翰·M·勞弗爾, 沃亞·R·馬爾科維奇, 威廉·E·威爾遜 申請人:安迪克連接科技公司導(dǎo)出引文BiBTeX, EndNote, RefMan