基于cmos的襯底轉(zhuǎn)換電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路技術(shù)領(lǐng)域，涉及一種基于CMOS的襯底轉(zhuǎn)換電路，適用于各種具有雙電源輸入的芯片系統(tǒng)中，特別適用于手機、便攜式電腦等具有雙電源的移動設(shè)備中。
【背景技術(shù)】
[0002]基于CMOS的襯底轉(zhuǎn)換電路廣泛應(yīng)用于模擬電路模塊里，尤其廣泛應(yīng)用于具有雙電源的電路，如充電器電路、DC/DC升壓電路及升壓電荷泵電路中。
[0003]圖1為現(xiàn)有技術(shù)中一種襯底選擇電路的電路示意圖。該襯底選擇電路結(jié)構(gòu)簡單，如圖1所示，PMOS晶體管Pl及P2為選擇和驅(qū)動管，Pl源極連接至電源電壓VI，柵極連接至電源電壓V2，P2源極連接至電源電壓V2，柵極連接至電源電壓Vl，Pl與P2漏極相連，并接至Pl及P2的襯底。對于這種襯底選擇電路，若Vl > V2, Pl管導(dǎo)通，P2管截止，輸出電壓VOUT則為Vl V2 > VI，則Pl管截止，P2管導(dǎo)通，輸出電壓VOUT則為V2，可見，VOUT為VI，V2兩者中選出的較高的一個。
[0004]雖然上述襯底選擇電路結(jié)構(gòu)簡單，卻存在如下缺點:上述襯底選擇電路當(dāng)Vl和V2差別比較大時能做出正確選擇，但當(dāng)VI，V2差別不大且需要有驅(qū)動能力時，由于Pl和P2均不能完全導(dǎo)通，導(dǎo)致VOUT不能做出正確選擇；如果Vl和V2中有一個電壓不存在時，Pl或P2的柵壓浮空，也會導(dǎo)致VOUT不能做出正確選擇。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種基于CMOS的襯底轉(zhuǎn)換電路，克服上述現(xiàn)有技術(shù)存在的Vl和V2接近或者Vl和V2中有一個電壓不存在時襯底選擇電路不能作出正確選擇的缺點。
[0006]為克服現(xiàn)有技術(shù)存在的缺陷，本發(fā)明提供一種基于CMOS的襯底轉(zhuǎn)換電路，用于輸出第一電源電壓及第二電源電壓之中較高者，提供給PMOS管作為襯底電壓使用，包括:基準(zhǔn)電流源電路、比較器電路和高電壓選擇電路；
所述基準(zhǔn)電流源，連接到第一電源電壓，產(chǎn)生一個基準(zhǔn)電流，分別在第一電源電壓域和第二電源電壓域鏡像獲得第一鏡像電流和第二鏡像電流；
所述比較器電路，利用所述第一鏡像電流和所述第二鏡像電流作為負(fù)載，比較第一電源電壓和第二電源電壓的大小，并利用第一反相器對比較值進行整形，輸出一個比較值；所述高電壓選擇電路，輸入為所述比較器的比較值，選擇第一電源電壓和第二電源電壓中較高的一個輸出。
[0007]具體的，所述基準(zhǔn)電流源包括:第一 NMOS管、第二 NMOS管及第一電阻、第二電阻；第二 NMOS管源端接第二電阻正端，第一 NMOS管源端接第二電阻正端，第一電阻和第二電阻負(fù)端接地，所述第一 NMOS管和第二 NMOS管的漏端連接所述比較器電路的負(fù)載輸入端。
[0008]進一步的，所述比較器電路包括:第三PMOS管、第四PMOS以及第一反相器；第三PMOS管源端及襯底接第一電源電壓，第四PMOS管源端及襯底接第二電源電壓，第三PMOS管柵極和漏極短接并連接到第四PMOS管的柵極，第三PMOS管的漏極還接到以上所述第二NMOS管的漏極，第四PMOS管的漏極連接以上所述第一NMOS管的漏極和第一反相器輸入端，第一反相器的輸出端輸出比較值，所述第一反相器的電源端為所述高電壓選擇電路的輸出端。
[0009]具體的，所述高電壓選擇電路包括:第一 PMOS管、第二 PMOS以及第二反相器和第三反相器；第一 PMOS管源端連接第一電源電壓，第二 PMOS管源端連接第二電源電壓，第一和第二 PMOS管的漏端和襯底均連接到輸出電壓并作為第二和第三反相器的電源電壓；第二反相器輸入端連第一反相器的輸出端、輸出端連第一 PMOS管柵極和第三反相器的輸入端；第三反相器的輸出端連接到第二 PMOS管的柵極。
[0010]本發(fā)明由于采用了上述的技術(shù)方案，與現(xiàn)有技術(shù)相比，它可以在兩個輸入電壓值接近時仍能做出正確的選擇，同時，本發(fā)明還通過電流鏡電路鏡像獲得較小的鏡像電流，并可設(shè)置其中電阻的阻值使整個電路的靜態(tài)電流更小，降低了電路功耗，可見本發(fā)明具有輸入電壓范圍廣，面積小，結(jié)構(gòu)簡單，功耗低的優(yōu)點。
【附圖說明】
[0011]通過以下對本發(fā)明基于CMOS的襯底轉(zhuǎn)換電路的一實施例結(jié)合其附圖的描述，可以進一步理解本發(fā)明的目的、具體結(jié)構(gòu)特征和優(yōu)點。其中，附圖為:
圖1是現(xiàn)有技術(shù)基于CMOS的襯底轉(zhuǎn)換電路的電原理圖；
圖2是本發(fā)明基于CMOS的襯底轉(zhuǎn)換電路的電原理圖。
【具體實施方式】
[0012]如圖2所示，本發(fā)明所述基于CMOS的襯底轉(zhuǎn)換電路用于把第一電源電壓Vl及第二電源電壓V2之中較高者輸出到V0UT，提供給PMOS管作為襯底電壓使用，防止在PMOS管關(guān)閉時，在其襯底端產(chǎn)生漏電。
[0013]第一 PMOS管Pl用于控制Vl到VOUT的通路，第二 PMOS管P2用于控制V2到VOUT的通路。Pl源極接VI，P2源極接V2，Pl和P2的漏極及襯底連接到VOUT。Pl和P2當(dāng)中，同一時間只有一個會導(dǎo)通，以下會說明電路如何對Pl和P2的柵極進行控制的。
[0014]基準(zhǔn)電流源電路，由N1~N2和R1~R2組成。第一 NMOS管N1、第一電阻R1、第二NMOS管N2、第二電阻R2連接成自偏置的電流鏡形式，第二 NMOS管源端接第二電阻正端，第一NMOS管源端接第二電阻正端，第一電阻和第二電阻負(fù)端接地，所述第一 NMOS管和第二 NMOS管的漏端連接所述比較器電路的負(fù)載輸入端，兩個NMOS管的漏極作為輸出端連接負(fù)載，例如如圖2所示的一對PMOS管P3和P4組成的負(fù)載。采用自偏置的形式無需再使用額外的偏置電路為NI和N2提供偏置電壓，簡化了電路設(shè)計。
[0015]圖2所示的虛線框內(nèi)分別表示第一反相器INV1、第二反相器INV2和第三反相器INV3，三個反相器均為本領(lǐng)域公知的反相器結(jié)構(gòu)。
[0016]比較器電路可以由P3、P4和第一反相器INV組成。P3和P4組成一組電流比較電路，P3的源極接第一電源電壓V1，P4的源極接第二電源電壓V2，P3的柵極和漏極短接并連接到P4的柵極，形成一組電流鏡。P3的漏極接到N2的漏極，把第一組電流源輸出作為P3的負(fù)載；P4的漏極接到N3的漏極，把第二組電流源輸出作為P4的負(fù)載。由于兩組電流源相同，因此在V1=V2時，P3和P4的電流完全相同，電路處于平衡態(tài)。當(dāng)V1>V2時，