專利名稱:用于制造cmos圖像傳感器的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于制造CMOS圖像傳感器的方法。
背景技術(shù)：
通常，圖像傳感器指用于將光學(xué)圖像轉(zhuǎn)換為電信號(hào)的半導(dǎo)體器件。在圖像傳感器中，電荷耦合器件(CCD)包括彼此非常接近的金屬氧化硅(MOS)電容器和存儲(chǔ)于并且從電容器轉(zhuǎn)移的電荷載子。
CMOS圖像傳感器是通過使用諸如控制電路和信號(hào)處理電路這樣的外圍設(shè)備的CMOS技術(shù)，通過提供對應(yīng)于多個(gè)像素的MOS晶體管使用開關(guān)模式來順序檢測輸出的器件。
電荷耦合器件(CCD)具有多種缺點(diǎn)，例如復(fù)雜的驅(qū)動(dòng)模式和高功耗。而且，CCD需要掩模工藝的許多步驟，所以用于CCD的工藝是復(fù)雜的，并且難以將信號(hào)處理電路整合到CCD的單一晶片上。最近，為了克服這些缺點(diǎn)，已經(jīng)研究和開發(fā)了使用亞微米CMOS制造技術(shù)的CMOS圖像傳感器。
CMOS圖像傳感器在每個(gè)單元像素中包括光電二極管和MOS晶體管以通過開關(guān)模式來順序檢測信號(hào)，由此獲得圖像。由于CMOS圖像傳感器利用CMOS制造技術(shù)，CMOS圖像傳感器具有低功耗并且簡化了其制造工藝。即，盡管CCD工藝需要30到40個(gè)掩模，CMOS傳感器制造工藝卻可使用大約20個(gè)掩模來完成。另外，許多信號(hào)處理器可以被整合到CMOS圖像傳感器的單一晶片上，因此CMOS圖像傳感器作為下一代圖像傳感器而受人矚目。因此，CMOS圖像傳感器被用于多種應(yīng)用，例如數(shù)碼相機(jī)(DSC)、PC相機(jī)、手機(jī)相機(jī)等。
同時(shí)，CMOS圖像傳感器根據(jù)晶體管的數(shù)量被分為3T型、4T型，和5T型CMOS圖像傳感器。3T型CMOS圖像傳感器包括一個(gè)光電二極管和三個(gè)晶體管，4T型CMOS圖像傳感器包括一個(gè)光電二極管和四個(gè)晶體管。在下文中，將描述3T型CMOS圖像傳感器的單元像素的布局。
圖1示出傳統(tǒng)3T型CMOS圖像傳感器的單元像素的布局圖。
圖1示出通用3T型CMOS圖像傳感器的單元像素的布局圖。
如附圖所示，3T型CMOS圖像傳感器的單元像素包括一個(gè)光電二極管PD和三個(gè)晶體管。
三個(gè)晶體管包括用于復(fù)位在光電二極管PD中采集的光學(xué)電荷的復(fù)位柵極Rx、用作源極跟隨緩沖放大器的驅(qū)動(dòng)?xùn)艠ODx、和執(zhí)行開關(guān)和尋址功能的選擇柵極Sx。
在這里，包括光電二極管PD的光電二極管區(qū)(A)是其中沒有形成自對準(zhǔn)硅化物(salicide)的區(qū)域，而不包括光電二極管區(qū)(A)的區(qū)域即邏輯區(qū)則是其中形成有自對準(zhǔn)硅化物的區(qū)域。
在邏輯區(qū)中形成自對準(zhǔn)硅化物的原因是減少電阻，由此提高晶體管Rx、Dx和Sx的速度。另外，在光電二極管區(qū)中不形成自對準(zhǔn)硅化物是因?yàn)樽詫?zhǔn)硅化物反射光，這會(huì)干擾通過接收光來產(chǎn)生圖像的光電二極管PD的功能。
圖2示出沿圖1中A-A’線所取的剖視圖，示出光電二極管PD和復(fù)位柵極Rx。
如圖2所示，通過在復(fù)位柵極3與半導(dǎo)體層1之間插入柵極絕緣層2，而在包括高密度P++半導(dǎo)體襯底和P-Epi層的半導(dǎo)體層1上形成復(fù)位柵極3，并且在位于復(fù)位柵極3的一側(cè)的光電二極管區(qū)(A)中形成光電二極管摻雜區(qū)(在下文中稱為“PDN”)。
另外，在位于復(fù)位柵極3的另一側(cè)的半導(dǎo)體層1中形成N+擴(kuò)散區(qū)5，并且在復(fù)位柵極3的兩側(cè)形成絕緣層側(cè)壁6。另外，在位于絕緣層側(cè)壁6的較低部分的半導(dǎo)體層1中形成LDD區(qū)7，這是在N+擴(kuò)散區(qū)5的附近形成的。
如上所述，由于自對準(zhǔn)硅化物層8一定不能在光電二極管區(qū)(A)中形成，而是僅僅在邏輯區(qū)、即除光電二極管區(qū)(A)之外的區(qū)域中形成，自對準(zhǔn)硅化物層8不是在復(fù)位柵極3位于光電二極管區(qū)(A)中的那部分上形成的，并且自對準(zhǔn)硅化物層8是在復(fù)位柵極3位于邏輯區(qū)中的那部分上和N+擴(kuò)散區(qū)5上形成的。這里，參考編號(hào)9指的是絕緣層。
圖3a到圖3i為示出用于制造傳統(tǒng)CMOS圖像傳感器的工藝的剖視圖。
如圖3a所示，相對于包括高密度第一導(dǎo)電(P++型)多晶體硅的半導(dǎo)體襯底100執(zhí)行外延工藝，由此形成低密度第一導(dǎo)電(P-型)外延層101。
這里，外延層101擴(kuò)大和加深光電二極管的耗盡區(qū)，因此增加用于采集光學(xué)電荷的低電壓光電二極管的容量和光敏感度。
然后，在半導(dǎo)體襯底100上限定有源區(qū)和隔離區(qū)，并且執(zhí)行STI工藝或者LOCOS工藝，由此在隔離區(qū)上形成隔離層102。
之后，將柵極絕緣層103和導(dǎo)電層順序沉積在具有隔離層102的外延層101的整個(gè)表面上，并且選擇性去除導(dǎo)電層和柵極絕緣層103，由此形成每個(gè)晶體管的柵極104。
然后，將第一光致抗蝕劑膜105涂覆在包括柵極104的半導(dǎo)體襯底100的整個(gè)表面上，然后執(zhí)行曝光和顯影工藝以便選擇性地將第一光致抗蝕劑膜105上圖案化，使得光電二極管區(qū)能夠暴露出來。
此后，利用第一光致抗蝕劑膜105作為掩模，將低密度N-型摻雜物注入到暴露的光電二極管區(qū)，由此形成PDN區(qū)106。
如圖3b所示，在完全去除第一光致抗蝕劑膜105之后，將第二光致抗蝕劑膜107涂覆在半導(dǎo)體襯底100的整個(gè)表面上，然后相對于第二光致抗蝕劑膜107執(zhí)行曝光和顯影工藝，使得晶體管區(qū)能夠暴露出來。
此后，利用第二光致抗蝕劑膜107作為掩模，將低密度N-型摻雜物注入到外延層101中，由此形成LDD區(qū)108。
這里，PDN區(qū)106被形成得比LDD區(qū)108更深，因?yàn)閾诫s物是以較高能量注入從而形成PDN區(qū)106的。
如圖3c所示，在完全去除第二光致抗蝕劑膜107之后，在半導(dǎo)體襯底100的整個(gè)表面上形成厚度約為200的TEOS層109，并且在TEOS層109上形成氮化物層110。
如圖3d所示，通過在氮化物層110的整個(gè)表面上執(zhí)行回蝕工藝，在柵極104的兩側(cè)形成氮化物層側(cè)壁110a。
如圖3e所示，將第三光致抗蝕劑膜111涂覆在半導(dǎo)體襯底100的整個(gè)表面上，并且相對于第三光致抗蝕劑膜111執(zhí)行曝光和顯影工藝，使得第三光致抗蝕劑膜111僅僅保留在光電二極管區(qū)和隔離層102上。
此后，利用第三光致抗蝕劑膜111作為掩模，將高密度N+型摻雜物注入到暴露的源極/漏極區(qū)，由此形成高密度N+型擴(kuò)散區(qū)112。
如圖3f所示，在去除第三光致抗蝕劑膜111之后，執(zhí)行熱處理工藝(例如800℃或者更高溫度的快速熱處理)，由此在N-型擴(kuò)散區(qū)106、低密度N-型擴(kuò)散區(qū)108和高密度N+型擴(kuò)散區(qū)112中擴(kuò)散摻雜物。
然后，在半導(dǎo)體襯底100的整個(gè)表面上形成自對準(zhǔn)硅化物阻擋層113。
如圖3g所示，在自對準(zhǔn)硅化物阻擋層113上涂覆第四光致抗蝕劑膜114之后，相對于第四光致抗蝕劑膜114執(zhí)行曝光和顯影工藝，使得以后能夠限定其中形成有自對準(zhǔn)硅化物的區(qū)域。
此后，利用第四光致抗蝕劑膜114作為掩模，選擇性地去除自對準(zhǔn)硅化物阻擋層113的暴露部分和TEOS層109，使得高密度N+型擴(kuò)散區(qū)112的表面被暴露。
如圖3h所示，在去除第四光致抗蝕劑膜114和在半導(dǎo)體襯底100的整個(gè)表面上沉積難熔金屬層之后，執(zhí)行熱處理工藝，由此在高密度N+型擴(kuò)散區(qū)112的表面上形成金屬自對準(zhǔn)硅化物層115。
然后，去除沒有與半導(dǎo)體襯底100反應(yīng)的那一部分難熔金屬層。
如圖3i所示，在半導(dǎo)體襯底100的整個(gè)表面上沉積氮化物層，以便形成擴(kuò)散阻擋氮化物層116，然后在擴(kuò)散阻擋氮化物層116上形成層間電介質(zhì)層117。
此后，盡管未示出，之后在層間電介質(zhì)層117上形成電力線、濾色層、微透鏡等，由此形成CMOS圖像傳感器。
現(xiàn)在，用于制造CMOS圖像傳感器的通用方法使用尺寸范圍為0.35μm到0.18μm的技術(shù)。
而且，因?yàn)榫呀?jīng)變得高度整合，現(xiàn)在，開發(fā)具有0.18μm或者更小尺寸的技術(shù)變得有競爭力。同時(shí)，在具有0.25μm或者更大尺寸的技術(shù)中熱預(yù)算(thermal budget)嚴(yán)重受限。這種限制源于自對準(zhǔn)硅化物的采用。在形成自對準(zhǔn)硅化物之后，高溫(800℃或者更高)工藝受到限制，因此難以去除導(dǎo)致暗電流的雜質(zhì)。
同時(shí)，在傳統(tǒng)方法中，與用以形成LDD區(qū)和光電二極管區(qū)的離子注入工藝有關(guān)的熱處理工藝，以及在源極和漏極離子注入之后的熱處理工藝，可以在800℃或更高溫度下執(zhí)行以便補(bǔ)償晶格的損傷和激活工藝。但是，相對于層間電介質(zhì)層117的熱處理工藝的溫度受到限制。
因此，為了使金屬自對準(zhǔn)硅化物層115變形和實(shí)現(xiàn)淺結(jié)，熱處理工藝是在700℃或者更低溫度下執(zhí)行的。
同時(shí)，層間電介質(zhì)層117可以包括基于BPSG的絕緣層，并且在制造圖像傳感器的工藝中，隨著溫度變高，針對與BPSG有關(guān)從而加強(qiáng)暗電流的雜質(zhì)的吸附劑的作用變得更有效。但是，難以通過在上述溫度下執(zhí)行熱處理工藝來實(shí)現(xiàn)這樣的效果。
另外，在形成層間電介質(zhì)層117之前，形成包括氮化物層的擴(kuò)散阻擋層116，因此在縮小尺寸時(shí)，光電二極管區(qū)被減少，使得動(dòng)態(tài)范圍縮小。結(jié)果，光透射率降低，從而難以再現(xiàn)圖像。

發(fā)明內(nèi)容因此，本發(fā)明旨在解決發(fā)生在當(dāng)前技術(shù)中的上述問題。本發(fā)明的目的是提供一種用于制造CMOS圖像傳感器的方法，該方法能夠通過執(zhí)行與用以形成LDD區(qū)和光電二極管區(qū)的離子注入工藝有關(guān)的熱處理工藝，和在源極和漏極離子注入之后的熱處理工藝，來提高雜質(zhì)吸附劑層的雜質(zhì)吸收能力，從而防止暗電流，以便補(bǔ)償晶格的損傷和激活工藝。
為了實(shí)現(xiàn)該目標(biāo)，本發(fā)明提供了一種用于制造CMOS圖像傳感器的方法，該方法包括以下步驟通過在其中插入柵極絕緣層，在半導(dǎo)體襯底上形成柵極；在位于柵極的一側(cè)的半導(dǎo)體襯底的表面中形成光電二極管區(qū)；在位于柵極的另一側(cè)的半導(dǎo)體襯底的表面中形成LDD區(qū)；在半導(dǎo)體襯底的整個(gè)表面上形成層間電介質(zhì)層，然后選擇地去除層間電介質(zhì)層，使得層間電介質(zhì)層僅僅保留在光電二極管區(qū)上；相對于半導(dǎo)體襯底執(zhí)行第一熱處理工藝；在半導(dǎo)體襯底的整個(gè)表面上順序形成第一絕緣層和第二絕緣層，其中第一絕緣層的蝕刻選擇性與第二絕緣層的蝕刻選擇性不同；通過選擇性蝕刻第二絕緣層在柵極的兩側(cè)形成第二絕緣層側(cè)壁；選擇地去除光電二極管區(qū)之外的第一絕緣層；在位于柵極的另一側(cè)的半導(dǎo)體襯底的表面中形成高密度N型擴(kuò)散區(qū)；在半導(dǎo)體襯底的整個(gè)表面上執(zhí)行第二熱處理工藝；以及在高密度N型擴(kuò)散區(qū)的表面上形成金屬硅化物層。
在上述方法中，第一絕緣層可包括氧化物層。
在上述方法中，第二絕緣層可包括氮化物層。
在上述方法中，所述氧化物層可包括熱氧化層或者基于TEOS的氧化物層。
在上述方法中，所述層間電介質(zhì)層可包括BPSG或者基于硅烷的絕緣層。
在上述方法中，所述層間電介質(zhì)層的厚度范圍可為400到3000。
在上述方法中，第一和第二熱處理工藝可在800℃到1200℃溫度范圍條件下執(zhí)行。
在上述方法中，執(zhí)行第一熱處理工藝的步驟還可包括形成厚度范圍為20到100的熱氧化層的步驟。
根據(jù)本發(fā)明，用于制造CMOS圖像傳感器的方法具有以下優(yōu)點(diǎn)。第一，由于通過使用雜質(zhì)吸附劑層和高溫?zé)崽幚砉に囉行У厝コs質(zhì)，所以能夠減少暗電流。第二，由于在側(cè)壁形成時(shí)，襯底的損傷可通過層間電介質(zhì)層來防止，所以能夠減少暗電流。第三，減少了暗電流由此改善了色再現(xiàn)，因此能夠提高圖像傳感器的分辨率。
圖1為示出說明傳統(tǒng)3T型CMOS圖像傳感器的單元像素的布局圖。
圖2為沿圖1中A-A’線所取的剖視圖，示出傳統(tǒng)CMOS圖像傳感器。
圖3a到圖3i為示出用于制造傳統(tǒng)CMOS圖像傳感器的工序的剖視圖。
圖4a到圖4j為示出根據(jù)本發(fā)明制造CMOS圖像傳感器的工序的剖視圖。
具體實(shí)施方式在下文中，將參考附圖描述根據(jù)本發(fā)明用于制造CMOS圖像傳感器的方法。
圖4a到圖4j為示出根據(jù)本發(fā)明制造CMOS圖像傳感器的工藝的剖視圖。
如圖4a中所示，相對于包括高密度第一導(dǎo)電(P++型)多晶體硅的半導(dǎo)體襯底200執(zhí)行外延工藝，由此形成低密度第一導(dǎo)電(P-型)外延層201。
這里，外延層201增大和加深光電二極管的耗盡區(qū)，由此增加用于采集光電荷的低電壓光電二極管的光敏感度和容量。
然后，在半導(dǎo)體襯底200上限定光電二極管區(qū)、晶體管區(qū)和隔離區(qū)，并且執(zhí)行STI工藝或者LOCOS工藝，由此在隔離區(qū)上形成隔離層202。
在那之后，柵極絕緣層203和導(dǎo)電層(例如高密度多晶體硅層)被順序沉積在具有隔離層202的外延層201的整個(gè)表面上，并且選擇性地去除導(dǎo)電層和柵極絕緣層203，由此形成各晶體管的柵極204。
這里，柵極絕緣層203可以通過熱氧化工藝或者CVD工藝來形成，柵極可以通過在導(dǎo)電層上進(jìn)一步形成自對準(zhǔn)硅化物層來形成。
同時(shí)，熱氧化層(未示出)可以通過在柵極204和半導(dǎo)體襯底200的表面上執(zhí)行熱氧化工藝來形成。
另外，可以將柵極204的寬度形成為比傳統(tǒng)柵極的寬度更寬，以反映熱氧化層的厚度的增加率。
然后，在包含柵極204的半導(dǎo)體襯底200的整個(gè)表面上涂覆第一光致抗蝕劑膜205，然后執(zhí)行曝光和顯影工藝以便將第一光致抗蝕劑膜105圖案化，使得光電二極管區(qū)能夠暴露出來。
此后，利用圖案化的第一光致抗蝕劑膜205作為掩模，將低密度第二導(dǎo)電(N-型)摻雜物注入到暴露的光電二極管區(qū)，由此形成PDN區(qū)206。
如圖4b所示，在完全去除第一光致抗蝕劑膜205之后，在半導(dǎo)體襯底200的整個(gè)表面上涂覆第二光致抗蝕劑膜207，然后相對于第二光致抗蝕劑膜207執(zhí)行曝光和顯影工藝，以便晶體管區(qū)能夠暴露出來。
此后，通過使用第二光致抗蝕劑膜207作為掩模將低密度第二導(dǎo)電(N-型)雜質(zhì)注入到外延層201，由此在晶體管區(qū)中形成LDD區(qū)208。
在這里，PDN區(qū)206被形成得比LDD區(qū)208更深，因?yàn)閾诫s物是以更高能量注入從而形成PDN區(qū)206的。
如圖4c所示，在完全去除第二光致抗蝕劑膜207之后，在半導(dǎo)體襯底200上形成第一層間電介質(zhì)層209。
在這里，第一層間電介質(zhì)層209是通過沉積BPSG或基于硅烷(SiH4)的絕緣層來形成的。
同時(shí)，考慮到對擴(kuò)散阻擋氮化物層的過度蝕刻的工藝余量，將第一層間電介質(zhì)層209形成為厚度在400到3000的范圍中。
另外，當(dāng)后面形成第二絕緣層側(cè)壁時(shí)，第一層間電介質(zhì)層209防止了襯底的損傷。并且，第一層間電介質(zhì)層209用作雜質(zhì)的吸附層，所以之后可通過執(zhí)行高溫?zé)崽幚砉に噥碛行Ы档桶惦娏鳌?br> 如圖4d所示，在第一層間電介質(zhì)層209上涂覆第三光致抗蝕劑膜210之后，相對于第三光致抗蝕劑膜210執(zhí)行曝光和顯影工藝，使得第三光致抗蝕劑膜210僅僅保持在光電二極管區(qū)上。
此后，利用第三光致抗蝕劑膜210作為掩模，選擇性地去除第一層間電介質(zhì)層209。
如圖4e所示，在完成去除第三光致抗蝕劑膜210之后，通過化學(xué)蒸汽沉積工藝(低壓化學(xué)蒸汽沉積工藝)等，在半導(dǎo)體襯底200的整個(gè)表面上順序沉積第一絕緣層211和第二絕緣層212。在這種情況下，第一絕緣層211的蝕刻選擇性是與第二絕緣層212的蝕刻選擇性不同的。
這里，第一絕緣層211包括厚度約為200的氧化物層，并且第二絕緣層212包括氮化物層。
同時(shí)，氧化物層可以包括熱氧化層或者基于TEOS的氧化物層。
如圖4f所示，由于第一絕緣層211的蝕刻選擇性與第二絕緣層212的蝕刻選擇性不同，所以可通過在第二絕緣層212的整個(gè)表面上執(zhí)行回蝕工藝，在柵極204的兩側(cè)形成第二絕緣層側(cè)壁212a。
這里，可以蝕刻第二絕緣層212和第一絕緣層211的整個(gè)表面，以便形成第一和第二絕緣層側(cè)壁。
如圖4g所示，在半導(dǎo)體襯底涂覆第四光致抗蝕劑膜213之后，相對于第四光致抗蝕劑膜213執(zhí)行曝光和顯影工藝，使得第四光致抗蝕劑膜213保留在光電二極管區(qū)與隔離層202之間的邊界上。
此后，利用第四光致抗蝕劑膜213作為掩模，選擇性地蝕刻暴露的第一絕緣層211。
另外，將高密度第二導(dǎo)電(N+型)摻雜物注入到半導(dǎo)體襯底200上的晶體管區(qū)，由此形成高密度N+型擴(kuò)散區(qū)214。
如圖4h所示，在去除第四光致抗蝕劑膜213之后，在溫度范圍從800℃到1200℃的條件下相對于半導(dǎo)體襯底200執(zhí)行熱處理工藝(例如快速熱處理)，由此在PDN區(qū)206、LDD區(qū)208和高密度N+型擴(kuò)散區(qū)214中擴(kuò)散摻雜物。
同時(shí)，第一熱處理工藝可在PDN區(qū)206和LDD區(qū)208形成之后執(zhí)行，第二熱處理工藝可在高密度N+型擴(kuò)散區(qū)214形成之后執(zhí)行。
另外，當(dāng)?shù)谝粺崽幚砉に囀窃赑DN區(qū)206和LDD區(qū)208形成之后執(zhí)行時(shí)，在第一層間電介質(zhì)層209被去除之后，在柵極207的表面上生長厚度范圍為20到100的熱氧化層(未示出)。
此后，在半導(dǎo)體襯底200的整個(gè)表面上沉積難熔金屬層之后，執(zhí)行熱處理工藝，因此在高密度N+型擴(kuò)散區(qū)214的表面上形成金屬硅化物層215。
如圖4i所示，在半導(dǎo)體襯底200的整個(gè)表面上形成擴(kuò)散阻擋氮化物層216，并且在擴(kuò)散阻擋氮化物層216上涂覆第五光致抗蝕劑膜217，然后相對于第五光致抗蝕劑膜217執(zhí)行曝光和顯影工藝，使得第五光致抗蝕劑膜217僅僅保留在光電二極管區(qū)之外的區(qū)域上。
此后，利用第五光致抗蝕劑膜217作為掩模，選擇性地去除位于光電二極管區(qū)頂部上的這部分?jǐn)U散阻擋氮化物層216。
如圖4j所示，在去除第五光致抗蝕劑膜217之后，在半導(dǎo)體襯底200的整個(gè)表面上形成第二層間電介質(zhì)層218。
在這里，第二層間電介質(zhì)層218可包括基于硅烷的層間電介質(zhì)層。在這種情況下，由于在層間電介質(zhì)層中存在大量氫原子，半導(dǎo)體襯底200的懸鍵恢復(fù)，從而能夠有效地減少暗電流。
另外，當(dāng)根據(jù)本發(fā)明制造CMOS圖像傳感器時(shí)，在執(zhí)行離子注入工藝從而形成LDD區(qū)和光電二極管區(qū)之后，可通過范圍在800℃到1200℃的高溫條件下執(zhí)行熱處理工藝，在襯底的表面上形成熱氧化層。因此，當(dāng)選擇性地去除第一層間電介質(zhì)層209時(shí)，暴露柵極204的損傷得到補(bǔ)償，所以能夠提高器件的可靠性。
同時(shí)，本領(lǐng)域技術(shù)人員應(yīng)該了解，可以在本發(fā)明中進(jìn)行多種修改和變化。因此，本發(fā)明旨在覆蓋所屬權(quán)利要求
的范圍內(nèi)的修改和變化。
如上所述，根據(jù)本發(fā)明用于制造CMOS圖像傳感器的方法具有下面的優(yōu)點(diǎn)。
第一，由于通過使用雜質(zhì)吸附層和高溫?zé)崽幚砉に囉行У厝コ穗s質(zhì)，所以能夠減少暗電流。
第二，由于在形成側(cè)壁時(shí)，可通過層間電介質(zhì)層避免襯底的損傷，所以能夠減少暗電流。
第三，暗電流減少從而提高了色再現(xiàn)，所以能夠提高圖像傳感器的分辨率。
權(quán)利要求
1.一種用于制造CMOS圖像傳感器的方法，所述方法包括以下步驟通過在其中插入柵極絕緣層，在半導(dǎo)體襯底上形成柵極；在位于該柵極的一側(cè)的所述半導(dǎo)體襯底的表面中形成光電二極管區(qū)；在位于該柵極的另一側(cè)的所述半導(dǎo)體襯底的表面中形成LDD區(qū)；在所述半導(dǎo)體襯底的整個(gè)表面上形成層間電介質(zhì)層，然后選擇地去除該層間電介質(zhì)層，使得該層間電介質(zhì)層僅保留在所述光電二極管區(qū)上；相對于所述半導(dǎo)體襯底執(zhí)行第一熱處理工藝；在所述半導(dǎo)體襯底的整個(gè)表面上順序形成第一絕緣層和第二絕緣層，其中第一絕緣層的蝕刻選擇性是與第二絕緣層的蝕刻選擇性不同的；通過選擇性蝕刻第二絕緣層，在所述柵極的兩側(cè)形成第二絕緣層側(cè)壁；選擇地去除所述光電二極管區(qū)之外的第一絕緣層；在位于所述柵極的另一側(cè)的所述半導(dǎo)體襯底的表面中形成高密度N型擴(kuò)散區(qū)；在所述半導(dǎo)體襯底的整個(gè)表面上執(zhí)行第二熱處理工藝；以及在所述高密度N型擴(kuò)散區(qū)的表面上形成金屬硅化物層。
2.根據(jù)權(quán)利要求
1所述的方法，其中第一絕緣層包括氧化物層。
3.根據(jù)權(quán)利要求
1所述的方法，其中第二絕緣層包括氮化物層。
4.根據(jù)權(quán)利要求
2所述的方法，其中所述氧化物層包括熱氧化層或者基于TEOS的氧化物層。
5.根據(jù)權(quán)利要求
1所述的方法，其中所述層間電介質(zhì)層包括BPSG或者基于硅烷的絕緣層。
6.根據(jù)權(quán)利要求
1所述的方法，其中所述層間電介質(zhì)層的厚度范圍為400到3000。
7.根據(jù)權(quán)利要求
1所述的方法，其中第一和第二熱處理工藝是在800℃到1200℃溫度范圍條件下執(zhí)行的。
8.根據(jù)權(quán)利要求
1所述的方法，其中執(zhí)行第一熱處理工藝的步驟還包括形成厚度范圍為20到100的熱氧化層的步驟。
專利摘要
一種制造CMOS圖像傳感器的方法，包括步驟在半導(dǎo)體襯底上形成柵極；在柵極一側(cè)半導(dǎo)體襯底的表面形成光電二極管區(qū)；在柵極另一側(cè)半導(dǎo)體襯底的表面形成LDD區(qū)；在半導(dǎo)體襯底整個(gè)表面上形成層間電介質(zhì)層，再選擇地去除層間電介質(zhì)層而使其僅保留在光電二極管區(qū)上；對半導(dǎo)體襯底執(zhí)行第一熱處理工藝；在半導(dǎo)體襯底的整個(gè)表面上順序形成第一絕緣層和第二絕緣層，其中第一絕緣層的蝕刻選擇性與第二絕緣層的蝕刻選擇性不同；在柵極兩側(cè)形成第二絕緣層側(cè)壁；選擇地去除光電二極管區(qū)之外的第一絕緣層；在柵極另一側(cè)半導(dǎo)體襯底的表面形成高密度N型擴(kuò)散區(qū)；在半導(dǎo)體襯底的整個(gè)表面上執(zhí)行第二熱處理工藝；在高密度N型擴(kuò)散區(qū)的表面形成金屬硅化物層。
文檔編號(hào)H01L21/822GK1992214SQ200610170174
公開日2007年7月4日 申請日期2006年12月25日
發(fā)明者韓昌勛 申請人:東部電子股份有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan