專利名稱:窄寬度金屬氧化物半導(dǎo)體晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體晶體管，更具體地，涉及一種用于增強(qiáng)PMOS和NMOS晶體管性能、特別是驅(qū)動電流的性能，同時減小窄寬度效應(yīng)的半導(dǎo)體晶體管。
背景技術(shù)：
隨著晶體管尺寸的縮小，窄寬度效應(yīng)和反向窄寬度效應(yīng)(reverse narrowwidth effect)與短溝道效應(yīng)一起造成了嚴(yán)重的問題。因?yàn)闁艠O電極的一部分通常與隔離區(qū)重疊，所以由于隔離層的鳥嘴(bird’s beak)或者場停止雜質(zhì)(field stop impurity)所產(chǎn)生的寄生電荷影響窄寬度效應(yīng)。因此，提供了比當(dāng)柵極形成晶體管溝道時更多的電荷，因此存在以下優(yōu)點(diǎn)，即隨著溝道寬度變窄，晶體管的閾值電壓增加。
通常，隨著晶體管溝道寬度變窄，閾值電壓由于窄寬度效應(yīng)而增加。但是，閾值電壓可能依制造工藝而降低。例如，如果形成場氧化物層然后對于場氧化物層執(zhí)行離子注入，則場區(qū)中的雜質(zhì)被分布為具有比在晶體管溝道區(qū)中更低的密度。由于這個原因，出現(xiàn)了閾值電壓隨溝道寬度變窄而增加的現(xiàn)象。
另外，如果在制造窄溝道寬度的晶體管的過程中，利用LOCOS(局部硅氧化)形成隔離區(qū)，則閾值電壓通常增加。但是，如果通過STI(淺溝槽隔離)形成隔離區(qū)，則閾值電壓降低，因此電流增加。
同時，如果調(diào)整PMOS和NMOS晶體管的溝道長度和寬度以增強(qiáng)它們的性能，則一種晶體管的性能增強(qiáng)但是另一種晶體管的性能下降。因此，在增強(qiáng)晶體管性能、例如電流驅(qū)動性能時，同時增強(qiáng)PMOS和NMOS晶體管的性能是十分重要的。

發(fā)明內(nèi)容本發(fā)明的目的是提供一種半導(dǎo)體晶體管，用于增強(qiáng)PMOS和NMOS晶體管的性能，同時減小窄寬度效應(yīng)。
本發(fā)明的另一個目的是提供一種半導(dǎo)體晶體管，用于增強(qiáng)具有窄溝道寬度的MOS晶體管的電流驅(qū)動性能。
根據(jù)本發(fā)明的一個方案，提供一種由金屬氧化物半導(dǎo)體制成的MOS晶體管，其包括溝道，其寬度為W0且長度為L0；有源區(qū)，包括以溝道為中心在兩側(cè)形成的源極區(qū)和漏極區(qū)；柵極絕緣層，其形成在溝道上；柵極導(dǎo)體，其形成在柵極絕緣層上，并且與有源區(qū)交叉；第一附加有源區(qū)，其寬度大于溝道的寬度W0，作為添加到源極區(qū)的有源區(qū)；以及第二附加有源區(qū)，其寬度大于溝道的寬度W0，作為添加到漏極區(qū)的有源區(qū)。
圖1示出用于說明根據(jù)本發(fā)明的晶體管結(jié)構(gòu)特性的參考晶體管的平面布局圖；圖2示出根據(jù)本發(fā)明的晶體管結(jié)構(gòu)的平面布局圖；圖3示出與根據(jù)本發(fā)明的晶體管結(jié)構(gòu)相比較的第一比較晶體管的平面布局圖；圖4示出與根據(jù)本發(fā)明的晶體管結(jié)構(gòu)相比較的第二比較晶體管的平面布局圖；及圖5示出與根據(jù)本發(fā)明的晶體管結(jié)構(gòu)相比較的第三比較晶體管的平面布局圖。
具體實(shí)施方式在下文中，將參考附圖描述本發(fā)明的優(yōu)選實(shí)施例。
圖1示出用于說明根據(jù)本發(fā)明的晶體管結(jié)構(gòu)特性的參考晶體管的平面布局圖。
圖1中所示的晶體管包括柵極導(dǎo)體12和有源區(qū)14。柵極導(dǎo)體12例如由多晶硅制成，并與有源區(qū)14交叉。有源區(qū)14是雜質(zhì)(例如，N型雜質(zhì)如P、As和N，或者P型雜質(zhì)如B、Ga和In)被注入或者擴(kuò)散到半導(dǎo)體(例如，硅)襯底的區(qū)域。有源區(qū)14被與作為基準(zhǔn)的有源區(qū)14相交(overlap)的柵極導(dǎo)體12分為源極區(qū)14s和漏極區(qū)14d。
由于在與有源區(qū)14相交的柵極導(dǎo)體12的表面之下形成柵極絕緣層(未示出)，所以柵極導(dǎo)體12與有源區(qū)14電隔離。柵極導(dǎo)體12通過多個柵極接觸孔13與外部(例如，柵極電極)電連接。另外，源極區(qū)14s和漏極區(qū)14d分別通過多個源極接觸孔17和漏極接觸孔15與外部電連接。
如果閾值電壓或更大電壓的偏壓(NMOS晶體管中的正(+)電壓或者PMOS晶體管中的負(fù)(-)電壓)被施加于柵極導(dǎo)體12，則以柵極導(dǎo)體為中心形成電場，并且由于電場的影響而在柵極絕緣層下面形成溝道(未示出)。如果通過柵極電壓形成溝道，則電流在源極區(qū)14s與漏極區(qū)14d之間流動。由于如果移除偏壓則電流不流過溝道，所以晶體管的操作可以被完成。由于晶體管包括半導(dǎo)體襯底、柵極絕緣層和柵極導(dǎo)體，所以晶體管被稱為MOS晶體管。
圖1的MOS晶體管10是具有0.3μm的小寬度W0和0.13μm的溝道長度L0的窄寬度晶體管。當(dāng)具有這種尺寸和結(jié)構(gòu)的MOS晶體管10被用作NMOS和PMOS晶體管時，假設(shè)NMOS和PMOS晶體管的每個驅(qū)動電流是100，本發(fā)明的發(fā)明者已經(jīng)研究了在改變晶體管的結(jié)構(gòu)和尺寸時能夠優(yōu)化驅(qū)動電流的晶體管結(jié)構(gòu)。結(jié)果，可以看出圖2所示的晶體管的結(jié)構(gòu)和尺寸最優(yōu)化地加強(qiáng)了驅(qū)動電流，并且可以獲得PMOS和NMOS晶體管共同的性能增強(qiáng)。
即，根據(jù)本發(fā)明的晶體管20包括源極和漏極附加有源區(qū)27和29，其分別具有沿如圖2中所示的溝道寬度方向延伸的源極和漏極區(qū)。各附加有源區(qū)27和29的長度L1被設(shè)定為小于參考晶體管10(圖1)的各源極和漏極區(qū)14s和14d的長度Ls/d，使得晶體管20的溝道寬度本身沒有由于附加有源區(qū)27和29而增加。這里，L1和Ls/d之間的差被設(shè)定為設(shè)計(jì)規(guī)則可以接受的最大值。
由于各附加有源區(qū)27和29是雜質(zhì)被擴(kuò)散作為源極和漏極區(qū)24s和24d的相同區(qū)域，所以只有掩膜的圖案被改變以包括對應(yīng)于附加有源區(qū)27和29的圖案，而不使用附加的光掩膜以形成附加有源區(qū)27和29。即，為了形成本發(fā)明的附加有源區(qū)27和29，不需要改變半導(dǎo)體制造方法或者引入新的工藝。
根據(jù)本發(fā)明的實(shí)施例，各附加有源區(qū)27和29的寬度W1是0.35μm，而且其長度L1是0.3μm。即，根據(jù)本發(fā)明的各附加有源區(qū)27和29的寬度比晶體管20的溝道寬度大。晶體管20的溝道寬度W0和長度L0與參考晶體管10的相同。當(dāng)晶體管的結(jié)構(gòu)被改變以包括具有這種尺寸的附加有源區(qū)27和29并且該結(jié)構(gòu)被應(yīng)用于NMOS晶體管時，晶體管20的驅(qū)動電流與參考晶體管10的驅(qū)動電流相比被表示為107.27％。當(dāng)該結(jié)構(gòu)被應(yīng)用于PMOS晶體管時，驅(qū)動電流被表示為103.31％。即，可以看出在PMOS和NMOS晶體管中，本發(fā)明的晶體管20的電流驅(qū)動性能與參考晶體管10的電流驅(qū)動性能相比被表示為103％或者更大，使得PMOS和NMOS晶體管的性能可被同時加強(qiáng)。
如圖2所示，根據(jù)本發(fā)明的晶體管20是MOS晶體管，其中具有源極和漏極區(qū)24s和24d的有源區(qū)24與柵極導(dǎo)體22交叉，柵極導(dǎo)體22通過多個柵極接觸孔23與外部電連接，并且源極和漏極區(qū)24s和24d分別通過多個源極和漏極接觸孔27和25與外部電連接。
圖3示出與根據(jù)本發(fā)明的晶體管結(jié)構(gòu)相比較的第一比較晶體管的平面布局圖。
如圖3所示，第一比較晶體管30是MOS晶體管，其中具有源極和漏極區(qū)34s和34d的有源區(qū)34與柵極導(dǎo)體32交叉，柵極導(dǎo)體32通過多個柵極接觸孔33與外部電連接，并且源極和漏極區(qū)34s和34d分別通過多個源極和漏極接觸孔37和35與外部電連接。
在第一比較晶體管30中，在源極和漏極區(qū)中的任一區(qū)形成附加有源區(qū)。作為實(shí)例，在此圖中，將附加有源區(qū)37添加到源極區(qū)34s。附加有源區(qū)37的寬度W1和長度L1與根據(jù)本發(fā)明的晶體管20的附加有源區(qū)27和29相同。同樣地，附加有源區(qū)37的寬度W1被設(shè)定為0.35μm，并且第一比較晶體管30的溝道寬度和長度被設(shè)定為與參考晶體管10相同。當(dāng)具有這種尺寸的結(jié)構(gòu)應(yīng)用到NMOS晶體管時，第一比較晶體管30的驅(qū)動電流與參考晶體管10相比被表示為101.14％。當(dāng)該結(jié)構(gòu)應(yīng)用到PMOS晶體管時，驅(qū)動電流被表示為100.00％，表示在第一比較晶體管30與參考晶體管10之間沒有差別。
圖4示出與根據(jù)本發(fā)明的晶體管結(jié)構(gòu)相比較的第二比較晶體管的平面布局圖。
如圖4所示，第二比較晶體管40是MOS晶體管，其中具有源極和漏極區(qū)44s和44d的有源區(qū)44與柵極導(dǎo)體42交叉，柵極導(dǎo)體42通過多個柵極接觸孔43與外部電連接，并且源極和漏極區(qū)44s和44d分別通過多個源極和漏極接觸孔47和45與外部電連接。
在第二比較晶體管40中，與第一比較晶體管30一樣，在源極和漏極區(qū)中的任一區(qū)形成附加有源區(qū)。作為實(shí)例，在此圖中，附加有源區(qū)47被添加到源極區(qū)44s。附加有源區(qū)47的寬度W2比根據(jù)本發(fā)明的晶體管20的附加有源區(qū)27和29的寬度小。附加有源區(qū)47的長度L1與本發(fā)明的晶體管20相同。同樣地，附加有源區(qū)47的寬度W2被設(shè)定為小于W1的0.3μm，并且第二比較晶體管40的溝道寬度和長度被設(shè)定為與參考晶體管10相同。當(dāng)具有這種尺寸的結(jié)構(gòu)應(yīng)用到NMOS晶體管時，第二比較晶體管40的驅(qū)動電流與參考晶體管10相比被表示為101.82％。當(dāng)該結(jié)構(gòu)應(yīng)用到PMOS晶體管時，驅(qū)動電流被表示為98.90％，其比參考晶體管10的驅(qū)動電流小。
圖5示出與根據(jù)本發(fā)明的晶體管結(jié)構(gòu)相比的第三比較晶體管的平面布局圖。
如圖5所示，第三比較晶體管50是MOS晶體管，與參考晶體管10一樣，其中具有源極和漏極區(qū)54s和54d的有源區(qū)54與柵極導(dǎo)體52交叉，柵極導(dǎo)體52通過多個柵極接觸孔53與外部電連接，并且源極和漏極區(qū)54s和54d分別通過多個源極和漏極接觸孔57和55與外部電連接。
在第三比較晶體管50中，附加有源區(qū)57和59分別在源極和漏極區(qū)54s和54d形成，和本發(fā)明的晶體管20一樣。此時，各附加有源區(qū)57和59的寬度W2比根據(jù)本發(fā)明的晶體管20的各附加有源區(qū)27和29的寬度W1小。各附加有源區(qū)57和59的長度L1與本發(fā)明的晶體管20相同。同樣地，各附加有源區(qū)57和59的寬度W2被設(shè)定為小于W1的0.3μm，并且第三比較晶體管50的溝道寬度和長度被設(shè)定為與參考晶體管10相同。當(dāng)具有這種尺寸的結(jié)構(gòu)應(yīng)用到NMOS晶體管時，第三比較晶體管50的驅(qū)動電流與參考晶體管10相比被表示為100.68％。當(dāng)該結(jié)構(gòu)應(yīng)用到PMOS晶體管時，驅(qū)動電流被表示為100.55％，表示第三比較晶體管50與參考晶體管10之間的差別很小。
以上述實(shí)施例的尺寸作為參考，比較參考晶體管10、本發(fā)明的晶體管20、和第一到第三比較晶體管30、40和50的溝道寬度和長度，附加有源區(qū)27、29、37、47、57和59的寬度和長度，以及各晶體管被用作NMOS或者PMOS晶體管時的驅(qū)動電流，在下表中示出表1
如表1所示，根據(jù)本發(fā)明的晶體管20的結(jié)構(gòu)沒有通過將晶體管20的溝道寬度和長度設(shè)定為與參考晶體管10相同而被改變，而是將附加有源區(qū)27和29添加到晶體管20，使得NMOS和PMOS晶體管的驅(qū)動電流可以增強(qiáng)到103％或者更大。
根據(jù)本發(fā)明，PMOS和NMOS晶體管的問題可以被解決，因?yàn)樵跍p小晶體管的溝道寬度時驅(qū)動控制由于窄寬度效應(yīng)而下降。
另外，為了提高根據(jù)本發(fā)明的晶體管的驅(qū)動電流性能，不必添加附加工藝或者改變工藝本身，以便可以增強(qiáng)MOS晶體管的性能而不增加額外成本。
雖然參考本發(fā)明的特定優(yōu)選實(shí)施例已經(jīng)示出和描述了本發(fā)明，但本領(lǐng)域技術(shù)人員應(yīng)該理解，在不脫離如所附權(quán)利要求
所限定的本發(fā)明的精神和范圍的情況下，可以在本發(fā)明中做出形式和細(xì)節(jié)的各種變化。
權(quán)利要求
1.一種由金屬氧化物半導(dǎo)體制成的MOS晶體管，所述MOS晶體管包括溝道，其寬度為W0且長度為L0；有源區(qū)，包括以溝道為中心在兩側(cè)形成的源極區(qū)和漏極區(qū)；柵極絕緣層，其形成在溝道上；柵極導(dǎo)體，其形成在柵極絕緣層上，并且與有源區(qū)交叉；第一附加有源區(qū)，其寬度大于溝道的寬度W0，作為添加到源極區(qū)的有源區(qū)；以及第二附加有源區(qū)，其寬度大于溝道的寬度W0，作為添加到漏極區(qū)的有源區(qū)。
2.根據(jù)權(quán)利要求
1所述的MOS晶體管，其中有源區(qū)中存在N型雜質(zhì)。
3.根據(jù)權(quán)利要求
1所述的MOS晶體管，其中有源區(qū)中存在P型雜質(zhì)。
4.根據(jù)權(quán)利要求
1所述的MOS晶體管，其中第一和第二附加有源區(qū)在形成源極區(qū)和漏極區(qū)的工藝中同時形成。
5.根據(jù)權(quán)利要求
1所述的MOS晶體管，其中所述晶體管是窄寬度晶體管。
專利摘要
本發(fā)明公開一種用于增強(qiáng)PMOS和NMOS晶體管性能、尤其是電流驅(qū)動性能，同時減小窄寬度效應(yīng)的半導(dǎo)體晶體管。窄寬度MOS晶體管包括溝道，其寬度為W0且長度為L0；有源區(qū)，包括以溝道為中心在兩側(cè)形成的源極區(qū)和漏極區(qū)；柵極絕緣層，其形成在溝道上；柵極導(dǎo)體，其形成在柵極絕緣層上，并且與有源區(qū)交叉；第一附加有源區(qū)，其寬度大于溝道的寬度W0，作為添加到源極區(qū)的有源區(qū)；以及第二附加有源區(qū)，其寬度大于溝道的寬度W0，作為添加到漏極區(qū)的有源區(qū)。當(dāng)具有附加有源區(qū)的晶體管結(jié)構(gòu)被應(yīng)用到NMOS和PMOS晶體管時，驅(qū)動電流被分別表示為107.27％和103.31％。因此，PMOS和NMOS晶體管的驅(qū)動電流增強(qiáng)。
文檔編號H01L29/66GK1992343SQ200610170193
公開日2007年7月4日 申請日期2006年12月25日
發(fā)明者安正豪 申請人:東部電子股份有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan