本揭露是有關(guān)一種半導(dǎo)體集成電路，且特別是提供一種具有鰭片式結(jié)構(gòu)的半導(dǎo)體裝置及其制作方法。

背景技術(shù)：

隨著半導(dǎo)體工業(yè)已進(jìn)展至納米技術(shù)制程節(jié)點(diǎn)，于更高的裝置密度、更高的性能和更低的成本的追求中，來自于制程和設(shè)計(jì)困境的挑戰(zhàn)已導(dǎo)致三維設(shè)計(jì)的發(fā)展，如鰭片式場效晶體管(Fin Field Effect Transistor；Fin FET)。鰭片式FET裝置基本包含具有高深寬比的半導(dǎo)體鰭片，其中半導(dǎo)體晶體管裝置的通道和源極/漏極區(qū)域是被形成。柵極是形成于鰭片式結(jié)構(gòu)的上，并沿著鰭片式結(jié)構(gòu)的兩側(cè)(如包裝)，而利用通道和源極/漏極區(qū)域的增加的表面積的優(yōu)點(diǎn)，生成更快、更可靠且更易控制的半導(dǎo)體晶體管裝置。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本揭露的一態(tài)樣，制作半導(dǎo)體裝置的方法包含形成摻雜層于基材中。形成接觸摻雜層的阻絕層。形成半導(dǎo)體層于基材和阻絕層上。通過圖案化半導(dǎo)體層、阻絕層和摻雜層，來形成鰭片式結(jié)構(gòu)，而使鰭片式結(jié)構(gòu)包含通道區(qū)域與井區(qū)域，其中通道區(qū)域包含半導(dǎo)體層，且井區(qū)域包含摻雜層。形成隔離絕緣層，而使鰭片式結(jié)構(gòu)的第一部分從隔離絕緣層突伸出，且鰭片式結(jié)構(gòu)的第二部分嵌入至隔離絕緣層中。形成柵極結(jié)構(gòu)于鰭片式結(jié)構(gòu)和隔離絕緣層上。

附圖說明

從以下結(jié)合所附附圖所做的詳細(xì)描述，可對本揭露的態(tài)樣有更佳的了解。需注意的是，根據(jù)業(yè)界的標(biāo)準(zhǔn)實(shí)務(wù)，各特征并未依比例繪示。事實(shí)上，為了使討論更為清楚，各特征的尺寸可任意地增加或減少。

圖1是繪示根據(jù)本揭露的一些實(shí)施例的具有鰭片式結(jié)構(gòu)的例示半導(dǎo)體場效晶體管裝置；

圖2至圖13是繪示根據(jù)本揭露的一些實(shí)施例的制作具有鰭片式結(jié)構(gòu)的半導(dǎo)體場效晶體管裝置的例示循序操作；

圖14與圖15是繪示根據(jù)本揭露的一些實(shí)施例的制作具有鰭片式結(jié)構(gòu)的半導(dǎo)體場效晶體管裝置的例示操作；

圖16與圖17是繪示根據(jù)本揭露的一些實(shí)施例的制作具有鰭片式結(jié)構(gòu)的半導(dǎo)體場效晶體管裝置的例示操作；

圖18與圖19是繪示根據(jù)本揭露的一些實(shí)施例的制作具有鰭片式結(jié)構(gòu)的半導(dǎo)體場效晶體管裝置的例示操作；

圖20至圖28是繪示根據(jù)本揭露的一些實(shí)施例的制作具有鰭片式結(jié)構(gòu)的半導(dǎo)體場效晶體管裝置的例示循序操作。

具體實(shí)施方式

以下的揭露提供了許多不同的實(shí)施例或例子，以實(shí)施發(fā)明的不同特征。以下所描述的構(gòu)件與安排的特定例子是用以簡化本揭露。當(dāng)然這些僅為例子，并非用以做為限制。舉例而言，在描述中，第一特征形成于第二特征上方或上，可能包含第一特征與第二特征以直接接觸的方式形成的實(shí)施例，而也可能包含額外特征可能形成在第一特征與第二特征之間的實(shí)施例，如此第一特征與第二特征可能不會直接接觸。此外，本揭露可能會在各例子中重復(fù)參考數(shù)字及/或文字。這樣的重復(fù)是基于簡單與清楚的目的，以其本身而言并非用以指定所討論的各實(shí)施例及/或配置之間的關(guān)系。

另外，在此可能會使用空間相對用語，例如“向下(beneath)”、“下方(below)”、“較低(lower)”、“上方(above)”、“較高(upper)”等等，以方便描述來說明如附圖所繪示的一元件或一特征與另一(另一些)元件或特征的關(guān)系。除了在圖中所繪示的方向外，這些空間相對用詞意欲含括元件在使用或操作中的不同方位。設(shè)備可能以不同方式定位(旋轉(zhuǎn)90度或在其他方位上)，因此可利用同樣的方式來解釋在此所使用的空間相對描述符號。此外，“所制成(made of)”的用語可指為“包含(comprising)”或“所組成(consisting of)”等用語。

于本揭露的一些實(shí)施例中，鰭片式場效晶體管裝置(Field Effect Transistor；FET)包含抑制鰭片式FET的井區(qū)域的雜質(zhì)擴(kuò)散至鰭片式FET的通道區(qū)域的結(jié)構(gòu)。舉例而言，如圖1所示，鰭片式FET裝置102包含井區(qū)域165、阻絕層120和設(shè)置于井區(qū)域165上的通道區(qū)域160。在一實(shí)施例中，阻絕層120包含碳化硅或包含碳的硅化物。阻絕層120可磊晶地生成于基材105的表面上。阻絕層120可抑制摻雜于井區(qū)域165的雜質(zhì)擴(kuò)散至通道區(qū)域160中，例如，于對應(yīng)制作鰭片式FET裝置102的熱操作期間。雖然在一些實(shí)施例中，阻絕層是磊晶生成的材料的層，但在其他實(shí)施例中，阻絕層包含布植至基材105中的共布植摻質(zhì)。鰭片式FET裝置102包含鰭片式結(jié)構(gòu)10、12與14。然而，鰭片式結(jié)構(gòu)的數(shù)量不限制為三個。鰭片式結(jié)構(gòu)的數(shù)量可為一個、二個、四個、五個或更多。

圖2至圖13是繪示根據(jù)本揭露的一些實(shí)施例的制作具有鰭片式結(jié)構(gòu)的半導(dǎo)體場效晶體管裝置的例示循序操作。并未所有描述的組份是必須的，然而，一或多個實(shí)施可包含未顯示于圖中的額外組份。組份的排列與類型的變化可于不悖離本揭露所描述的申請專利范圍下進(jìn)行。額外的組份、不同的組份及/或更少的組份可被提供。其次，操作的順序可被改變。

于圖2中，磊晶層210是磊晶地生成于基材205的表面上。磊晶層210隨的將作為阻絕層且包含具有抵抗井區(qū)域中雜質(zhì)的阻絕性質(zhì)的材料。舉例而言，磊晶層210可為包含碳的硅化物或碳化硅。磊晶層210可具有范圍實(shí)質(zhì)為從2納米(nm)至30nm的厚度t。在一些實(shí)施例中，磊晶層210具有范圍實(shí)質(zhì)為從2nm至10nm的厚度t。

舉例而言，基材205是具有范圍實(shí)質(zhì)為從1×10¹⁵cm^-3至1×10¹⁸cm^-3的摻雜濃度的p型硅基材。在其他實(shí)施例中，基材205是具有范圍實(shí)質(zhì)為從1×10¹⁵cm^-3至1×10¹⁸cm^-3的摻雜濃度的n型硅基材?；?05具有(100)的上表面，在一些實(shí)施例中。

額外地，基材205可包含另一元素半導(dǎo)體，例如：鍺；包含IV-IV族化合物半導(dǎo)體的化合物半導(dǎo)體，例如：碳化硅與硅鍺；包含III-V族化合物半導(dǎo)體的化合物半導(dǎo)體，例如：GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP，或者上述材料的任意組合。在一實(shí)施例中，基材205是絕緣體覆硅(Silicon on Insulator；SOI)基材的硅層。非結(jié)晶基材，如非晶硅或非晶碳化硅，或者絕緣材料，如氧化硅，亦可作為基材205?；?05可包含已適當(dāng)摻雜雜質(zhì)(例如，p型或n型導(dǎo)電材料)的各個區(qū)域。

于圖3中，摻質(zhì)，亦可稱的為雜質(zhì)離子，是布植至基材205中，以形成摻雜層315于基材205中。在一些實(shí)施例中，離子布植操作是用以布植摻質(zhì)于基材205中。舉例而言，摻質(zhì)可為硼、二氟化硼(BF₂)、氟、銦或上述材料的任意混合，以制作n型鰭片式FET的p型井，且摻質(zhì)可為磷、砷、氟或上述材料的任意混合，以制作p型鰭片式FET的n型井。在一些實(shí)施例中，植入抗擊穿(Anti-Punch Through；APT)布植劑的另一離子布植操作是被進(jìn)行，以避免擊穿效應(yīng)。APT布植劑一般用以作為主體鰭片式短通道效應(yīng)(Bulk-Fin Short Channel Effect；Bulk-Fin SCE)控制。

如圖3所示的布植操作之后，退火操作是被進(jìn)行，以活化摻雜層315中的摻質(zhì)。退火操作可于范圍實(shí)質(zhì)為從800℃至1200℃的溫度下，進(jìn)行最多實(shí)質(zhì)1分鐘。在一些實(shí)施例中，退火操作可于范圍實(shí)質(zhì)為從600℃至1100℃的溫度下，進(jìn)行實(shí)質(zhì)為從0.1秒至30秒。退火操作可使摻質(zhì)擴(kuò)散至磊晶層210中，故形成如圖4所示的摻雜磊晶層420。摻雜磊晶層420可包含井布植劑(例如：p型井的硼或n型井的磷)，以及APT布植劑。

于圖5中，磊晶層252是磊晶地生成摻雜磊晶層420的表面上。磊晶層525可例如為硅、碳化硅、III-V族化合物材料或其他適當(dāng)?shù)牟牧?。在一些?shí)施例中，基材205與磊晶層525為硅、鍺或III-V族磊晶層的一者。磊晶層525之后是用以形成一或多個鰭片式結(jié)構(gòu)。在一些實(shí)施例中，磊晶層525的高度的范圍實(shí)質(zhì)為從100nm至300nm，且在其他實(shí)施例中，磊晶層525的高度的范圍實(shí)質(zhì)為從50nm至100nm。

如圖6所示，對應(yīng)磊晶層525的磊晶生成的溫度可使一些摻雜層315與摻雜磊晶層420中的摻質(zhì)擴(kuò)散至磊晶層525中，以形成摻雜層630于磊晶層525中。然而，由于摻雜磊晶層420，作為阻絕層，是設(shè)置于摻雜層315與磊晶層525之間，擴(kuò)散至磊晶層525的雜質(zhì)數(shù)量可被最少化。于此關(guān)系中，摻雜磊晶層420可通過對應(yīng)摻雜層315的摻雜分布的限制，有助于摻質(zhì)擴(kuò)散控制，而降低摻質(zhì)從摻雜層315至磊晶層525的逆擴(kuò)散(back-diffusion)。

于圖7中，遮罩層735形成于磊晶層525上。舉例而言，遮罩層735可包含襯墊氧化層與遮罩層。在一些實(shí)施例中，襯墊氧化層為氧化硅層，且遮罩層為氮化硅遮罩層。襯墊氧化層可例如利用熱氧化操作形成，且襯墊氧化層可作為磊晶層525與氮化硅遮罩層之間的黏結(jié)層。氮化硅遮罩層可利用化學(xué)汽相沉積(Chemical Vapor Deposition；CVD)、低壓化學(xué)汽相沉積(Low Pressur Chemical Vapor Deposition；LPCVD)或等離子輔助化學(xué)汽相沉積(Plasma Enhanced Chemical Vapor Deposition；PECVD)。襯墊氧化層的厚度的范圍實(shí)質(zhì)為從2nm至15nm，且氮化硅遮罩層的厚度的范圍實(shí)質(zhì)為從10nm至50nm，在一些實(shí)施例中。

如圖8所示，通過圖案化操作，遮罩層735是圖案化為遮罩圖案835。在一些實(shí)施例中，每一個遮罩圖案835的寬度w的范圍實(shí)質(zhì)為從5nm至40nm，或者在其他實(shí)施例中，每一個遮罩圖案835的寬度w的范圍實(shí)質(zhì)為從10nm至30nm。

如圖9所示，使用遮罩圖案835作為蝕刻遮罩，并通過進(jìn)行溝渠蝕刻操作，磊晶層525、磊晶層525的摻雜層630、摻雜磊晶層420與基材205的摻雜層315是被圖案化為鰭片式結(jié)構(gòu)950。在一些實(shí)施例中，鰭片式結(jié)構(gòu)950的底部分具有弧形形狀955。

溝渠蝕刻操作可通過包含干式蝕刻操作、濕式蝕刻操作或干式蝕刻操作與濕式蝕刻操作的結(jié)合的各種操作進(jìn)行。干式蝕刻操作可使用含氟氣體(例如：CF₄、SF₆、CH₂F₂、CHF₃及/或C₄F₈)、含溴氣體(例如：HBr及/或CHBr₃)、含氧氣體、含碘氣體、其他適當(dāng)?shù)臍怏w及/或等離子，或者上述技術(shù)的任意組合。

于圖9中，三個鰭片式結(jié)構(gòu)950是彼此相鄰設(shè)置。然而，鰭片式結(jié)構(gòu)的數(shù)量并不限于三個。鰭片式結(jié)構(gòu)的數(shù)量可為一個、二個、四個、五個或更多。另外，一或多個虛設(shè)鰭片式結(jié)構(gòu)可設(shè)置于相鄰鰭片式結(jié)構(gòu)950的兩側(cè)，以改善圖案化操作中的圖案保真度(fidelity)。在一些實(shí)施例中，鰭片式結(jié)構(gòu)950的寬度w的范圍實(shí)質(zhì)為從5nm至40nm，且在某些實(shí)施例中，鰭片式結(jié)構(gòu)950的寬度w的范圍實(shí)質(zhì)為從7nm至15nm。在一些實(shí)施例中，鰭片式結(jié)構(gòu)950的高度h的范圍實(shí)質(zhì)為從100nm至300nm，且在其他實(shí)施例中，鰭片式結(jié)構(gòu)950的高度h的范圍實(shí)質(zhì)為從50nm至100nm。在一些實(shí)施例中，鰭片式結(jié)構(gòu)950間的間隔s的范圍實(shí)質(zhì)為從5nm至80nm，且在其他實(shí)施例中，鰭片式結(jié)構(gòu)950間的間隔s的范圍實(shí)質(zhì)為從7nm至15nm。然而，本揭露所屬技術(shù)領(lǐng)域具有通常知識者可了解前述描述所述的尺寸與數(shù)值僅為舉例，且其可改變調(diào)整，以適合不同尺度的集成電路。

于圖10中，隔離絕緣層1055，淺溝渠隔離(Shallow Trench Isolation；STI)操作所生成的一部分，是形成于基材205的摻雜層315的表面上，且圍繞鰭片式結(jié)構(gòu)950和遮罩圖案835，以完全地嵌埋鰭片式結(jié)構(gòu)950和遮罩圖案835。隔離絕緣層1055可包含一或多層的絕緣材料。每一層絕緣材料可包含例如氧化硅、二氧化硅、氮化硅、氮氧化硅、SiOCN、氟摻雜硅玻璃(Fluorine-doped Silicate Glass；FSG)或低k值介電材料。隔離絕緣層1055可利用CVD操作形成，例如：LPCVD操作、等離子CVD操作、可流動式CVD操作、分子層沉積(Molecular Layer Deposition；MLD)操作或其他操作。

于可流動式CVD中，可流動的介電材料取代氧化硅被沉積。可流動介電材料，如其名稱所言，其于沉積期間可流動，而以高深寬比填入間隙或間隔。通常，各種化學(xué)物質(zhì)是添加至含硅前趨物，以容許沉積膜流動。在一些實(shí)施例中，氮?dú)浠锏逆I結(jié)是被添加?？闪鲃咏殡姴牧锨膀?qū)物的具體例，特別是可流動的氧化硅前驅(qū)物，包含硅酸鹽化合物、硅氧烷化合物、甲基倍半硅氧烷化合物(Methyl Silsesquioxane；MSQ)、氫倍半硅氧烷化合物(Hydrogen Silsesquioxane；HSQ)、MSQ/HSQ、全氫硅氮烷(perhydrosilazane；TCPS)、全氫聚硅氮烷(perhydro-polysilazane；PSZ)、四乙氧基硅烷(tetraethyl orthosilicate；TEOS)，或者硅烷基胺化合物，例如：三硅烷胺(trisilylamine；TSA)。這些可流動的氧化硅材料是形成于多操作制程中。于可流動膜沉積后，可流動膜是被交聯(lián)且退火，以移除不需要的元素，而生成氧化硅。當(dāng)不需要的元素移除時，可流動膜密化(densifies)且收縮。在一些實(shí)施例中，數(shù)個退火制程被實(shí)施。可流動膜是被交聯(lián)且退火超過一次。可流動膜可以硼及/或磷摻雜。隔離絕緣層1055是通過旋轉(zhuǎn)涂布于玻璃(Spin-on Glass；SOG)、SiO、SiON、SiOCN及/或氟摻雜硅玻璃(Fluorine-doped Silicate Glass；FSG)上的一或多層來形成，在一些實(shí)施例中。

于圖11中，遮罩圖案835與隔離絕緣層1055的一部分是被移除，例如通過化學(xué)機(jī)械研磨(Chemmical Mechical Polishing；CMP)操作或其他平坦化操作，如回蝕(etch-back)操作。于圖12中，隔離絕緣層1055是被蝕刻。蝕刻操作可包含干式蝕刻操作、濕式蝕刻操作或干式蝕刻操作與濕式蝕刻操作的結(jié)合的各種操作進(jìn)行。干式蝕刻操作可使用含氟氣體(例如：CF₄、SF₆、CH₂F₂、CHF₃及/或C₄F₈)、含氯氣體(例如：Cl₂、CHCl₃、CCl₄及/或BCl₃)、含溴氣體(例如：HBr及/或CHBr₃)、含氧氣體、含碘氣體、其他適當(dāng)?shù)臍怏w及/或等離子，或者上述技術(shù)的任意組合。隔離絕緣層1055的所得厚度t_STI的范圍實(shí)質(zhì)可從100nm至600nm。在一些實(shí)施例中，隔離絕緣層1055的所得厚度t_STI的范圍實(shí)質(zhì)可從30nm至200nm。在此實(shí)施例中，隔離絕緣層1055是被蝕刻，以使隔離絕緣層1055的最高表面實(shí)質(zhì)相等于摻雜磊晶層420的最高表面。從隔離絕緣層1055突伸出的鰭片式結(jié)構(gòu)950的一部分變化為鰭片式FET的通道區(qū)域1260，且嵌入至隔離絕緣層1055中的鰭片式結(jié)構(gòu)950的一部分變化為鰭片式FET的井區(qū)域1265。鰭片式FET的井區(qū)域1265包含摻雜層315和摻雜磊晶層420。

于圖13中，柵極結(jié)構(gòu)形成于鰭片式結(jié)構(gòu)950與隔離絕緣層1055上，以形成鰭片式FET裝置1300。柵極結(jié)構(gòu)包含介面層1365、柵極介電層1370、工函數(shù)調(diào)整層1375和柵極電極1380，且其中每一者皆沉積于鰭片式結(jié)構(gòu)950和隔離絕緣層1055上。

介面層1365可包含介電材料，例如氧化硅層(SiO₂)。介電層1365可通過化學(xué)氧化、熱氧化、原子層沉積(Atomic Layer Deposition；ALD)、CVD及/或其他適當(dāng)?shù)牟僮餍纬伞τ诮槊鎸?365、高k值介電材料1370、工函數(shù)調(diào)整層1375和柵極電極1380，雖然其是顯示為單一層材料，但介面層1365、高k值介電材料1370、工函數(shù)調(diào)整層1375和柵極電極1380中的每一者可包含多層材料。

在一些實(shí)施例中，柵極介電層1370包含一或多層的介電材料，如氧化硅、氮化硅、高k值介電材料、其他適當(dāng)?shù)慕殡姴牧霞?或上述材料的任意混合。高k值介電材料包含HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、氧化鈦、氧化鉿-氧化鋁(HfO₂-Al₂O₃)合金、其他適當(dāng)?shù)母遦值介電材料及/或上述材料的任意組合。在一些實(shí)施例中，氧化鉿(HfO₂)是被使用。高k值介電材料層1370可通過ALD、CVD、物理汽相沉積(Physical Vapor Deposition；PVD)、高密度等離子CVD(High Density Plasma CVD；HDPCVD)、其他適當(dāng)?shù)牟僮骷?或上述技術(shù)的任意組合來形成。在一些實(shí)施例中，高k值介電材料層1370的厚度的范圍實(shí)質(zhì)為從1nm至10nm，且在其他實(shí)施例中，高k值介電材料層1370的厚度的范圍實(shí)質(zhì)為從2nm至7nm。

在一些實(shí)施例中，工函數(shù)調(diào)整層1375是插入于高k值介電層1370與柵極電極1380之間。工函數(shù)調(diào)整層1375是由傳導(dǎo)材料所制作，如單一層的TiN、TaN、TaAlC、TiC、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi或TiAlC，或者多層的兩種或多種的這些材料。對于n型鰭片式FET，一或多種的TaN、TaAlC、TiN、TiC、Co、TiAl、HfTi、TiSi和TaSi是作為工函數(shù)調(diào)整層，且對于p通道鰭片式FET，一或多種的TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC和Co是作為工函數(shù)調(diào)整層。工函數(shù)調(diào)整層1375可通過ALD、PVD、CVD、電子束蒸鍍或其他適當(dāng)?shù)牟僮餍纬伞?/p>

在一些實(shí)施例中，柵極電極1380包含一或多層的傳導(dǎo)材料，如多晶硅、鋁、銅、鈦、鉭、鎢、鈷、鉬、氮化鉭、鎳硅化物、鈷硅化物、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金、其他適當(dāng)?shù)牟牧霞?或上述材料的任意混合。

在一些實(shí)施例中，對于n型鰭片式FET，鰭片式FET裝置1300的井區(qū)域1265包含p型摻質(zhì)，如硼、銦、氟和氮。在一些實(shí)施例中，對于p型鰭片式FET，鰭片式FET裝置1300的井區(qū)域1265包含n型摻質(zhì)，如磷、砷、氟、碳和氮。

磊晶層210可用以制作摻質(zhì)擴(kuò)散控制。于制作摻質(zhì)擴(kuò)散控制中，磊晶層210可用以作為阻絕材料，以限制對應(yīng)摻雜層315的摻雜分布，而降低摻質(zhì)從摻雜層315至磊晶層525的逆擴(kuò)散。摻雜分布的限制有助于通道區(qū)域1260與井區(qū)域1265間陡峭(abrupt)摻雜分布的達(dá)成。通過用為阻止摻質(zhì)擴(kuò)散的間隙原子吸收劑(interstitial atom getter)，磊晶層210可提供更佳的通道區(qū)域1260與井區(qū)域1265間的分布陡峭度。于此關(guān)系中，磊晶層210中的碳雜質(zhì)可稱的為吸收雜質(zhì)(gettering impurities)。通過作為間隙原子吸收劑，磊晶層210可降低鰭片制作操作期間所生成的通道缺陷。

擴(kuò)散可于熱操作(如：退火操作和磊晶生成操作)時發(fā)生，且導(dǎo)致?lián)劫|(zhì)從井區(qū)域1265擴(kuò)散至并在于鰭片式FET裝置1300的通道區(qū)域1260中，且擴(kuò)散可引起裝置性能下降。舉例而言，逆擴(kuò)散可導(dǎo)致任意摻質(zhì)的變動于鰭片式FET裝置1300的通道區(qū)域內(nèi)，并導(dǎo)致其臨界電壓(Vt)相對于沒有逆擴(kuò)散的裝置不匹配。擴(kuò)散的減緩可改善短通道控制與載子遷移率，且可降低任意摻質(zhì)的變動于鰭片式FET裝置1300中。由于APT及/或井摻質(zhì)的逆擴(kuò)散，任意摻質(zhì)的變動可為非所求的摻質(zhì)。再者，通道缺陷生成的降低，如于磊晶層525中，可提供改善的有效寬度(Weff)和改善的產(chǎn)率。

雖然前述摻質(zhì)布植至基材中的操作于磊晶層生成之后，但在一些實(shí)施例中，摻質(zhì)布植至基材中，以形成井層的操作是于磊晶層生成之前。在接續(xù)的實(shí)施例中，結(jié)構(gòu)、材料、操作、制程及/或配置相同于或類似于前述的實(shí)施例可被實(shí)施，且其詳細(xì)的描述可被省略。

如圖14所示，摻質(zhì)是通過利用如圖3所述的離子布植，布植至基材1405中，以形成摻雜層1415于基材1405中。于圖15中，磊晶層1510是磊晶地生成于基材1405的摻雜層1415上，且其是類似于關(guān)于圖2的制程操作。磊晶層1510可例如為硅或碳化硅。在一些實(shí)施例中，退火操作是于摻質(zhì)布植至基材1405之后與于磊晶地生成磊晶層1510之前進(jìn)行。在其他實(shí)施例中，退火操作是于磊晶地生成磊晶層1510之后進(jìn)行。

比較圖3和圖14，應(yīng)用于圖14的離子布植的布植能量是低于應(yīng)用于圖3的離子布植的布植能量，由于圖14中的磊晶層1510是于摻質(zhì)布植至基材1405中之后所生成。在一些實(shí)施例中，后續(xù)所進(jìn)行用以形成鰭片式FET裝置1300的操作接續(xù)于如圖4至圖13所述的操作。

在一些實(shí)施例中，替代形成碳化硅層于井層上，碳離子是布植于且鄰近摻雜層(如圖3所示的摻雜層315)的表面，以形成阻絕層。碳離子布植可直接地進(jìn)行于摻雜層的表面上，或者透過氧化層，形成于摻雜層的表面上。若氧化層是被形成，于碳離子布植之后，此氧化層是通過如亁式蝕科及/或濕式蝕刻來移除。

參照圖12，雖然如前所述，實(shí)施于隔離絕緣層(如圖12所示的隔離絕緣層1055)的蝕刻操作導(dǎo)致隔離絕緣層具有一最高表面，且此最高表面是實(shí)質(zhì)相等于摻雜磊晶層(如圖12所示的摻雜磊晶層420)的最高表面，但在其他實(shí)施例中，蝕刻操作是被進(jìn)行，而使隔離絕緣層是位于不同的位置。

舉例而言，于圖16中，隔離絕緣層1655已形成于基材1605的摻雜層1615的表面上。在一些實(shí)施例中，隔離絕緣層1655是形成為STI操作的一部分，然后蝕刻，而使隔離絕緣層1655具有一最高表面，且此最高表面實(shí)質(zhì)相等于摻雜磊晶層1620的最底表面。隔離絕緣層1655的厚度t_STI的范圍實(shí)質(zhì)為從20nm至500nm。在一些實(shí)施例中，隔離絕緣層1655的厚度t_STI的范圍實(shí)質(zhì)為從30nm至200nm。在一些實(shí)施例中，摻雜磊晶層1620的厚度T₁的范圍實(shí)質(zhì)為從2nm至10nm。

在一些實(shí)施例中，為了獲得圖16的配置，圖2至圖11所示的操作是被應(yīng)用。在其他實(shí)施例中，為了獲得圖16的配置，被圖4至圖11中所示的操作所接續(xù)的圖14和圖15中所示的操作是被應(yīng)用。于圖11或圖15的蝕刻操作中，蝕刻操作是實(shí)施于隔離絕緣層(如圖11所示的隔離絕緣層1055)上，而使所得隔離絕緣層1655具有一最高表面，且此最高表面實(shí)質(zhì)相等于摻雜磊晶層1620的最低表面。隔離絕緣層1655的厚度t_STI的范圍實(shí)質(zhì)為從100nm至500nm，在一些實(shí)施例中。摻雜磊晶層1620的厚度T₁的范圍實(shí)質(zhì)為從5nm至30nm，在一些實(shí)施例中。

從隔離絕緣層1655突伸出的鰭片式結(jié)構(gòu)1650的一部分變化為鰭片式FET的通道區(qū)域1660，且嵌入至隔離絕緣層1655的鰭片式結(jié)構(gòu)1650的一部分變化為鰭片式FET的井區(qū)域1665。鰭片式FET的井區(qū)域1665包含摻雜層1615與摻雜磊晶層1620。

于圖17中，柵極結(jié)構(gòu)形成于鰭片式結(jié)構(gòu)1650與隔離絕緣層1655上，以形成鰭片式FET裝置1700。柵極結(jié)構(gòu)包含介面層1765、柵極介電層1770、工函數(shù)調(diào)整層1775與柵極電極1780，且其中每一者是沉積于鰭片式結(jié)構(gòu)1750和隔離絕緣層1655上。

在其他實(shí)施例中，如圖18所示，對于所得的隔離絕緣層1855，隔離絕緣層(如圖10中的隔離絕緣層1055)可被蝕刻，摻雜磊晶層1820的一部分從隔離絕緣層1855的最高表面突伸出，且摻雜磊晶層1820的一部分嵌入至隔離絕緣層1855中。隔離絕緣層1855的厚度t_STI的范圍實(shí)質(zhì)為從30nm至200nm，在一些實(shí)施例中。摻雜磊晶層1820的厚度T₁的范圍實(shí)質(zhì)為從2nm至10nm，在一些實(shí)施例中。從隔離絕緣層1855的最高表面突伸出的摻雜磊晶層1820的部分的厚度T₂的范圍實(shí)質(zhì)為從1nm至3nm，在一些實(shí)施例中。嵌入至隔離絕緣層1855的摻雜磊晶層1820的部分的厚度T₃的范圍實(shí)質(zhì)為從1nm至7nm，在一些實(shí)施例中。

在一些實(shí)施例中，為了獲得圖18的配置，圖2至圖11中所示的操作是被應(yīng)用。在其他實(shí)施例中，為了獲得圖18的配置，被圖4至圖11中所示的操作所接續(xù)的圖14和圖15中所示的操作是被應(yīng)用。于圖11的蝕刻操作中，蝕刻操作是實(shí)施于隔離絕緣層(如圖11所示的隔離絕緣層1055)上，而使所得隔離絕緣層1855具有從隔離絕緣層1855的最高表面突伸出的摻雜磊晶層1820的一部分與嵌入至隔離絕緣層1855中的摻雜磊晶層的一部分。

從隔離絕緣層1855突伸出的鰭片式結(jié)構(gòu)1850的一部分變化為鰭片式FET的通道區(qū)域1860，且嵌入至隔離絕緣層1855的鰭片式結(jié)構(gòu)1850的一部分變化為鰭片式FET的井區(qū)域1865。鰭片式FET的井區(qū)域1865包含摻雜層1815與摻雜磊晶層1820。

于圖19中，柵極結(jié)構(gòu)形成于鰭片式結(jié)構(gòu)1850和隔離絕緣層1855上，以形成鰭片式FET裝置1900。柵極結(jié)構(gòu)包含介面層1965、柵極介電層1970、工函數(shù)調(diào)整層1975和柵極電極1980，且其中每一者是置于鰭片式結(jié)構(gòu)1850和隔離絕緣層1855上。

圖20至圖28是繪示根據(jù)本揭露的一些實(shí)施例的制作具有鰭片式結(jié)構(gòu)的半導(dǎo)體場效晶體管裝置的例示循序操作。并未所有描述的組份是必須的，然而，一或多個實(shí)施可包含未顯示于圖中的額外組份。組份的排列與類型的變化可于不悖離本揭露所描述的申請專利范圍下進(jìn)行。額外的組份、不同的組份及/或更少的組份可被提供。其次，操作的順序可被改變。

于圖20中，一組摻質(zhì)是布植至基材2005中，以形成摻雜層2015于基材2005中。共布植摻質(zhì)亦布植至基材2005中，而使摻雜層2015包含共布植摻質(zhì)。在一些實(shí)施例中，一或多個離子布植操作是用以布植此組井摻質(zhì)與共摻質(zhì)于基材2005中。此組井摻質(zhì)可例如為硼、二氟化硼(BF₂)、氟、銦或上述材料的任意混合，以制作n型鰭片式FET的p型井，且摻質(zhì)可為磷、砷、氟或上述材料的任意混合，以制作p型鰭片式FET的n型井。在一些實(shí)施例中，共布植摻質(zhì)可例如為碳、氮、氟或上述材料的任意混合。在一些實(shí)施例中，植入APT布植劑的另一離子布植操作是被進(jìn)行，以避免擊穿效應(yīng)。APT布植劑一般用以作為主體鰭片式SCE控制。

于圖20中所示的布植操作后，退火操作是被進(jìn)行，以活化摻雜層2015中的摻質(zhì)。退火操作可于范圍實(shí)質(zhì)為從800℃至1200℃的溫度下，進(jìn)行最多實(shí)質(zhì)1分鐘。在一些實(shí)施例中，退火操作可于范圍實(shí)質(zhì)為從600℃至1100℃的溫度下，進(jìn)行實(shí)質(zhì)為從0.1秒至30秒。

共布植摻質(zhì)可用以抑制基材2005中具有缺陷[如：間隙/空孔(vacancies)]的井布植劑與APT布植劑間的交互影響。舉例而言，于退火制程時，基材2005中過多的間隙可變化為井摻質(zhì)(如：對于p型井的硼，或者對于n型井的磷)暫態(tài)増益擴(kuò)散(transient enhanced diffusion；TED)的來源，由于井摻質(zhì)可通過這些缺陷擴(kuò)散。共摻質(zhì)可作為間隙原子吸收劑，以降低TED。

所使用的共布植摻質(zhì)可取決于所使用的井摻質(zhì)介質(zhì)及/或APT摻質(zhì)介質(zhì)。舉例而言，于抑制硼APT逆擴(kuò)散中，碳一般是更有效的。因此，在一些實(shí)施例中，共布植包含碳，當(dāng)硼是用于APT布植劑中。如另一例子，于抑制銦APT逆擴(kuò)散中，相對于碳，氮一般是更有效的。因此，在一些實(shí)施例中，若銦是用作為APT布植劑，氮比碳變?yōu)楦训墓膊贾矂┑慕巧９膊贾矂┮话闶遣煌诰贾矂┖虯PT布植劑。

在一些實(shí)施例中，共布植摻質(zhì)是與井布植摻質(zhì)/APT布植摻質(zhì)同時植入(如：于相同的摻雜操作時)。在一些實(shí)施例中，共布植摻質(zhì)是于井布植摻質(zhì)/APT布植摻質(zhì)后植入。

于圖21中，磊晶層2125是磊晶地生成于基材2005的表面上。磊晶層2125可例如為硅。對應(yīng)磊晶層2125的磊晶生成的溫度可使摻雜層2015中的摻質(zhì)擴(kuò)散至磊晶層2125中，以形成磊晶層2125中的摻雜層2130。磊晶層2125之后是用以形成一或多個鰭片式結(jié)構(gòu)。在一些實(shí)施例中，磊晶層2125的高度的范圍實(shí)質(zhì)為從100nm至300nm，且在其他實(shí)施例中，磊晶層2125的高度的范圍實(shí)質(zhì)為從50nm至100nm。

共布植摻質(zhì)可用以制作摻雜擴(kuò)散控制。共布植摻質(zhì)可用以作為阻絕材料，且其是與此組摻質(zhì)混合，以限制對應(yīng)井層2015中此組摻質(zhì)的摻雜分布，而降低從井層2015至磊晶層2125的摻質(zhì)的逆擴(kuò)散。舉例而言，于退火操作時，共布植摻質(zhì)(如：碳、氮和氟)可抑制井摻質(zhì)/APT摻質(zhì)擴(kuò)散至磊晶層2125。摻雜分布的限制有助于所得鰭片式FET的通道區(qū)域與所得鰭片式FET的井區(qū)域間陡峭摻雜分布的達(dá)成。通過用為阻止摻質(zhì)擴(kuò)散的間隙原子吸收劑，共布植摻質(zhì)可提供更佳的所得鰭片式FET裝置的通道區(qū)域與井區(qū)域間的分布陡峭度。通過作為間隙原子吸收劑，于鰭片生成操作時，共布植摻質(zhì)可降低通道缺陷生成。

此擴(kuò)散可發(fā)生于熱操作(如：退火操作與磊晶生成操作)的期間，且其可使摻質(zhì)存在于所得鰭片式FET裝置的通道區(qū)域中，而導(dǎo)致裝置性能下降。擴(kuò)散的減緩可改善短通道控制與載子遷移率，且可降低任意摻質(zhì)的變動于所得鰭片式FET裝置中。再者，通道缺陷生成的減緩，如于磊晶層2125中，可提供改善的有效寬度(Weff)和改善的產(chǎn)率。

在一些實(shí)施例中，接續(xù)于磊晶層2125的生成操作后的操作是類似于先前參照圖7至圖13所述的操作。于圖22中，類似于關(guān)于圖7的操作，遮罩層2235是形成于磊晶層2125上。于圖23中，類似于關(guān)于圖8的操作，遮罩層2235是圖案化為遮罩圖案2335。于圖24中，類似于關(guān)于圖9的操作，通過使用遮罩圖案2335作為蝕刻遮罩，并通過磊晶層2125的摻雜層2130、摻雜磊晶層2015和基材2005的摻雜層2015的蝕刻，鰭片式結(jié)構(gòu)2450是被形成。

于圖25中，類似于關(guān)于圖10的操作，隔離絕緣層2555是形成于摻雜層2015的表面上，且圍繞鰭片式結(jié)構(gòu)2450和遮罩圖案2335。于圖26中，類似于關(guān)于圖11的操作，遮罩圖案2335和隔離絕緣層2555的一部分是被移除。于圖27中，類似于關(guān)于圖12的操作，隔離絕緣層2555是被蝕刻。于圖28中，類似于關(guān)于圖13的操作，柵極結(jié)構(gòu)是形成鰭片式結(jié)構(gòu)2450和隔離絕緣層2555上，以形成鰭片式FET裝置2800。柵極結(jié)構(gòu)包含介面層2865、柵極介電層2870、工函數(shù)調(diào)整層2875和柵極電極2880，且其中每一者是沉積于鰭片式結(jié)構(gòu)2450和隔離絕緣層2555上。

在一些實(shí)施例中，相較于不具有阻絕層的情況，阻絕層(如：磊晶層210及/或共布植摻質(zhì))的使用可促進(jìn)摻雜擴(kuò)散控制，以容許接面陡峭度(junction abruptness)的改善，此改善為摻雜濃度中每次衰減有10nm摻雜分布深度的改善(標(biāo)示為10nm/dec)。另外地，由于摻質(zhì)從鰭片式結(jié)構(gòu)的井區(qū)域(如：1265)的擴(kuò)散，可達(dá)成鰭片式結(jié)構(gòu)(如：950)的通道區(qū)域(如：1260)中減少28％的摻質(zhì)。再者，阻絕層可容許從鰭片底部的摻雜損失的降低或消除，而使通道區(qū)域中的摻質(zhì)擴(kuò)散至井區(qū)域。

相對于隔離絕緣層(如：圖12中的隔離絕緣層1055、圖16中的隔離絕緣層1655與圖18中的隔離絕緣層1855)的位置，摻雜磊晶層(如：圖4中的摻雜磊晶層420、圖16中的摻雜磊晶層1620與圖18中的摻雜磊晶層1820)的位置可影響短通道控制和接面陡峭度。在一些例子中，蝕刻操作可被進(jìn)行，而使摻雜磊晶層是位于隔離絕緣層的最高表面上，且其容許對短柵極長度(Short Gate Length；Lg)改善SCE控制。在一些例子中，相較于圖4中的磊晶層420的使用，圖16中的磊晶層1620的使用可具有4nm/dec的接面陡峭度的改善。

相較于沒有阻絕層使用的情況的基準(zhǔn)，阻絕層的使用，例如SiC磊晶層(如磊晶層210)或共布植，可容許較低的逆擴(kuò)散至通道與改善通道陡峭度。如一例子中，碳可使用于阻絕層中，例如于磊晶層中或于共布植中。當(dāng)使用SiC磊晶層(如磊晶層210)作為阻絕層，且磊晶層是于布植操作前生成(如于圖3中)，平均通道摻雜濃度可例如大約為基準(zhǔn)例子的一半，鰭片底部摻雜濃度可例如為基準(zhǔn)例子的二倍至三倍，且通道陡峭度可例如為基準(zhǔn)例子的二倍至三倍。當(dāng)使用SiC磊晶層(如磊晶層1510)作為阻絕層時，磊晶層是于布植操作后生成(如于圖14中)，且利用碳于共布植中時，類似的結(jié)果產(chǎn)生。

通常，使用阻絕層(如磊晶層或共布植)允許較低的平均通道摻雜、較低的鰭片底部摻雜濃度，并改善通道陡峭度。當(dāng)決定阻絕層的形式時，例如：磊晶層生成操作或共布植操作，除了如平均通道摻雜、鰭片底部摻雜濃度和通道陡峭度等鰭片式FET裝置的特性外，制作簡便與制作成本等的因素須被考量。

根據(jù)本揭露的一態(tài)樣，制作半導(dǎo)體裝置的方法包含形成摻雜層于基材中。接觸摻雜層的阻絕層是被形成。半導(dǎo)體層是形成于基材和阻絕層上。鰭片式結(jié)構(gòu)是通過圖案化半導(dǎo)體層、阻絕層和摻雜層形成，而使鰭片式結(jié)構(gòu)包含通道區(qū)域與井區(qū)域，其中通道區(qū)域包含半導(dǎo)體層，且井區(qū)域包含摻雜層。隔離絕緣層是被形成，而使鰭片式結(jié)構(gòu)的第一部分從隔離絕緣層突伸出，且鰭片式結(jié)構(gòu)的第二部分嵌入至隔離絕緣層中。柵極結(jié)構(gòu)形成于鰭片式結(jié)構(gòu)和隔離絕緣層上。

根據(jù)本揭露的另一態(tài)樣，一種包含鰭片式FET裝置的半導(dǎo)體裝置。鰭片式FET裝置包含鰭片式結(jié)構(gòu)。鰭片式結(jié)構(gòu)包含井層、接觸井層的阻絕層和半導(dǎo)體層。鰭片式FET更包含隔離絕緣層，其中鰭片式結(jié)構(gòu)的第一部分從隔離絕緣層突伸出，且鰭片式結(jié)構(gòu)的第二部分嵌入至隔離絕緣層中。鰭片式FET裝置更包含覆蓋鰭片式結(jié)構(gòu)的至少一部分與隔離絕緣層的柵極結(jié)構(gòu)。

根據(jù)本揭露的又一態(tài)樣，制作半導(dǎo)體裝置的方法包含下述步驟。摻雜層形成于基材中，其中摻雜層包含第一組摻質(zhì)。包含第二組摻質(zhì)的阻絕層是被形成，其中第二組摻質(zhì)的至少一些是散置第一組摻質(zhì)的至少一些。半導(dǎo)體層形成于基材上。通過圖案化半導(dǎo)體層、阻絕層與摻雜層，鰭片式結(jié)構(gòu)是被形成，而使鰭片式結(jié)構(gòu)包含通道區(qū)域和井區(qū)域，其中通道區(qū)域包含半導(dǎo)體層，且井區(qū)域包含摻雜層。隔離絕緣層是被形成，而使鰭片式結(jié)構(gòu)的第一部分從隔離絕緣層突伸出，且鰭片式結(jié)構(gòu)的第二部分嵌入至隔離絕緣層中。柵極結(jié)構(gòu)形成于鰭片式結(jié)構(gòu)和隔離絕緣層上。

上述已概述數(shù)個實(shí)施例的特征，因此熟悉此技藝者可更了解本揭露的態(tài)樣。熟悉此技藝者應(yīng)了解到，其可輕易地利用本揭露做為基礎(chǔ)，來設(shè)計(jì)或潤飾其他制程與結(jié)構(gòu)，以實(shí)現(xiàn)與在此所介紹的實(shí)施例相同的目的及/或達(dá)到相同的優(yōu)點(diǎn)。熟悉此技藝者也應(yīng)了解到，這類對等架構(gòu)并未脫離本揭露的精神和范圍，且熟悉此技藝者可在不脫離本揭露的精神和范圍下，在此進(jìn)行各種的更動、取代與修改。