本發(fā)明涉及一種mosfet結(jié)構(gòu)，具體涉及一種疊層電場(chǎng)調(diào)制高壓mosfet結(jié)構(gòu)及其制作方法。

背景技術(shù)：

金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，簡(jiǎn)稱(chēng)金氧半場(chǎng)效晶體管(metal-oxide-semiconductorfield-effecttransistor,mosfet)是一種可以廣泛使用在高壓大功率領(lǐng)域的場(chǎng)效應(yīng)晶體管(field-effecttransistor)。

傳統(tǒng)的功率半導(dǎo)體器件mosfet的阻斷電壓和正向?qū)娮栌谢ハ嘀萍s作用，增大外延層厚度，減小摻雜濃度能夠提高阻斷電壓，但同時(shí)也增大了導(dǎo)通電阻，進(jìn)而降低了正向電流密度，反之，減小外延層厚度，增大摻雜濃度能降低導(dǎo)通電阻，但同時(shí)折損了阻斷電壓。現(xiàn)有技術(shù)中將縱向功率mosfet中的漂移區(qū)用交叉的p/n柱區(qū)結(jié)構(gòu)代替，形成縱向超結(jié)功率器件。這種超結(jié)功率器件以電荷平衡原理為基礎(chǔ)，中和漂移區(qū)多余的電荷，因此可以同時(shí)實(shí)現(xiàn)導(dǎo)通電阻的降低與阻斷電壓的增大。

對(duì)于高壓大功率的mosfet而言，較厚的外延層厚度對(duì)超結(jié)和半超結(jié)的制作工藝都提出了更高的要求，因此需要提供一種技術(shù)方案來(lái)滿(mǎn)足現(xiàn)有技術(shù)的需要。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是提供了一種采用疊層電場(chǎng)調(diào)制結(jié)構(gòu)實(shí)現(xiàn)高壓低導(dǎo)通電阻且降低工藝操作難度的mosfet器件，疊層電場(chǎng)調(diào)制結(jié)構(gòu)是由多層交叉循環(huán)的n/p柱結(jié)構(gòu)組成，根據(jù)電荷平衡原理，mosfet器件漂移區(qū)中摻入反型的半導(dǎo)體，在阻斷的過(guò)程中，疊層交叉循環(huán)的n/p柱結(jié)構(gòu)之間形成耗盡層，承擔(dān)更多的阻斷電壓。同時(shí)疊層的電場(chǎng)調(diào)制結(jié)構(gòu)在能夠?qū)崿F(xiàn)更高的阻斷電壓的同時(shí)，也能降低每層電場(chǎng)調(diào)制結(jié)構(gòu)半導(dǎo)體工藝的制作難度。為了達(dá)到上述目的，本發(fā)明提供了下述技術(shù)方案：

一種疊層電場(chǎng)調(diào)制高壓mosfet結(jié)構(gòu)，該結(jié)構(gòu)包括半導(dǎo)體襯底、半導(dǎo)體襯底上有疊層電場(chǎng)調(diào)制結(jié)構(gòu)的外延層和疊層電場(chǎng)調(diào)制結(jié)構(gòu)上的金屬-氧化物-半導(dǎo)體(mos)結(jié)構(gòu)。

一種疊層電場(chǎng)調(diào)制高壓mosfet結(jié)構(gòu)的第一優(yōu)選方案，疊層電場(chǎng)調(diào)制結(jié)構(gòu)為由n型半導(dǎo)體和p型半導(dǎo)體交叉循環(huán)組成的n/p/n/p或結(jié)構(gòu)p/n/p/n；n型半導(dǎo)體和p型半導(dǎo)體材料和半導(dǎo)體襯底一致，疊層電場(chǎng)調(diào)制結(jié)構(gòu)，每層的n摻雜區(qū)域和p摻雜區(qū)域相互對(duì)齊。

一種疊層電場(chǎng)調(diào)制高壓mosfet結(jié)構(gòu)的第二優(yōu)選方案，襯底的材料為碳化硅、硅、氮化鎵或砷化鎵。

一種疊層電場(chǎng)調(diào)制高壓mosfet結(jié)構(gòu)的第三優(yōu)選方案，疊層電場(chǎng)調(diào)制結(jié)構(gòu)的層數(shù)為1～10層，每一層的厚度為0.1～100um；外延層的厚度為10～200um。

高能離子注入法制備疊層電場(chǎng)調(diào)制高壓mosfet結(jié)構(gòu)，包括：

步驟1：在半導(dǎo)體襯底上外延一層同型的半導(dǎo)體薄膜，半導(dǎo)體薄膜作為第一層電場(chǎng)調(diào)制結(jié)構(gòu)的基礎(chǔ)；

步驟2：用高能離子注入法在半導(dǎo)體薄膜上注入反型離子，形成作為第一層電場(chǎng)調(diào)制結(jié)構(gòu)的交叉循環(huán)n/p結(jié)構(gòu)；

步驟3：重復(fù)步驟1和2步，形成疊層的電場(chǎng)調(diào)制結(jié)構(gòu)；

步驟4：在疊層電場(chǎng)調(diào)制結(jié)構(gòu)上，制作金屬-氧化物-半導(dǎo)體(mos)結(jié)構(gòu)。

優(yōu)選的，步驟1中的與襯底同型的半導(dǎo)體薄膜厚度為0.1～100um；

優(yōu)選的，離子注入的深度為0.1～3um；

優(yōu)選的，離子注入的圖形為叉指結(jié)構(gòu)、平行長(zhǎng)條狀、圓環(huán)形、方形臺(tái)面或它們的組合圖形，圖形尺寸為0.1um～10cm。

刻蝕深溝槽與填充法制備疊層電場(chǎng)調(diào)制高壓mosfet結(jié)構(gòu)，包括：

步驟1：在半導(dǎo)體襯底上外延一層同型的半導(dǎo)體薄膜，半導(dǎo)體薄膜作為第一層電場(chǎng)調(diào)制結(jié)構(gòu)的基礎(chǔ)；

步驟2：刻蝕半導(dǎo)體薄膜，形成數(shù)目大于1的深溝槽；

步驟3：用外延生長(zhǎng)技術(shù)填充深溝槽，形成交叉的n/p結(jié)構(gòu)；

步驟4：重復(fù)1、2和3步，形成疊層的電場(chǎng)調(diào)制結(jié)構(gòu)；

步驟5：在疊層電場(chǎng)調(diào)制結(jié)構(gòu)上，制作金屬-氧化物-半導(dǎo)體(mos)結(jié)構(gòu)。

優(yōu)選的，刻蝕的深溝槽正視圖的形狀為矩形或者梯形，梯形深溝槽上寬下窄；

優(yōu)選的，刻蝕的深溝槽的圖形為叉指結(jié)構(gòu)、平行長(zhǎng)條狀、圓環(huán)形、方形臺(tái)面或它們的組合圖形，圖形尺寸為0.1um～10cm；

優(yōu)選的，與襯底同型的半導(dǎo)體薄膜厚度為0.1～100um；

優(yōu)選的，深溝槽的深度為0.1～50um；

優(yōu)選的，填充深溝槽的半導(dǎo)體材料是與半導(dǎo)體薄膜反型的。

刻蝕深溝槽與側(cè)壁離子注入法制備疊層電場(chǎng)調(diào)制高壓mosfet結(jié)構(gòu)，包括：

步驟1：在半導(dǎo)體襯底上外延一層同型的半導(dǎo)體薄膜，半導(dǎo)體薄膜作為第一層電場(chǎng)調(diào)制結(jié)構(gòu)的基礎(chǔ)；

步驟2：刻蝕所述半導(dǎo)體薄膜，形成數(shù)目大于1的深溝槽；

步驟3：采用高能離子注入法在深溝槽側(cè)壁或底部注入反型離子，形成交叉循環(huán)的n/p結(jié)構(gòu)；

步驟4：在深溝槽中填充sio2介質(zhì)，形成n/p/sio2交叉循環(huán)的結(jié)構(gòu)；

步驟5：重復(fù)步驟1、2、3和4，形成疊層的電場(chǎng)調(diào)制結(jié)構(gòu)；

步驟6：在疊層電場(chǎng)調(diào)制結(jié)構(gòu)上，制作金屬-氧化物-半導(dǎo)體(mos)結(jié)構(gòu)。

優(yōu)選的，外延層同型的半導(dǎo)體薄膜厚度為0.1～100um；

優(yōu)選的，深溝槽正視圖的形狀為矩形或者梯形，梯形深溝槽上寬下窄；深溝槽的深度為0.1～50um；

優(yōu)選的，正視圖為矩形的深溝槽，高能離子注入的傾斜角度為0～90°；

優(yōu)選的，注入側(cè)壁的半導(dǎo)體材料是與半導(dǎo)體薄膜反型的；

優(yōu)選的，離子注入圖形和刻蝕深溝槽的圖形為叉指結(jié)構(gòu)或平行長(zhǎng)條狀或圓環(huán)形或方形臺(tái)面或它們的組合圖形，圖形尺寸為0.1um～10cm。

其中，高能離子注入法的注入深度為0.1～3um，注入的能量為1kev～500mev，注入的溫度為0～1000℃，離子注入的劑量為1×10¹⁰～1×10¹⁶cm^-2，離子為氮、磷n型雜質(zhì)離子，或鋁、硼p型雜質(zhì)離子。

與最接近的現(xiàn)有技術(shù)相比，本發(fā)明提供的技術(shù)方案具有以下優(yōu)異效果：

本發(fā)明提供的mosfet采用的是疊層電場(chǎng)調(diào)制結(jié)構(gòu)，這種結(jié)構(gòu)不僅保留繼承了傳統(tǒng)的半超結(jié)結(jié)構(gòu)能夠增大阻斷電壓降低導(dǎo)通電阻的優(yōu)點(diǎn)；也在實(shí)現(xiàn)了mosfet器件高阻斷電壓的同時(shí)，降低了每層電場(chǎng)調(diào)制結(jié)構(gòu)的加工工藝難度。本發(fā)明提供的制備n/p結(jié)構(gòu)的高能離子注入法、刻蝕深溝槽與填充法以及刻蝕深溝槽與側(cè)壁離子注入法，三種不同的疊層電場(chǎng)調(diào)制結(jié)構(gòu)的制備方法也為mosfet器件的制作提供奠定了基礎(chǔ)。

附圖說(shuō)明

圖1：本發(fā)明采用離子注入法和刻蝕深溝槽與填充法制備的疊層電場(chǎng)調(diào)制高壓mosfet結(jié)構(gòu)的示意圖；

圖2：本發(fā)明采用刻蝕深溝槽與側(cè)壁離子注入法制備的疊層電場(chǎng)調(diào)制高壓mosfet結(jié)構(gòu)的示意圖；

圖3：本發(fā)明中高能離子注入法制備疊層循環(huán)n/p結(jié)構(gòu)示意圖；

圖4：本發(fā)明中刻蝕深溝槽與填充法制備疊層循環(huán)n/p結(jié)構(gòu)矩形深溝槽示意圖；

圖5：本發(fā)明中刻蝕深溝槽與填充法制備疊層循環(huán)n/p結(jié)構(gòu)梯形深溝槽示意圖；

圖6：本發(fā)明中刻蝕深溝槽與側(cè)壁離子注入法制備循環(huán)n/p/sio2結(jié)構(gòu)矩形深溝槽示意圖；

圖7：本發(fā)明中刻蝕深溝槽與側(cè)壁離子注入法制備循環(huán)n/p/sio2結(jié)構(gòu)梯形深溝槽示意圖；

其中，01襯底，02外延層，03mos結(jié)構(gòu)，04歐姆接觸，05第一層外延薄膜；06第二層外延薄膜。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例作進(jìn)一步詳細(xì)說(shuō)明，對(duì)本發(fā)明的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本發(fā)明以n型襯底的碳化硅材料為例制作疊層電場(chǎng)調(diào)制n溝道m(xù)osfet器件，其中mosfet器件的另一重要結(jié)構(gòu)選用雙擴(kuò)散金屬-氧化物-半導(dǎo)體結(jié)構(gòu)。同樣的，p溝道m(xù)osfet器件和溝槽mosfet也適用于本發(fā)明實(shí)施例方法。

一種疊層電場(chǎng)調(diào)制高壓mosfet的制作方法：高能離子注入法、刻蝕深溝槽與填充法以及刻蝕深溝槽與側(cè)壁離子注入法。圖3～7分別是本發(fā)明mosfet器件疊層電場(chǎng)調(diào)制結(jié)構(gòu)的制作示意圖。

1.高能離子注入法：

如圖3所示，清洗n型碳化硅襯底01，并在襯底上同質(zhì)外延生長(zhǎng)外延層02得到第一層外延薄膜05，形成如圖3(a)所示的樣品，第一層外延薄膜05的厚度為0.1～100um，通過(guò)高能離子注入的方法注入al離子形成碳化硅的p型摻雜，離子注入的深度為0.1～3um，形成如圖3(b)所示的第二層電場(chǎng)調(diào)制結(jié)構(gòu)圖。離子注入圖形的圖形為叉指結(jié)構(gòu)、平行長(zhǎng)條狀、圓環(huán)形、方形臺(tái)面或它們的組合圖形，圖形尺寸為0.01um～10cm。于制作好的圖3(b)樣品上重復(fù)同質(zhì)外延得到如樣品圖3(c)所示的第二層外延薄膜06，重復(fù)進(jìn)行高能離子注入形成圖3(d)第二層電場(chǎng)調(diào)制結(jié)構(gòu)。在此基礎(chǔ)上，重復(fù)外延和高能離子注入1～10次形成疊層的電場(chǎng)調(diào)制結(jié)構(gòu)，疊層電場(chǎng)調(diào)制結(jié)構(gòu)的外延層的厚度為10～200um。

2.刻蝕深溝槽與填充法：

如圖4和5所示，清洗n型碳化硅襯底01，并在襯底上同質(zhì)外延生長(zhǎng)外延層02得到如圖4(a)和5(a)所示的第一層外延薄膜05，厚度為0.1～100um。通過(guò)刻蝕的方法形成如圖4(b)和圖5(b)所示多個(gè)形狀為矩形或者梯形的深溝槽，梯形深溝槽上寬下窄，刻蝕的深度為0.1～50um；刻蝕深溝槽的圖形為叉指結(jié)構(gòu)、平行長(zhǎng)條狀、圓環(huán)形、方形臺(tái)面或它們的組合圖形，圖形尺寸為0.01um～10cm。深溝槽通過(guò)外延生長(zhǎng)的方式填充，形成交叉的n/p結(jié)構(gòu)，用與半導(dǎo)體薄膜(漂移區(qū))反型的半導(dǎo)體材料填充深溝槽得到如圖4(c)和圖5(c)所示的樣品，在完成的樣品基礎(chǔ)上重復(fù)外延得到第二層外延薄膜06，再進(jìn)行刻蝕和填充，得到如圖4(d)和圖5(d)所示的疊層電場(chǎng)調(diào)制結(jié)構(gòu)，疊層電場(chǎng)調(diào)制結(jié)構(gòu)的外延層的厚度為10～200um。

3.刻蝕深溝槽與側(cè)壁離子注入法：

如圖6和7所示，清洗n型碳化硅襯底01，并在襯底上同質(zhì)外延生長(zhǎng)外延層02得到如圖6(a)和7(a)所示的第一層外延薄膜05，厚度為0.1～100um，通過(guò)刻蝕的方法形成如圖6(b)和圖7(b)所示的深溝槽，深溝槽的形狀為叉指結(jié)構(gòu)或平行長(zhǎng)條狀或圓環(huán)形或方形臺(tái)面或它們的組合圖形，圖形尺寸為0.1um～10cm，刻蝕的深度為0.1～50um。于圖6(b)所示的樣品上，采用傾斜的高能離子注入法將al離子注入到側(cè)壁上，形成如圖6(c)所示的側(cè)壁為p型摻雜的半導(dǎo)體，用sio2填充刻蝕的深溝槽，形成如圖6(d)所示的n/p/sio2柱交叉循環(huán)的結(jié)構(gòu)。側(cè)壁離子注入的傾斜角度根據(jù)深溝槽的寬度和深度來(lái)確定，本發(fā)明確定的傾斜角度為0～90°。于7(b)所示的樣品上，高能離子注入法將al離子垂直注入到側(cè)壁上和底部，形成如圖7(c)所示的側(cè)壁與底部p型摻雜的半導(dǎo)體，用sio2填充刻蝕的深溝槽，形成如圖7(d)所示的n/p/sio2交叉循環(huán)的結(jié)構(gòu)。重復(fù)外延得到第二層外延薄膜06，再進(jìn)行刻蝕、注入和填充得到如圖6(e)和7(e)所述的疊層電場(chǎng)調(diào)制的結(jié)構(gòu)，疊層電場(chǎng)調(diào)制結(jié)構(gòu)的外延層的厚度為10～200um。

形成上述疊層電場(chǎng)調(diào)制結(jié)構(gòu)后，制作mos結(jié)構(gòu)03，淀積金屬形成歐姆接觸04，形成如圖1和圖2所示的樣品。圖1和圖2直觀展示了疊層電場(chǎng)調(diào)制高壓mosfet的結(jié)構(gòu)示意圖，圖1和圖2僅是本發(fā)明實(shí)施例中的2種。

以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案而非對(duì)其進(jìn)行限制，所屬領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，參照上述實(shí)施例可以對(duì)本發(fā)明的具體實(shí)施方式進(jìn)行修改或者等同替換，這些未脫離本發(fā)明精神和范圍的任何修改或者等同替換均在申請(qǐng)待批的權(quán)利要求保護(hù)范圍之內(nèi)。