本發(fā)明涉及半導(dǎo)體功率器件技術(shù)領(lǐng)域，具體涉及一種soi層變摻雜的bcd器件及其制造方法。

背景技術(shù)：

功率集成電路將高壓功率器件與控制電路、外圍接口電路以及保護(hù)電路等集成在同一芯片上，作為系統(tǒng)信號(hào)處理部分和執(zhí)行部分的橋梁，其具有十分廣泛的應(yīng)用。功率集成技術(shù)則為實(shí)現(xiàn)功率集成電路的一種手段，需要在有限的芯片面積上實(shí)現(xiàn)高低壓兼容、高性能、高效率與高可靠性。20世紀(jì)80年代中期以前，功率集成電路主要由雙極工藝制造，然而隨著對(duì)控制部分功能要求的不斷提高，導(dǎo)致集成電路的功耗和面積越來(lái)越大，因此，能夠集成3種有源器件優(yōu)點(diǎn)的bcd集成技術(shù)應(yīng)運(yùn)而生。bcd工藝可以充分發(fā)揮雙極器件的低噪聲、高精度和大電流密度，cmos器件的高集成度、低功耗，dmos器件的快開(kāi)關(guān)速度、高輸入阻抗等3種有源器件的優(yōu)點(diǎn)，具有非常廣泛的應(yīng)用。

soi技術(shù)相較于傳統(tǒng)的體硅技術(shù)，具有高速、低功耗、高集成度、寄生效應(yīng)小、隔離特性良好、閉鎖效應(yīng)小以及強(qiáng)抗輻射能力等優(yōu)點(diǎn)，使集成電路的可靠性和抗軟失誤能力大大提高，從而正逐漸成為制造高速度、低功耗、高集成度和高可靠性的集成電路的主流技術(shù)。

bcd工藝集成了dmos器件、cmos器件以及bjt器件，受到業(yè)內(nèi)的高度關(guān)注。文章“thesemiconductorroadmapforpowermanagementinthenewmillennium”中給出了與圖1所示相類似的結(jié)構(gòu)，該結(jié)構(gòu)cmos器件的nmos制作于pwell中，pmos直接制作于n-epi上，由于n-epi的濃度一般較低，隨著器件尺寸的降低，該結(jié)構(gòu)容易產(chǎn)生短溝道效應(yīng)。為避免這一問(wèn)題，文章“designandoptimizationof700vhvictechnologywithmulti-ringisolationstructure”給出了與圖2所示相類似的結(jié)構(gòu)，即將cmos器件的pmos制作于nwell中。但該做法將增加一道掩膜版，使得成本上升，不利于批量生產(chǎn)的成本節(jié)約，如何在不增加額外版次的情況下使得bcd器件適應(yīng)器件尺寸減小是一項(xiàng)重要的工作。

技術(shù)實(shí)現(xiàn)要素：

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明提出了一種soi層變摻雜的bcd器件及其制造方法，目的在于在不增加額外版次的情況下使得bcd器件適應(yīng)器件尺寸減小，降低成本，同時(shí)可降低dmos器件的比導(dǎo)通電阻。

為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明技術(shù)方案如下：

一種soi層變摻雜的bcd器件，其元胞結(jié)構(gòu)包括襯底、第一外延層、第二外延層，第一sti隔離，第二sti隔離，第三sti隔離，埋氧層，第一p阱，第三p阱，第四p阱，dmos源極p型重?fù)诫s區(qū)，第三p型重?fù)诫s區(qū)，第四p型重?fù)诫s區(qū)，第五p型重?fù)诫s區(qū)，dmos源極n型重?fù)诫s區(qū)，dmos漏極n型重?fù)诫s區(qū)，第二n型重?fù)诫s區(qū)，第三n型重?fù)诫s區(qū)，第四n型重?fù)诫s區(qū)，第五n型重?fù)诫s區(qū)，dmos源電極，第一p阱的接觸電極，dmos柵電極，pmos柵電極，nmos柵電極，pmos源電極，pmos漏電極，nmos源電極，nmos漏電極，dmos漏電極，bjt基極電極，bjt發(fā)射極電極，bjt集電極電極，所述埋氧層設(shè)置在襯底的上表面，所述第一外延層設(shè)置在埋氧層的上表面，所述第二外延層設(shè)置在第一外延層的上表面，所述第一sti隔離設(shè)置在第一p阱的左側(cè)，其下表面與埋氧層的上表面相接觸，所述第一p阱的上表面和第二外延層的上表面連接，所述第一p阱內(nèi)部設(shè)置有相互獨(dú)立的dmos源極p型重?fù)诫s區(qū)與dmos源極n型重?fù)诫s區(qū)，所述dmos漏極n型重?fù)诫s區(qū)設(shè)置于第一p阱的右側(cè)，所述第二sti隔離設(shè)置在dmos漏極n型重?fù)诫s區(qū)的右側(cè)，其下表面與埋氧層的上表面相接觸，所述第三p型重?fù)诫s區(qū)設(shè)置在第二sti隔離的右側(cè)，所述第四p型重?fù)诫s區(qū)設(shè)置在第三p型重?fù)诫s區(qū)的右側(cè)，所述第三p阱設(shè)置在第四p型重?fù)诫s區(qū)的右側(cè)，所述第三p阱內(nèi)部設(shè)置有相互獨(dú)立的第二n型重?fù)诫s區(qū)和第三n型重?fù)诫s區(qū)，所述第三sti隔離設(shè)置在第三p阱的右側(cè)，其下表面與埋氧層的上表面相接觸，所述第四p阱設(shè)置在第三sti隔離的右側(cè)，所述第四p阱內(nèi)部設(shè)置有相互獨(dú)立且相互之間有間隔的第五p型重?fù)诫s區(qū)和第四n型重?fù)诫s區(qū)，所述第五n型重?fù)诫s區(qū)設(shè)置在第四p阱的右側(cè)，所述dmos源電極設(shè)置在dmos源極n型重?fù)诫s區(qū)的上方，所述第一p阱的接觸電極設(shè)置在dmos源極p型重?fù)诫s區(qū)的上方，所述dmos柵電極設(shè)置在第一p阱的上方，其左端部分覆蓋dmos源極n型重?fù)诫s區(qū)且不與dmos源電極相接觸，所述pmos柵電極設(shè)置在第三p型重?fù)诫s區(qū)與第四p型重?fù)诫s區(qū)的上方，其左端部分覆蓋第三p型重?fù)诫s區(qū)且不與pmos源電極相接觸，其右端部分覆蓋第四p型重?fù)诫s區(qū)且不與pmos漏電極相接觸，所述nmos柵電極設(shè)置在第二n型重?fù)诫s區(qū)和第三n型重?fù)诫s區(qū)的上方，其左端部分覆蓋第二n型重?fù)诫s區(qū)且不與nmos漏電極相接觸，其右端部分覆蓋第三n型重?fù)诫s區(qū)且不與nmos源電極相接觸，所述dmos漏電極設(shè)置在dmos漏極n型重?fù)诫s區(qū)的上方，所述bjt基極電極設(shè)置在第五p型重?fù)诫s區(qū)的上方，所述bjt發(fā)射極電極設(shè)置在第四n型重?fù)诫s區(qū)的上方，所述bjt集電極電極設(shè)置在第五n型重?fù)诫s區(qū)的上方，所述pmos源電極設(shè)置在第三p型重?fù)诫s區(qū)的上方，所述pmos漏電極設(shè)置在第四p型重?fù)诫s區(qū)的上方，所述nmos源電極設(shè)置在第三n型重?fù)诫s區(qū)的上方，所述nmos漏電極設(shè)置在第二n型重?fù)诫s區(qū)的上方。

具體的，第二外延層的上方含有第三外延層2-3、第四外延層2-4……第n外延層2-n，其中n＝3，4，5，6……；所述第一p阱的上表面和第n外延層2-n的上表面連接，其中n＝3，4，5，6……。

具體的，所述的一種soi層變摻雜的bcd器件，還包含p型摻雜區(qū)，其上表面與第二外延層的上表面相切，所述p型摻雜區(qū)設(shè)置在第一p阱和dmos漏極n型重?fù)诫s區(qū)之間。

具體的，所述的一種soi層變摻雜的bcd器件，還包含p型摻雜區(qū)，其上表面與第n外延層2-n的上表面相連接，所述p型摻雜區(qū)設(shè)置在第一p阱和dmos漏極n型重?fù)诫s區(qū)之間。

具體的，所述設(shè)置在第一p阱和dmos漏極n型重?fù)诫s區(qū)之間的p型摻雜區(qū)，其上表面不與第二外延層的上表面相切。

具體的，所述設(shè)置在第一p阱和dmos漏極n型重?fù)诫s區(qū)之間的p型摻雜區(qū)，其上表面不與第n外延層2-n的上表面相連接。

具體的，所述pmos源電極與pmos漏電極互相交換，所述nmos源電極與nmos漏電極互相交換。

為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明還提供一種上述soi層變摻雜的bcd器件的制造方法，包括如下步驟：

步驟1：在soi材料的絕緣體上硅層含有第一外延層與第二外延層；或者除第一外延層與第二外延層外，還含有第二外延層上方的第n外延層2-n，其中n＝3，4，5，6……；

步驟2：通過(guò)局部氧化或者刻槽填充形成第一sti隔離、第二sti隔離以及第三sti隔離；

步驟3：通過(guò)光刻、曝光、顯影以及離子注入形成第一p阱、第三p阱和第四p阱，并進(jìn)行推結(jié)；

步驟4：進(jìn)行局部氧化，形成柵氧化層；

步驟5：淀積多晶硅柵，形成dmos柵電極、pmos柵電極以及nmos柵電極；

步驟6：通過(guò)光刻、曝光、顯影以及離子注入形成dmos源極p型重?fù)诫s區(qū)、第三p型重?fù)诫s區(qū)、第四p型重?fù)诫s區(qū)以及第五p型重?fù)诫s區(qū)；

步驟7：通過(guò)光刻、曝光、顯影以及離子注入形成dmos源極n型重?fù)诫s區(qū)、dmos漏極n型重?fù)诫s區(qū)、第二n型重?fù)诫s區(qū)、第三n型重?fù)诫s區(qū)、第四n型重?fù)诫s區(qū)以及第五n型重?fù)诫s區(qū)；

步驟8：進(jìn)行接觸孔刻蝕，金屬淀積、刻蝕，分別形成dmos源電極、第一p阱的接觸電極、dmos漏電極、bjt基極電極、bjt發(fā)射極電極、bjt集電極電極、pmos源電極、pmos漏電極、nmos源電極以及nmos漏電極。

具體的，在步驟3之前，進(jìn)行p型雜質(zhì)離子注入，形成p型摻雜區(qū)，使其上表面與第二外延層或第n外延層2-n的上表面相連接，其中n＝3，4，5，6……。

具體的，在步驟3前，進(jìn)行p型雜質(zhì)離子注入，形成p型摻雜區(qū)，再進(jìn)行一次外延生長(zhǎng)，使其上表面不與第二外延層的上表面相切，若含有第n外延層2-n，則不與第n外延層2-n的上表面相連接，其中n＝3，4，5，6……。

本發(fā)明還提供一種ligbt、cmos以及bjt集成器件，將上述器件中的dmos漏極n型重?fù)诫s區(qū)改成集電極p型重?fù)诫s區(qū)。

本發(fā)明的有益效果為：利用雙層變摻雜soi層或者多層變摻雜soi層，通過(guò)調(diào)整每個(gè)外延層不同的濃度，利用soi層的變摻雜濃度充當(dāng)cmos中為抑制短溝道效應(yīng)而引入的nwell區(qū)。一方面，該方法可使得bcd工藝減少nwell區(qū)的掩膜版，有利于降低量產(chǎn)產(chǎn)品的成本，提高產(chǎn)品的競(jìng)爭(zhēng)力；另一方面，通常nwell區(qū)的濃度較外延層濃度高許多，因此用于充當(dāng)nwell區(qū)的外延層濃度也將提高，從而使得dmos器件開(kāi)態(tài)時(shí)載流子數(shù)量增加，進(jìn)一步降低dmos的比導(dǎo)通電阻，降低器件損耗，提高器件的性能。

附圖說(shuō)明

圖1是一種傳統(tǒng)bcd器件結(jié)構(gòu)的剖面示意圖。

圖2是一種抑制短溝道效應(yīng)bcd器件結(jié)構(gòu)的剖面示意圖。

圖3是本發(fā)明的一種雙變摻雜且p型摻雜區(qū)上表面與第二外延層上表面相連接的soibcd器件結(jié)構(gòu)的剖面示意圖。

圖4是本發(fā)明的一種雙變摻雜且不含p型摻雜區(qū)的soibcd器件結(jié)構(gòu)的剖面示意圖。

圖5是本發(fā)明的一種雙變摻雜且p型摻雜區(qū)上表面不與第二外延層上表面相連接的soibcd器件結(jié)構(gòu)的剖面示意圖。

圖6是本發(fā)明的一種多變摻雜且p型摻雜區(qū)上表面與第二外延層上表面相連接的soibcd器件結(jié)構(gòu)的剖面示意圖。

圖7是本發(fā)明的一種多變摻雜且不含p型摻雜區(qū)的soibcd器件結(jié)構(gòu)的剖面示意圖。

圖8是本發(fā)明的一種多變摻雜且p型摻雜區(qū)上表面不與第二外延層上表面相連接的soibcd器件結(jié)構(gòu)的剖面示意圖。

圖9是本發(fā)明的一種多變摻雜且不含p型摻雜區(qū)的soiligbt-cmos-bjt集成器件結(jié)構(gòu)的剖面示例圖。

其中，1為襯底、131為第一sti隔離，132為第二sti隔離，133為第三sti隔離，134為埋氧層，2為第一外延層、21為第二外延層，2-n為第n外延層，311為第一p隔離，312為第二p隔離，313為第三p隔離，314為p型摻雜區(qū)，31為第一p阱，32為第二p阱，33為第三p阱，34為第四p阱，35為第一p型輕摻雜區(qū)，36為第二p型輕摻雜區(qū)，310為dmos源極p型重?fù)诫s區(qū)，37為第三p型重?fù)诫s區(qū)，38為第四p型重?fù)诫s區(qū)，39為第五p型重?fù)诫s區(qū)，4為dmos源極n型重?fù)诫s區(qū)，41為dmos漏極n型重?fù)诫s區(qū)，42為第一n型重?fù)诫s區(qū)，43為第二n型重?fù)诫s區(qū)，44為第三n型重?fù)诫s區(qū)，45為第四n型重?fù)诫s區(qū)，46為第五n型重?fù)诫s區(qū)，47為nwell區(qū)，48為nbuffer區(qū)，5為dmos源電極，51為第一p阱31的接觸電極，6為dmos柵電極，61為dmos第二柵電極，62為pmos柵電極，63為nmos柵電極，7為dmos漏電極，8為bjt基極電極，9為bjt發(fā)射極電極，10為bjt集電極電極，11為pmos源電極，12為nmos源電極，13為pmos漏電極，14為nmos漏電極，3111為集電極p型重?fù)诫s區(qū)。

具體實(shí)施方式

以下通過(guò)特定的具體實(shí)例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過(guò)另外不同的具體實(shí)施方式加以實(shí)施或應(yīng)用，本說(shuō)明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒(méi)有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。

實(shí)施例1

圖4所示為本發(fā)明的一種soi層變摻雜的bcd器件結(jié)構(gòu)示意圖，其元胞結(jié)構(gòu)包括襯底1、第一外延層2、第二外延層21，第一sti隔離131，第二sti隔離132，第三sti隔離133，埋氧層134，第一p阱31，第三p阱33，第四p阱34，dmos源極p型重?fù)诫s區(qū)310，第三p型重?fù)诫s區(qū)37，第四p型重?fù)诫s區(qū)38，第五p型重?fù)诫s區(qū)39，dmos源極n型重?fù)诫s區(qū)4，dmos漏極n型重?fù)诫s區(qū)41，第二n型重?fù)诫s區(qū)43，第三n型重?fù)诫s區(qū)44，第四n型重?fù)诫s區(qū)45，第五n型重?fù)诫s區(qū)46，dmos源電極5，第一p阱31的接觸電極51，dmos柵電極6，pmos柵電極62，nmos柵電極63，pmos源電極11，pmos漏電極13，nmos源電極12，nmos漏電極14，dmos漏電極7，bjt基極電極8，bjt發(fā)射極電極9，bjt集電極電極10，所述埋氧層134設(shè)置在襯底1的上表面，所述第一外延層2設(shè)置在埋氧層134的上表面，所述第二外延層21設(shè)置在第一外延層2的上表面，所述第一sti隔離131設(shè)置在第一p阱31的左側(cè)，其下表面與埋氧層134的上表面相接觸，所述第一p阱31的上表面和第二外延層21的上表面連接，所述第一p阱31內(nèi)部設(shè)置有相互獨(dú)立的dmos源極p型重?fù)诫s區(qū)310與dmos源極n型重?fù)诫s區(qū)4，所述dmos漏極n型重?fù)诫s區(qū)41設(shè)置于第一p阱31的右側(cè)，所述第二sti隔離132設(shè)置在dmos漏極n型重?fù)诫s區(qū)41的右側(cè)，其下表面與埋氧層134的上表面相接觸，所述第三p型重?fù)诫s區(qū)37設(shè)置在第二sti隔離132的右側(cè)，所述第四p型重?fù)诫s區(qū)38設(shè)置在第三p型重?fù)诫s區(qū)37的右側(cè)，所述第三p阱33設(shè)置在第四p型重?fù)诫s區(qū)38的右側(cè)，所述第三p阱33內(nèi)部設(shè)置有相互獨(dú)立的第二n型重?fù)诫s區(qū)43和第三n型重?fù)诫s區(qū)44，所述第三sti隔離133設(shè)置在第三p阱33的右側(cè)，其下表面與埋氧層134的上表面相接觸，所述第四p阱34設(shè)置在第三sti隔離133的右側(cè)，所述第四p阱34內(nèi)部設(shè)置有相互獨(dú)立且相互之間有間隔的第五p型重?fù)诫s區(qū)39和第四n型重?fù)诫s區(qū)45，所述第五n型重?fù)诫s區(qū)46設(shè)置在第四p阱34的右側(cè)，所述dmos源電極5設(shè)置在dmos源極n型重?fù)诫s區(qū)4的上方，所述第一p阱31的接觸電極51設(shè)置在dmos源極p型重?fù)诫s區(qū)310的上方，所述dmos柵電極6設(shè)置在第一p阱31的上方，其左端部分覆蓋dmos源極n型重?fù)诫s區(qū)4且不與dmos源電極5相接觸，所述pmos柵電極62設(shè)置在第三p型重?fù)诫s區(qū)37與第四p型重?fù)诫s區(qū)38的上方，其左端部分覆蓋第三p型重?fù)诫s區(qū)37且不與pmos源電極11相接觸，其右端部分覆蓋第四p型重?fù)诫s區(qū)38且不與pmos漏電極13相接觸，所述nmos柵電極63設(shè)置在第二n型重?fù)诫s區(qū)43和第三n型重?fù)诫s區(qū)44的上方，其左端部分覆蓋第二n型重?fù)诫s區(qū)43且不與nmos漏電極14相接觸，其右端部分覆蓋第三n型重?fù)诫s區(qū)44且不與nmos源電極12相接觸，所述dmos漏電極7設(shè)置在dmos漏極n型重?fù)诫s區(qū)41的上方，所述bjt基極電極8設(shè)置在第五p型重?fù)诫s區(qū)39的上方，所述bjt發(fā)射極電極9設(shè)置在第四n型重?fù)诫s區(qū)45的上方，所述bjt集電極電極10設(shè)置在第五n型重?fù)诫s區(qū)46的上方，所述pmos源電極11設(shè)置在第三p型重?fù)诫s區(qū)37的上方，所述pmos漏電極13設(shè)置在第四p型重?fù)诫s區(qū)38的上方，所述nmos源電極12設(shè)置在第三n型重?fù)诫s區(qū)44的上方，所述nmos漏電極14設(shè)置在第二n型重?fù)诫s區(qū)43的上方。

上述soi層變摻雜的bcd器件的制造方法，包括如下步驟：

步驟1：在soi材料的絕緣體上硅層含有第一外延層2與第二外延層21；

步驟2：通過(guò)局部氧化或者刻槽填充形成第一sti隔離131、第二sti隔離132以及第三sti隔離133；

步驟3：通過(guò)光刻、曝光、顯影以及離子注入形成第一p阱31、第三p阱33和第四p阱34，并進(jìn)行推結(jié)；

步驟4：進(jìn)行局部氧化，形成柵氧化層；

步驟5：淀積多晶硅柵，形成dmos柵電極6、pmos柵電極62以及nmos柵電極63；

步驟6：通過(guò)光刻、曝光、顯影以及離子注入形成dmos源極p型重?fù)诫s區(qū)310、第三p型重?fù)诫s區(qū)37、第四p型重?fù)诫s區(qū)38以及第五p型重?fù)诫s區(qū)39；

步驟7：通過(guò)光刻、曝光、顯影以及離子注入形成dmos源極n型重?fù)诫s區(qū)4、dmos漏極n型重?fù)诫s區(qū)41、第二n型重?fù)诫s區(qū)43、第三n型重?fù)诫s區(qū)44、第四n型重?fù)诫s區(qū)45以及第五n型重?fù)诫s區(qū)46；

步驟8：進(jìn)行接觸孔刻蝕，金屬淀積、刻蝕，分別形成dmos源電極5、第一p阱31的接觸電極51、dmos漏電極7、bjt基極電極8、bjt發(fā)射極電極9、bjt集電極電極10、pmos源電極11、pmos漏電極13、nmos源電極12以及nmos漏電極14。

上述技術(shù)方案提供的一種soi層變摻雜的bcd器件，其特點(diǎn)在于：利用雙層變摻雜soi層，通過(guò)調(diào)整每個(gè)外延層不同的濃度，利用soi層的變摻雜濃度充當(dāng)cmos中為抑制短溝道效應(yīng)而引入的nwell區(qū)47。一方面，該方法可使得bcd工藝減少nwell區(qū)47的掩膜版，有利于降低量產(chǎn)產(chǎn)品的成本，提高產(chǎn)品的競(jìng)爭(zhēng)力；另一方面，通常nwell區(qū)的濃度較外延層濃度高許多，因此用于充當(dāng)nwell區(qū)的外延層濃度也將提高，從而使得dmos器件開(kāi)態(tài)時(shí)載流子數(shù)量增加，進(jìn)一步降低dmos的比導(dǎo)通電阻，降低器件損耗，提高器件的性能。

實(shí)施例2

如圖3所示，本實(shí)施例與實(shí)施例1基本相同，其主要區(qū)別在于，所述一種soi層變摻雜的bcd器件中，還包含設(shè)置在第一p阱31和dmos漏極n型重?fù)诫s區(qū)41之間的p型摻雜區(qū)314，其上表面與第二外延層21的上表面相切。

上述soi層變摻雜的bcd器件的制造方法和實(shí)施例1中的制造方法基本相同，區(qū)別在于：在步驟3之前，進(jìn)行p型雜質(zhì)離子注入，形成p型摻雜區(qū)314，使其上表面與第二外延層21的上表面相切。

實(shí)施例3

如圖5所示，本實(shí)施例與實(shí)施例1基本相同，其主要區(qū)別在于，所述設(shè)置在第一p阱31和dmos漏極n型重?fù)诫s區(qū)41之間的p型摻雜區(qū)314，其上表面不與第二外延層21的上表面相切。

上述soi層變摻雜的bcd器件的制造方法和實(shí)施例1中的制造方法基本相同，區(qū)別在于：在步驟3前，進(jìn)行p型雜質(zhì)離子注入，形成p型摻雜區(qū)314，再進(jìn)行一次外延生長(zhǎng)，使其上表面不與第二外延層21的上表面相切。

實(shí)施例4

如圖6所示，本實(shí)施例與實(shí)施例2基本相同，其主要區(qū)別在于，所述一種soi層變摻雜的bcd器件中含有多層外延層，即第二外延層21的上方含有第三外延層2-3、第四外延層2-4……第n外延層2-n，其中n＝3，4，5，6……；所述第一p阱31的上表面和第n外延層2-n的上表面連接，其中n＝3，4，5，6……。

上述soi層變摻雜的bcd器件的制造方法和實(shí)施例1中的制造方法基本相同，區(qū)別在于：步驟1：在soi材料的絕緣體上硅層含有第一外延層2、第二外延層21、第二外延層上方的第n外延層2-n，其中n＝3，4，5，6……。

在步驟3之前，進(jìn)行p型雜質(zhì)離子注入，形成p型摻雜區(qū)314，使其上表面與第n外延層2-n的上表面相連接，其中n＝3，4，5，6……。

實(shí)施例5

如圖7所示，本實(shí)施例與實(shí)施例4基本相同，其主要區(qū)別在于所述一種soi層變摻雜的bcd器件中不包含設(shè)置在第一p阱31和dmos漏極n型重?fù)诫s區(qū)41之間的p型摻雜區(qū)314。

上述soi層變摻雜的bcd器件的制造方法和實(shí)施例1中的制造方法基本相同，區(qū)別在于：步驟1：在soi材料的絕緣體上硅層含有第一外延層2、第二外延層21、第二外延層上方的第n外延層2-n，其中n＝3，4，5，6……。

實(shí)施例6

如圖8所示，本實(shí)施例與實(shí)施例4基本相同，其主要區(qū)別在于，所述設(shè)置在第一p阱31和dmos漏極n型重?fù)诫s區(qū)41之間的p型摻雜區(qū)314，其上表面不與第二外延層21的上表面相切。

上述soi層變摻雜的bcd器件的制造方法和實(shí)施例1中的制造方法基本相同，區(qū)別在于：步驟1：在soi材料的絕緣體上硅層含有第一外延層2、第二外延層21、第二外延層上方的第n外延層2-n，其中n＝3，4，5，6……。

在步驟3之前，進(jìn)行p型雜質(zhì)離子注入，形成p型摻雜區(qū)314，再進(jìn)行一次外延生長(zhǎng)，使其上表面不與第n外延層2-n的上表面相連接，其中n＝3，4，5，6……。

實(shí)施例7

如圖9所示，本實(shí)施例與實(shí)施例5基本相同，其主要區(qū)別在于，本實(shí)施例將dmos漏極n型重?fù)诫s區(qū)41改成集電極p型重?fù)诫s區(qū)3111，構(gòu)成ligbt-cmos-bjt集成器件。

上述實(shí)施例僅例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。