本發(fā)明涉及半導體制造技術領域，特別是涉及一種金屬浮柵mtp器件及其制備方法。

背景技術：

多次可編程存儲器(multi-timeprogrammemory，簡稱mtp)，相比于單次可編程存儲器(onetimeprogrammemory，簡稱otp)來說，具有可多次進行數(shù)據(jù)的存入、讀取、抹除等動作，且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點，已逐漸成為個人電腦、電子設備、移動存儲等領域所廣泛采用的一種存儲器器件。如圖1所示，現(xiàn)有的mtp器件1包括：位于襯底100上的浮柵110和擦除柵120，浮柵110的材料為多晶硅，擦除柵120用于控制擦除所述浮柵110中的電荷。通過控制浮柵110中是否存在電子，實現(xiàn)mtp器件1實現(xiàn)0和1存儲。

隨著集成電路制造技術的不斷發(fā)展，晶體管的特征尺寸也越來越小，在mos晶體管特征尺寸不斷縮小情況下，為了降低晶體管柵極的寄生電容，提高器件速度，金屬柵極被引入到晶體管中。然而，由于金屬柵極并不能存儲電子，所以金屬柵極并沒有用于mtp器件中，不利于實現(xiàn)mtp器件的小尺寸化。

技術實現(xiàn)要素：

本發(fā)明的目的在于，提供一種金屬浮柵mtp器件以及制備方法，可以將金屬柵極用于mtp器件中的浮柵，有利于實現(xiàn)mtp器件的小尺寸化。

為解決上述技術問題，本發(fā)明提供一種金屬浮柵mtp器件，包括：

襯底；

淺摻雜溝道增強區(qū)，形成于所述襯底的表面；

氧化物層和氮化物層，依次形成于所述襯底的淺摻雜溝道增強區(qū)上；

高k電介質層，形成于所述氮化物層上；以及

金屬浮柵，形成于所述高k電介質層上。

進一步的，在所述金屬浮柵mtp器件中，所述淺摻雜溝道增強區(qū)的摻雜劑量為5e14cm^-3～1e15cm^-3。

進一步的，在所述金屬浮柵mtp器件中，所述淺摻雜溝道增強區(qū)的摻雜深度為

進一步的，在所述金屬浮柵mtp器件中，所述氧化物層的厚度為所述氮化物層的厚度為

進一步的，在所述金屬浮柵mtp器件中，所述氧化物層和氮化物層的特征尺寸均比所述金屬浮柵的特征尺寸大5nm～10nm。

進一步的，在所述金屬浮柵mtp器件中，所述襯底中具有深阱，所述淺摻雜溝道增強區(qū)位于所述深阱的表面。

進一步的，在所述金屬浮柵mtp器件中，所述深阱的摻雜類型為p型，所述淺摻雜溝道增強區(qū)的摻雜類型為n型。

進一步的，在所述金屬浮柵mtp器件中，所述襯底中還包括源極區(qū)和漏極區(qū)，所述源極區(qū)和漏極區(qū)分別位于所述氧化物層的兩側。

進一步的，在所述金屬浮柵mtp器件中，所述高k電介質層和所述氮化物層之間還設置有一氧化物電介質層，所述高k電介質層和所述金屬浮柵之間還設置有一金屬柵極導體層。

進一步的，在所述金屬浮柵mtp器件中，所述高k電介質層的介電常數(shù)大于等于4.0。

根據(jù)本發(fā)明的另一面，還提供一種金屬浮柵mtp器件的制備方法，包括：

提供一襯底；

在所述襯底的表面進行離子注入形成淺摻雜溝道增強區(qū)；

在形成于所述襯底的淺摻雜溝道增強區(qū)上依次形成氧化物層和氮化物層；

在所述氮化物層上形成高k電介質層；以及

在所述高k電介質層上形成金屬浮柵。

進一步的，在所述金屬浮柵mtp器件的制備方法中，所述淺摻雜溝道增強區(qū)的摻雜劑量為5e14cm^-3～1e15cm^-3。

進一步的，在所述金屬浮柵mtp器件的制備方法中，所述淺摻雜溝道增強 區(qū)的摻雜深度為

進一步的，在所述金屬浮柵mtp器件的制備方法中，所述氧化物層的厚度為所述氮化物層的厚度為

進一步的，在所述金屬浮柵mtp器件的制備方法中，所述氧化物層和氮化物層的特征尺寸均比所述金屬浮柵的特征尺寸大5nm～10nm。

進一步的，在所述金屬浮柵mtp器件的制備方法中，所述襯底中具有深阱，所述淺摻雜溝道增強區(qū)位于所述深阱的表面。

進一步的，在所述金屬浮柵mtp器件的制備方法中，所述深阱的摻雜類型為p型，所述淺摻雜溝道增強區(qū)的摻雜類型為n型。

進一步的，在所述金屬浮柵mtp器件的制備方法中，所述高k電介質層和所述氮化物層之間形成一氧化物電介質層，所述高k電介質層和所述金屬浮柵之間形成一金屬柵極導體層。

進一步的，在所述金屬浮柵mtp器件的制備方法中，在所述氮化物層上形成高k電介質層的步驟包括：

在所述氮化物層上依次形成所述氧化物電介質層、高k電介質層、金屬柵極導體層和多晶硅層；

對所述襯底的表面進行離子注入，在所述氧化物層的兩側分別形成所述源極區(qū)和漏極區(qū)；

去除所述多晶硅層。

進一步的，在所述金屬浮柵mtp器件的制備方法中，所述高k電介質層的介電常數(shù)大于等于4.0。

與現(xiàn)有技術相比，本發(fā)明提供的金屬浮柵mtp器件及其制備方法具有以下優(yōu)點：

在本發(fā)明提供的金屬浮柵mtp器件及其制備方法中，淺摻雜溝道增強區(qū)形成于襯底的表面，氧化物層和氮化物層依次形成于所述襯底的淺摻雜溝道增強區(qū)上，高k電介質層形成于所述氮化物層上，金屬浮柵形成于所述高k電介質層上，所述淺摻雜溝道增強區(qū)可以增強帶間隧道效應，所述氮化物層用于存入電子或釋放電子，實現(xiàn)0和1的存儲，從而完成編程和擦除操作。

附圖說明

圖1為本發(fā)明現(xiàn)有技術的多晶硅浮柵mtp器件的結構示意圖；

圖2為本發(fā)明中一實施例金屬浮柵mtp器件的制備方法的流程圖；

圖3-圖8為本發(fā)明一實施例的金屬浮柵mtp器件在制備過程中的結構示意圖。

具體實施方式

下面將結合示意圖對本發(fā)明的金屬浮柵mtp器件以及制備方法進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施例，應該理解本領域技術人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本發(fā)明的限制。

為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應當認為在任何實際實施例的開發(fā)中，必須做出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關系統(tǒng)或有關商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應當認為這種開發(fā)工作可能是復雜和耗費時間的，但是對于本領域技術人員來說僅僅是常規(guī)工作。

在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。

本發(fā)明的核心思想在于，提供一種金屬浮柵mtp器件包括：襯底；淺摻雜溝道增強區(qū)，形成于所述襯底的表面；

氧化物層和氮化物層，依次形成于所述襯底的淺摻雜溝道增強區(qū)上；高k電介質層，形成于所述氮化物層上；以及金屬浮柵，形成于所述高k電介質層上。高k電介質層形成于所述氮化物層上，金屬浮柵形成于所述高k電介質層上，所述淺摻雜溝道增強區(qū)可以增強帶間隧道效應，所述氮化物層用于存入電子或釋放電子，實現(xiàn)0和1的存儲，從而完成編程和擦除操作。

根據(jù)上述核心思想在于，提供一種金屬浮柵mtp器件的制備方法，如圖2 所示，包括：

步驟s11、提供一襯底；

步驟s12、在所述襯底的表面進行離子注入形成淺摻雜溝道增強區(qū)；

步驟s13、在形成于所述襯底的淺摻雜溝道增強區(qū)上依次形成氧化物層和氮化物層；

步驟s14、在所述氮化物層上形成高k電介質層；以及

步驟s15、在所述高k電介質層上形成金屬浮柵。

以下請參閱圖3-圖8具體說明本發(fā)明的金屬浮柵mtp器件及其制備方法。

首先，進行步驟s11，如圖3所示，提供一襯底200，所述襯底200的材質可以為材料可以為單晶硅(si)、單晶鍺(ge)、硅鍺(gesi)或碳化硅(sic)，也可以是絕緣體上硅(soi)，絕緣體上鍺(goi)；或者還可以為其它的材料，例如砷化鎵等iii-v族化合物。較佳的，所述襯底200中具有深阱201，所述深阱201的摻雜類型為p型，此外，所述襯底200中還可以設置有淺槽隔離202等結構，此為本領域的技術人員可以理解的，在此不作贅述。

接著，進行步驟s12，繼續(xù)參考圖3，在所述襯底200的表面進行離子注入形成淺摻雜溝道增強區(qū)203，所述淺摻雜溝道增強區(qū)203位于所述深阱201的表面，所述淺摻雜溝道增強區(qū)203可以增強帶間隧道效應。較佳的，所述淺摻雜溝道增強區(qū)203的摻雜類型為n型，例如，離子注入采用的元素可以為as元素，能量為60kev～80kev，所述淺摻雜溝道增強區(qū)203的摻雜劑量為5e14cm^-3～1e15cm^-3，例如，6e14cm^-3、8e14cm^-3等等，所述淺摻雜溝道增強區(qū)203的摻雜深度為例如，等等。

之后，進行步驟s13，如圖4所示，在形成于所述襯底200的淺摻雜溝道增強區(qū)203上依次形成氧化物層211和氮化物層212，所述氮化物層212用于存入電子或釋放電子，實現(xiàn)0和1的存儲。具體的，可以先在整個所述襯底200表面制備層疊的氧化物膜以及氮化物膜，然后所述氮化物膜上制備光掩膜，并對所述氧化物膜以及氮化物膜進行圖形化，形成所述氧化物層211和氮化物層212。較佳的，所述氧化物層211的厚度為例如等，所述氮化物層212的厚度為例如等。

接著，進行步驟s14，如圖5所示，在所述氮化物層212上形成高k電介質 層312。在本實施例中，在所述高k電介質層212和所述氮化物層212之間形成一氧化物電介質層311，在所述高k電介質層212上形成一金屬柵極導體層313。具體的，步驟s14包括以下子步驟s141～s143：

子步驟s141、如圖5所示，在所述氮化物層212上依次形成所述氧化物電介質層311、高k電介質層312、金屬柵極導體層313和多晶硅層314。具體的，可以先在整個器件表面制備層疊的氧化物電介質膜、高k電介質膜、金屬柵極導體膜和多晶硅膜，然后所述多晶硅膜上制備光掩膜，并對所述氧化物電介質膜、高k電介質膜、金屬柵極導體膜和多晶硅膜進行圖形化，形成所述氧化物電介質層311、高k電介質層312、金屬柵極導體層313和多晶硅層314；

子步驟s142、如圖6所示，對所述襯底200的表面進行離子注入，在所述氧化物層211的兩側分別形成所述源極區(qū)203和漏極區(qū)204，在圖6中，所述源極區(qū)203位于所述氧化物層211的左側，本領域的普通技術人員可以理解，所述源極區(qū)203還位于所述氧化物層211的右側；

子步驟s143、如圖7所示，去除所述多晶硅層313，所述多晶硅層313可以在子步驟s142中保護所述金屬柵極導體層313。

較佳的，所述高k電介質層312的介電常數(shù)大于等于4.0，例如，所述高k電介質層312的材料為氧化鉿(hfo2)、正硅酸鉿(hfsio4)、二氧化鋯(zro2)、氧化鋁(al2o3)、二氧化鈦(tio2)、氧化鑭(la2o3)、鈦酸鍶(srtio3)、鋁酸鑭(laalo3)、氧化鈰(ceo2)、氧化釔(y2o3)及其組合。所述金屬柵極導體層313可包括元素金屬或任何導電化合物及其組合和多層，元素金屬例如為鎢(w)、鉭(ta)、鋁(al)、釕(ru)、鉑(pt)等，導電化合物包括但不限于：氮化鈦(tin)、氮化鉭(tan)、硅化鎳(nisi)、硅化鎳鉑(niptsi)、氮化鈦(tin)、氮化鉭(tan)、碳化鈦(tic)、碳化鉭(tac)、氧氮碳化鉭(tacno)、氧化釕(ruo2)等。

最后，進行步驟s15，如圖8所示，在所述高k電介質層312上形成金屬浮柵410，具體的在本實施例中，所述金屬浮柵410形成于所述金屬柵極導體層313上。在本實施例中，所述金屬浮柵410包括依次層疊的凹槽形的金屬阻擋層tan411、凹槽形的調整功函數(shù)的金屬層tial412、凹槽形的阻擋金屬層tin413以及填充于阻擋金屬層tin413中的金屬鋁414，阻擋金屬層tin413和金屬鋁 414之間還可以設置一層金屬鈦層。所述金屬浮柵410的制備過程為本領域的普通技術人員所熟知的，在此不作贅述。

其中，所述氧化物層211和氮化物層212的特征尺寸均為cd1，較佳的，所述氧化物層211和氮化物層212的特征尺寸cd1比所述金屬浮柵410的特征尺寸cd2大5nm～10nm，例如8nm，可以有效地防止光刻過程中的對準偏差。

經過上述步驟，形成了如圖8所示的金屬浮柵mtp器件2，在所述金屬浮柵mtp器件2中，所述淺摻雜溝道增強區(qū)203形成于所述襯底200的表面，所述氧化物層211和氮化物層212依次形成于所述襯底200的淺摻雜溝道增強區(qū)203上，所述高k電介質層312形成于所述氮化物層上212，所述金屬浮柵410形成于所述高k電介質層312上。

在本實施例中，所述襯底200中還可以設置有深阱201、淺槽隔離202，在所述氧化物層211兩側的所述深阱201中分別形成所述源極區(qū)203和漏極區(qū)204，所述高k電介質層212和所述氮化物層212之間形成有所述氧化物電介質層311，所述高k電介質層212上形成有所述金屬柵極導體層313。此外，所述襯底200上還可以形成擦除柵等結構，此為本領域的技術人員可以理解的，在此不作贅述。

所述金屬浮柵mtp器件2在編程時，能帶之間的熱電子進入所述氮化物層212中，閾值電壓增加，源極和漏極之間的電流減小；

所述金屬浮柵mtp器件2在擦除時，能帶之間的熱空穴進入所述氮化物層212中，閾值電壓降低，源極和漏極之間的電流增加。

本發(fā)明的所述金屬浮柵mtp器件2的浮柵為金屬浮柵，有利于降低所述金屬浮柵mtp器件2的尺寸。

顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也意圖包含這些改動和變型在內。