Igbt器件制備方法及igbt器件的制作方法

文檔序號：7054413閱讀：335來源：國知局

Igbt器件制備方法及igbt器件的制作方法
【專利摘要】本申請涉及半導體器件制造領域，尤其涉及一種IGBT器件制備方法及IGBT器件，基于傳統(tǒng)制備IGBT器件工藝的基礎上，通過先進行襯底背面離子注入工藝并退火后，再對襯底進行正面金屬化工藝，并利用lift-off的剝離方式制備正面金屬層，有效的避免傳統(tǒng)的襯底正面金屬化的光刻腐蝕工藝，進而實現(xiàn)簡單實用的背面注入后的薄片高溫退火工藝，在滿足工藝需求的同時，還大大的降低了制備IGBT器件的工藝成本。
【專利說明】
【技術領域】
[0001] 本發(fā)明涉及半導體器件制造領域，尤其涉及一種IGBT器件制備方法及IGBT器件。 IGBT器件制備方法及IGBT器件

【背景技術】
[0002] 在電力電子業(yè)界，普遍采用的絕緣柵雙極型晶體管（Insulated Gate Bipolar Transistor，簡稱 IGBT)是由雙極型三極管（Bipolar Junction Transistor，簡稱 BJT)和場效應晶體管（Field Effect Transistor,簡稱FET)組成的復合全控型電壓驅動式功率半導體器件，由于其兼具BJT和FET兩者的優(yōu)點，即高輸入阻抗和低導通壓降的特點，因此具有很好的開關特性，被廣泛的應用于具有高壓、強電流等特點的領域中（如交流電機、變頻器、開關電源、照明電路、牽引傳動等）。
[0003] 目前，在制備IGBT器件時，均是在輕摻雜N型（N-)的硅片襯底上直接進行IGBT高壓功率器件的上層結構的制備工藝；圖1?3是采用傳統(tǒng)工藝制備的IGBT器件的流程結構示意圖，如圖1所示，在N-型襯底（如硅片等）11的正面（即圖1中所示的位于N-型襯底 11的上表面）直接制備IGBT高壓功率器件的上層結構12后，對N-型襯底11的背面（即圖1中所示的位于N-型襯底11的下表面）進行減薄工藝，以使得剩余的N-型襯底111的厚度符合工藝需求，即如圖2所示的結構；繼續(xù)如圖3所示，在減薄后的N-型襯底111的下表面繼續(xù)進行背面離子注入工藝，形成P型的硅摻雜層13,并采用背面金屬化工藝形成器件的收集級14,進而得到IGBT高壓功率器件。
[0004] 在上述傳統(tǒng)制備IGBT器件工藝中，是先對襯底（硅片（wafer)) 11進行減薄工藝后，再對減薄后的襯底進行離子注入工藝，但由于減薄后的襯底厚度較薄，不便于進行后續(xù) 的離子注入工藝，且在進行過離子注入工藝后退火工藝目前只能選擇激光光源退火工藝、低溫（小于500°C )退火工藝或高溫退火后再進行正面金屬的光刻腐蝕工藝；其中，激光光源退火工藝的設備昂貴、退火深度較小，低溫退火工藝對硼（B)離子、磷（P)離子等的激活率較低，高溫退火后再進行正面金屬的光刻腐蝕工藝則需要昂貴的加工薄片專用設備，即現(xiàn)有制備的IGBT器件工藝成本較高，無法很好的滿足工藝需求。

【發(fā)明內容】

[0005] 本發(fā)明記載了一種IGBT器件制備方法，所述方法包括：
[0006] 于一襯底中制備IGBT單元的本體區(qū)后，于所述本地區(qū)中形成源極區(qū)；
[0007] 在所述襯底的正面制備包含有柵氧化層和場氧化層的絕緣薄膜，并于所述絕緣薄膜上沉積多晶硅薄膜；
[0008] 部分刻蝕所述多晶硅薄膜至所述襯底的正面表面，形成將局部所述源級區(qū)暴露的接觸孔；
[0009] 沉積一鈍化層，所述鈍化層覆蓋所述多晶硅薄膜且部分填充所述接觸孔；
[0010] 刻蝕位于所述接觸孔內的所述鈍化層，保留位于所述多晶硅薄膜上方和所述接觸孔側壁附著的鈍化層；
[0011] 依次制備SiO薄膜、SiN薄膜形成復合層，且所述復合層覆蓋所述鈍化層暴露的表面及暴露的源極區(qū)；
[0012] 生長一 SiO材料層，并對所述SiO材料層進行圖案化工藝，保留交疊于所述場氧化層之上的一 SiO預留區(qū)；
[0013] 以所述SiO預留區(qū)作為掩膜刻蝕掉所述SiN薄膜未被所述SiO預留區(qū)遮蔽住的區(qū) 域；
[0014] 在所述襯底的背面進行減薄工藝，并于減薄后的襯底背面注入與襯底導電類型相反的離子；
[0015] 去除未被所述SiO預留區(qū)覆蓋住而暴露的SiO薄膜后，在所述接觸孔內制備與源極區(qū)保持電性接觸的金屬栓塞，和生成覆蓋于SiO預留區(qū)、鈍化層之上的金屬材料層；
[0016] 移除覆蓋在所述SiO預留區(qū)上的金屬材料層。
[0017] 上述的IGBT器件制備方法，其中，所述方法還包括：
[0018] 移除覆蓋在所述SiO預留區(qū)上的金屬材料層后，繼續(xù)在所述減薄后的襯底背面進行金屬化工藝。
[0019] 上述的IGBT器件制備方法，其中，所述方法還包括：
[0020] 于所述襯底的減薄背面注入與襯底導電類型相反的離子的步驟后，繼續(xù)進行退火工藝。
[0021] 上述的IGBT器件制備方法，其中，在溫度大于1000°C的條件下進行所述退火工藝。
[0022] 上述的IGBT器件制備方法，其中，所述SiO薄膜的厚度小于100nm，所述SiN薄膜的厚度小于l〇〇nm。
[0023] 上述的IGBT器件制備方法，其中，所述金屬材料層的厚度小于所述SiO材料層的厚度。
[0024] 上述的IGBT器件制備方法，其中，所述方法還包括：
[0025] 于清洗工藝后，繼續(xù)去除未被所述SiO預留區(qū)覆蓋住而暴露的SiO薄膜。
[0026] 上述的IGBT器件制備方法，其中，所述方法還包括：
[0027] 采用低溫蒸鍍工藝或濺射工藝制備所述金屬材料層。
[0028] 上述的IGBT器件制備方法，其中，采用lift-off工藝移除覆蓋在所述SiO預留區(qū) 上的金屬材料層。
[0029] 上述的IGBT器件制備方法，其中，采用粘貼藍膜并揭膜的方式進行所述lift-off 工藝。
[0030] 本發(fā)明還記載了一種IGBT器件，所述IGBT器件包括：
[0031] 一第一導電類型的襯底，所述襯底頂部植入有與所述第一導電類型相反的第二導電類型的本體區(qū)，且一第一導電類型的源級區(qū)設置在所述本體區(qū)中；
[0032] 絕緣薄膜，位于所述襯底上表面之上，且該絕緣薄膜包含柵氧化層和場氧化層；
[0033] 多晶硅薄膜，沉積在所述絕緣薄膜之上；
[0034] 接觸孔，貫穿所述多晶硅薄膜并對準及暴露出至少局部所述源極區(qū)；
[0035] 鈍化層，覆蓋于多晶硅薄膜之上，且附著在所述接觸孔的側壁上；
[0036] 金屬材料層，位于所述鈍化層之上，且填充在所述接觸孔內并與源極區(qū)形成電性接觸的金屬栓塞；
[0037] 分隔槽，貫穿設置于所述金屬材料層中，以將所述金屬材料層分離斷開成數(shù)個彼此電絕緣的部分，且該金屬材料層中與所述金屬栓塞電性連接的一部分形成發(fā)射極電極；
[0038] 第二導電類型的集電區(qū)，植入在所述襯底的底部；
[0039] 背面金屬層，沉積在所述襯底的下表面，且與所述集電區(qū)間形成歐姆接觸并作為集電極。
[0040] 上述的IGBT器件，其中，所述IGBT器件還包括：
[0041] 復合層，設置于所述分割槽內；
[0042] SiO預留區(qū)，位于所述復合層之上，且與所述復合層形成一隔離結構；
[0043] 其中，所述隔離結構充滿所述分隔槽，并凸起于所述金屬材料層的上表面。
[0044] 上述的IGBT器件，其中，所述復合層至少包括依次由下至上的SiO薄膜和SiN薄膜，以將被分割槽分隔開的所述金屬材料層的各個部分予以互相絕緣隔離。
[0045] 綜上所述，由于采用了上述技術方案，本發(fā)明提出一種IGBT器件制備方法及IGBT 器件，基于傳統(tǒng)制備IGBT器件工藝的基礎上，通過先進行襯底背面離子注入工藝并退火后，再對襯底進行正面金屬化工藝，并利用lift-off的剝離方式制備正面金屬層，有效的避免傳統(tǒng)的襯底正面金屬化的光刻腐蝕工藝，進而實現(xiàn)簡單實用的背面注入后的薄片高溫退火工藝，在滿足工藝需求的同時，還大大的降低了制備IGBT器件的工藝成本。

【專利附圖】

【附圖說明】
[0046] 通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發(fā)明及其特征、夕卜形和優(yōu)點將會變得更明顯。在全部附圖中相同的標記指示相同的部分。并未刻意按照比例繪制附圖，重點在于示出本發(fā)明的主旨。
[0047] 圖1?3是采用傳統(tǒng)工藝制備的IGBT器件的流程結構示意圖；
[0048] 圖4?15是本申請IGBT器件制備方法中一實施例的流程結構示意圖；
[0049] 圖16是本申請IGBT器件中一實施例的結構示意圖。

【具體實施方式】
[0050] 下面結合附圖對本發(fā)明的【具體實施方式】作進一步的說明：
[0051] 圖4?15是本申請IGBT器件制備方法中一個示范性但并非是作為限制的實施例的流程結構示意圖，如圖4?15所示，一種IGBT器件制備方法，該方法具體步驟在后續(xù)內容中將闡明。
[0052] 首先，基于傳統(tǒng)制備平面柵型高壓功率IGBT器件工藝的基礎上，在一個半導體襯底21中制備有IGBT單元（cell)，即如圖4?15中所示。具本領域通常知識者皆可理解，一個完整意義上所謂的功率IGBT器件，實質上應當在一個襯底上集成和制備有多個如圖 4?15所示的IGBT晶胞/單元，并且要求在一個襯底上重復制備的若干IGBT單元之間相互并聯(lián)。附圖僅僅以一個位于有源區(qū)之晶體管單元予以示范性闡釋，邊緣終端區(qū)等結構未在圖中予以展示。詳細而言，如圖4所示，定義襯底21具有一組相對的頂面（即襯底正面，圖4中所示的襯底21的上表面）和底面（即襯底背面，圖4中所示的襯底21的下表面），在制備有該IGBT單元的N-型輕摻雜的半導體襯底21中，一個P型摻雜的本體區(qū)201形成在襯底21的頂部，即圖4中所示的植入在襯底21頂部的多個本體區(qū)201是利用了一個本體區(qū)植入掩膜，并在襯底21頂部選擇一些預注入?yún)^(qū)域摻雜形成的，換言之，襯底21上設置有多個本體區(qū)201，且其相互之間是彼此間隔開而沒有鄰接，呈離散態(tài)分布。一個N+型的摻雜區(qū)也即源極摻雜區(qū)202形成在上述本體區(qū)201內，且源極摻雜區(qū)（即源級區(qū)）202的摻雜濃度高于襯底21的摻雜濃度；其中，本體區(qū)201圍繞在源極摻雜區(qū)202周圍，且源極摻雜區(qū) 202在襯底21內深度比本體區(qū)25要淺（即N+型摻雜區(qū)嵌入設置于P型摻雜區(qū)中，P型摻雜區(qū)嵌入設置于N-型摻雜區(qū)中，且P型摻雜區(qū)臨近襯底21的上表面（即襯底21的正面）設置）；具體可通過在襯底21中先制備一 P型摻雜區(qū)，并于該P型摻雜區(qū)中制備N+摻雜區(qū)，進而形成圖4中被本體區(qū)（即圖4中所示的P型摻雜區(qū)）201所包圍的源級摻雜區(qū)（即圖 4中所示的N+型摻雜區(qū)）202,以使得本體區(qū)201將源級摻雜區(qū)202和襯底21中的N-型摻雜區(qū)隔離，同時設置源極摻雜區(qū)202在襯底21的上表面（即正面表面）附近，使得襯底21 的部分上表面（即正面表面）位于該源級摻雜區(qū)202中，而位于本體區(qū)201中襯底21的上表面將上述位于源級摻雜區(qū)202中的上表面予以包圍。
[0053] 具本領域通常知識者皆了解，依照業(yè)界標準IGBT制備工藝，需要繼續(xù)在襯底21的上表面（即正面表面）上，可米用熱氧化的方式制備一層較厚（如厚度為4000A?6000.A) 的場氧化物薄膜，并對該場氧化物薄膜進行圖案化工藝后，保留局部的場氧化物薄膜，且在位于N-型摻雜區(qū)中的襯底21上表面（即正面表面）形成場氧化層203 ;之后再在襯底21 暴露的表面上生成較?。ㄈ绾穸葹?(_)0人~1200人）的致密的柵極氧物薄膜，且在位于源級摻雜區(qū)202和襯底21的N-型摻雜區(qū)之間的本體區(qū)201的上表面的正上方形成柵極氧化層 204,且該柵極氧化層204還部分交疊在上述的源級摻雜區(qū)202和襯底21的N-型摻雜區(qū)的上表面上（即上述保留的場氧化物薄膜和柵極氧化物薄膜共同構成了絕緣薄膜22,且該絕緣薄膜22包括上述的場氧化層203和柵極氧化層204)，以便建立適當?shù)臏系绤^(qū)。
[0054] 在制備上述的絕緣薄膜（該絕緣薄膜的材質可為氧化物（oxide)，如Si02等）22 后，沉積多晶硅（poly)薄膜23置于上述的絕緣薄膜22之上，以用于后續(xù)制備IGBT的柵極及其傳導結構，進而形成如圖4所示的結構。
[0055] 其次，基于上述圖4所示的結構基礎上，依次刻蝕（可采用傳統(tǒng)的刻蝕工藝如干法刻蝕等）多晶硅薄膜23和部分絕緣薄膜22至位于源級摻雜區(qū)（即圖中所示的N+型摻雜區(qū)）202中的襯底21的局部正面表面上，形成位于多晶硅層（即剩余的多晶硅薄膜）231和絕緣層（即剩余的絕緣薄膜）221中的接觸孔24,即在位于上述的源級摻雜區(qū)202與襯底 21的N-型摻雜區(qū)之間的本體區(qū)201的襯底21上表面（即正面）上方的剩余的多晶硅薄膜作為柵極層，而其余部分的剩余的多晶硅薄膜則用于后續(xù)制備該柵極層的傳導結構，且上述的接觸孔24將位于源級摻雜區(qū)202中襯底21的局部上表面予以暴露（接觸孔24的開口區(qū)域均位于N+型摻雜區(qū)的上方），以便于后續(xù)制備金屬互連結構，進而形成如圖5所示的結構。
[0056] 之后，如圖6所不，沉積一鈍化材料層25覆蓋上述多晶娃層231的上表面、接觸孔24的側壁及其底部表面（即暴露的源級摻雜區(qū)202的表面）上，并于圖形化工藝后，繼續(xù)采用刻蝕工藝去除位于接觸孔24底部的鈍化材料層25至襯底21的上表面，并同時保留附著于該接觸孔24側壁及位于多晶硅層231上表面的鈍化材料層，以將接觸孔24的底部表面暴露（即接觸孔24的側壁和多晶硅層231的上表面還被鈍化層（即剩余的鈍化材料層）251所覆蓋），即形成如圖7所示的結構。
[0057] 進一步的，如圖8所示，基于上述圖7所示的結構，制備（如生長） TEOS(Tetraethyl Orthosilicate，正娃酸乙脂）薄膜（即SiO薄膜）26覆蓋上述鈍化層251 的表面和接觸孔24底部表面（即暴露的襯底21的上表面），繼續(xù)制備（如生長）SiN薄膜 27覆蓋上述TE0S薄膜26的上表面，制備（如生長）PSG(Phosphosilicate Glass,磷娃玻璃）材料層（即SiO材料層）28覆蓋上述的SiN薄膜27的上表面，且該PSG材料層28同時充滿上述的接觸孔24。
[0058] 優(yōu)選的，上述的TE0S薄膜26的厚度小于100nm (如40nm、60nm或80nm等），上述的SiN薄膜27的厚度也小于100nm (如50nm、70nm或90nm等）。
[0059] 進一步的，可于圖8所示的結構上表面涂覆光刻膠，采用金屬層光罩反版對該光刻膠進行曝光、顯影工藝后，形成具有隔離圖形的光阻（圖中未標示），并繼續(xù)以該光阻為掩膜刻蝕上述的PSG材料層28至SiN薄膜27的上表面，去除光阻后，形成PSG預留區(qū)（即 SiO預留區(qū)）281，并繼續(xù)以該PSG預留區(qū)（即剩余的PSG材料層）281為掩膜刻蝕SiN薄膜27至TE0S薄膜26的上表面，即上述保留的PSG預留區(qū)281和SiN層（即剩余的SiN薄膜）271位于接觸孔24 -側的場氧化層203的上方，即形成如圖9所示的結構。
[0060] 進一步的，對襯底21的背面表面（即圖9中所示的下表面）進行減薄工藝（即去除圖10中虛線所示的部分），作為辨別器件優(yōu)劣的一項重要參數(shù)，需考量IGBT器件的導通電阻Ron，輕摻雜的襯底21 (即襯底21上的N-型摻雜區(qū)）之厚度是影響導通電阻的關鍵所在，減薄后的襯底211在消減導通電阻這一預期目標上做出的貢獻無疑是有目共睹的。以使得剩余的襯底211的厚度滿足工藝需求后，繼續(xù)對剩余的襯底211的背面（即圖中所示的下表面）進行與襯底導電類型相反的離子注入工藝，并繼續(xù)高溫退火工藝，以將位于下方的部分區(qū)域形成如P+摻雜區(qū)29,且該P+摻雜區(qū)29覆蓋襯底（即離子注入工藝后剩余的襯底）212的背面表面（圖12中所示的下表面），P+摻雜區(qū)29的注入步驟可無需任何注入掩膜，即以全面離子注入的方式（blanket implantation)在減薄后的襯底211的背面摻雜而成，因此減薄后的襯底211的整個背面皆注入有作為P+摻雜區(qū)29的P型摻雜離子?；?于提高IGBT器件發(fā)射極和集電極間耐壓程度的考慮，離子注入工藝后的襯底212或者其帶有的外延層的摻雜濃度通常比較低，為輕摻雜（即N-型摻雜區(qū)），但植入的P+摻雜區(qū)29的摻雜濃度遠遠高于減薄后的襯底211的摻雜濃度，為重摻雜（即P+摻雜區(qū)29的摻雜濃度遠遠高于圖4?15中的N-型摻雜區(qū)）。。
[0061] 優(yōu)選的，進行上述高溫退火工藝的溫度大于1000°C (如1200°C、1400°C或1600°C 等）。
[0062] 進一步的，對圖11所示的結構進行清洗工藝后，以上述保留的PSG預留區(qū)281為掩膜去除襯底212正面（圖12中所述結構的上表面）上方的部分TE0S薄膜26,以形成位于PSG預留區(qū)281下方的剩余TE0S薄膜261 (此時其他區(qū)域的TE0S薄膜均已完全去除），進而形成如圖12所示的結構。
[0063] 進一步的，對襯底212的正面進行金屬化工藝，如采用低溫蒸鍍或濺射等工藝將一種或多種金屬置于圖12所示結構的表面，即形成如圖13所示的結構，金屬材料層30覆蓋鈍化層251的上表面（即需保留的金屬材料層302)和PSG預留區(qū)281的上表面（即需去除的金屬材料層301)，且該金屬材料層30還同時充滿接觸孔24,進而形成金屬栓塞；但是，由于上述保留的PSG預留區(qū)281中存在PSG材質，故上述保留的PSG預留區(qū)281、SiN層 (即剩余的SiN薄膜）271和剩余TEOS薄膜261形成的隔離結構的側壁未被該金屬材料層 30所覆蓋，故位于隔離結構的上表面的金屬材料層與該隔離結構兩側（即位于鈍化層251 上表面的）金屬材料層之間斷開，同時該隔離結構還將位于其兩側的金屬材料層隔斷；即在替代原本需刻蝕分割劃分整個金屬材料層30的先前常規(guī)方案中，依本發(fā)明精神，采納圖像反轉方案，譬如以剝離技術lift-off擷取劃定金屬材料層30預期的各個不同的部分，較之傳統(tǒng)刻蝕手段，lift-off將顯現(xiàn)出節(jié)省成本、提高良率和促使工藝簡潔化等更佳的優(yōu)勢。具體的，上述沉積的金屬材料層30覆蓋在PSG預留區(qū)281上表面的部分（即需去除的金屬材料層301)，與金屬材料層30覆蓋鈍化層251的上表面的部分（即需保留的金屬材料層 302)，兩者分別位列上下錯開的兩個不同平面，而且兩者亦不連續(xù)和互為斷開--它們在上述的隔離結構的側壁處自行形成斷點，這是所屬領域具通常知識者所樂見其成的。
[0064] 在一個可選但非必須的實施例中，制備上述金屬栓塞的金屬材料（典型的如肖特基金屬和金屬鎢等）可以先填充到接觸孔內并回刻掉不需要的金屬材料，例如移除PSG預留區(qū)281、鈍化層251等區(qū)域之上屬于多余的金屬材料，僅僅保留位于接觸孔24內的金屬材料作為金屬栓塞或金屬接頭。在另一個可選但非必須的實施例中，也是較佳的一個實施例，同一材質的金屬栓塞和金屬材料層30 (典型的例如鋁-硅-銅合金材料等）同步制備而成，使金屬材料層30的一部分填充進入接觸孔內作為金屬栓塞，相當于金屬材料層30和金屬栓塞一體成型，尤其是金屬材料層30后續(xù)被分割開的并與金屬栓塞耦合電性連接的那一部分與金屬栓塞更是呈現(xiàn)為一個整體結構。
[0065] 優(yōu)選的，上述的金屬材料層30的厚度要小于隔離結構的厚度（最佳的，該金屬材料層30的厚度小于PSG材料層28的厚度），且具體的厚度值可根據(jù)工藝需求設定。
[0066] 進一步的，采用lift-off工藝將位于隔離幾個上表面的金屬材料層301去除，具體的可利用粘貼藍膜并揭膜的方式對位于襯底212正面的金屬進行l(wèi)ift-off工藝，即形成如圖14所示的結構，使得剩余的金屬材料層302將隔離結構的上表面予以暴露，同時該剩余的金屬材料層302于接觸孔內形成與源極區(qū)202保持電性接觸的金屬栓塞，且該剩余的金屬材料層302還覆蓋上述PSG預留區(qū)281和鈍化層251。
[0067] 最后，對襯底212的背面進行金屬化處理，即在P+摻雜區(qū)29暴露的表面（圖14 所示的下表面）上制備一背面金屬層31，并繼續(xù)常規(guī)的后續(xù)工藝，進而形成高壓功率IGBT 器件。
[0068] 優(yōu)選的，上述的背面金屬層31作為IGBT器件的集電極，剩余的金屬材料層301作為IGBT器件的發(fā)射極，而多晶硅層231位于柵極氧化層之上的部分（即柵極層）作為IGBT 器件的柵極電極，P+摻雜區(qū)29作為IGBT器件的集電區(qū)，且在IGBT器件正常的工作態(tài)中可在背面金屬層31和接觸源極區(qū)的金屬材料層301之間形成垂直方向上的電流路徑。
[0069] 上面各種方法的步驟劃分，只是為了描述清楚，實現(xiàn)時可以合并為一個步驟或者對某些步驟進行拆分，分解為多個步驟，只要包含相同的邏輯關系，都在本專利的保護范圍內；對流程中添加無關緊要的修改或者引入無關緊要的設計，但不改變其流程的核心設計都在本專利的保護范圍內。
[0070] 圖16是本申請IGBT器件中一實施例的結構示意圖，如圖16所示，可基于上述實施例中IGBT器件制備方法制備該IGBT器件，具體包括：
[0071] 第一導電類型（如N型）的襯底（即離子注入工藝后的襯底212,具有N-型摻雜區(qū)），該襯底頂部植入有與第一導電類型相反的第二導電類型（如P型）的本體區(qū)201 (具有P型摻雜區(qū)），且具有第一導電類型（如N型）的源級區(qū)202 (具有N+型摻雜區(qū)）設置在上述的本體區(qū)201中；另外，上述的源級區(qū)202的離子摻雜濃度要高于襯底中的離子摻雜濃度；
[0072] 絕緣薄膜（即絕緣層221)，位于上述襯底的上表面之上，且該絕緣薄膜包含柵氧化層204和場氧化層203 ;
[0073] 多晶硅薄膜（即多晶硅層231)，沉積在上述的絕緣薄膜之上；
[0074] 接觸孔24,貫穿上述的多晶硅薄膜并對準及暴露出至少局部源極區(qū)202 ;
[0075] 鈍化層251，覆蓋于上述的多晶硅薄膜之上，且附著在接觸孔24的側壁上；
[0076] 金屬材料層（即保留的金屬材料層302)，位于上述鈍化層251之上，且填充在接觸孔24內并與源極區(qū)202形成電性接觸的金屬栓塞；
[0077] 分隔槽40,貫穿設置于金屬材料層中，且設置于柵氧化層204的正上方，以將金屬材料層分離斷開成數(shù)個彼此電絕緣的部分，且該金屬材料層中與上述金屬栓塞電性連接的一部分形成發(fā)射極電極；
[0078] 第二導電類型的集電區(qū)（即P+摻雜區(qū)29)，植入在襯底的底部；
[0079] 背面金屬層31，沉積在襯底的下表面，且與上述集電區(qū)間形成歐姆接觸并作為集電極。
[0080] 優(yōu)選的，上述的IGBT器件還包括設置于分割槽40內的復合層，以及位于復合層之上的PSG預留區(qū)281，該PSG預留區(qū)與上述的復合層形成一隔離結構；復合層至少包括依次由下至上的TE0S薄膜（即剩余TE0S薄膜261)和SiN薄膜（即SiN層271)，且上述的隔離結構充滿分隔槽40,并凸起于金屬材料層的上表面，以將被分割槽40分隔開的金屬材料層的各個部分予以互相絕緣隔離。
[0081] 綜上所述，本申請一種IGBT器件制備方法及IGBT器件，基于傳統(tǒng)制備IGBT器件工藝的基礎上，通過先進行襯底背面離子注入工藝并退火后，再對襯底進行正面金屬化工藝，并利用lift-off的剝離方式制備正面金屬層，有效的避免傳統(tǒng)的襯底正面金屬化的光刻腐蝕工藝，進而實現(xiàn)簡單實用的背面注入后的薄片高溫退火工藝，在滿足工藝需求的同時，還大大的降低了制備IGBT器件的工藝成本。
[0082] 通過說明和附圖，給出了【具體實施方式】的特定結構的典型實施例，基于本發(fā)明精神，還可作其他的轉換。盡管上述發(fā)明提出了現(xiàn)有的較佳實施例，然而，這些內容并不作為局限。
[〇〇83] 以上對本發(fā)明的較佳實施例進行了描述。需要理解的是，本發(fā)明并不局限于上述特定實施方式，其中未盡詳細描述的設備和結構應該理解為用本領域中的普通方式予以實施；任何熟悉本領域的技術人員，在不脫離本發(fā)明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發(fā)明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例，這并不影響本發(fā)明的實質內容。因此，凡是未脫離本發(fā)明技術方案的內容，依據(jù) 本發(fā)明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍內。
【權利要求】
1. 一種IGBT器件制備方法，其特征在于，所述方法包括：于一襯底中制備IGBT單元的本體區(qū)后，于所述本地區(qū)中形成源極區(qū)；在所述襯底的正面制備包含有柵氧化層和場氧化層的絕緣薄膜，并于所述絕緣薄膜上沉積多晶硅薄膜；部分刻蝕所述多晶硅薄膜至所述襯底的正面表面，形成將局部所述源級區(qū)暴露的接觸孔；沉積一鈍化層，所述鈍化層覆蓋所述多晶硅薄膜且部分填充所述接觸孔；刻蝕位于所述接觸孔內的所述鈍化層，保留位于所述多晶硅薄膜上方和所述接觸孔側壁附著的鈍化層；依次制備SiO薄膜、SiN薄膜形成復合層，且所述復合層覆蓋所述鈍化層暴露的表面及暴露的源極區(qū)；生長一 SiO材料層，并對所述SiO材料層進行圖案化工藝，保留交疊于所述場氧化層之上的一 SiO預留區(qū)；以所述SiO預留區(qū)作為掩膜刻蝕掉所述SiN薄膜未被所述SiO預留區(qū)遮蔽住的區(qū)域；在所述襯底的背面進行減薄工藝，并于減薄后的襯底背面注入與襯底導電類型相反的離子；去除未被所述SiO預留區(qū)覆蓋住而暴露的SiO薄膜后，在所述接觸孔內制備與源極區(qū) 保持電性接觸的金屬栓塞，和生成覆蓋于SiO預留區(qū)、鈍化層之上的金屬材料層；移除覆蓋在所述SiO預留區(qū)上的金屬材料層。
2. 根據(jù)權利要求1所述的IGBT器件制備方法，其特征在于，所述方法還包括：移除覆蓋在所述SiO預留區(qū)上的金屬材料層后，繼續(xù)在所述減薄后的襯底背面進行金屬化工藝。
3. 根據(jù)權利要求1所述的IGBT器件制備方法，其特征在于，所述方法還包括：于所述襯底的減薄背面注入與襯底導電類型相反的離子的步驟后，繼續(xù)進行退火工藝。
4. 根據(jù)權利要求3所述的IGBT器件制備方法，其特征在于，在溫度大于1000°C的條件下進行所述退火工藝。
5. 根據(jù)權利要求1所述的IGBT器件制備方法，其特征在于，所述SiO薄膜的厚度小于 lOOnm，所述SiN薄膜的厚度小于lOOnm。
6. 根據(jù)權利要求1所述的IGBT器件制備方法，其特征在于，所述金屬材料層的厚度小于所述SiO材料層的厚度。
7. 根據(jù)權利要求1所述的IGBT器件制備方法，其特征在于，所述方法還包括：于清洗工藝后，繼續(xù)去除未被所述SiO預留區(qū)覆蓋住而暴露的SiO薄膜。
8. 根據(jù)權利要求1所述的IGBT器件制備方法，其特征在于，所述方法還包括：采用低溫蒸鍍工藝或濺射工藝制備所述金屬材料層。
9. 根據(jù)權利要求1?8中任意一項所述的IGBT器件制備方法，其特征在于，采用 lift-off工藝移除覆蓋在所述SiO預留區(qū)上的金屬材料層。
10. 根據(jù)權利要求9所述的IGBT器件制備方法，其特征在于，采用粘貼藍膜并揭膜的方式進行所述lift-off工藝。
11. 一種IGBT器件，其特征在于，所述IGBT器件包括：一第一導電類型的襯底，所述襯底頂部植入有與所述第一導電類型相反的第二導電類型的本體區(qū)，且一第一導電類型的源級區(qū)設置在所述本體區(qū)中；絕緣薄膜，位于所述襯底上表面之上，且該絕緣薄膜包含柵氧化層和場氧化層；多晶硅薄膜，沉積在所述絕緣薄膜之上；接觸孔，貫穿所述多晶硅薄膜并對準及暴露出至少局部所述源極區(qū)；鈍化層，覆蓋于多晶硅薄膜之上，且附著在所述接觸孔的側壁上；金屬材料層，位于所述鈍化層之上，且填充在所述接觸孔內并與源極區(qū)形成電性接觸的金屬栓塞；分隔槽，貫穿設置于所述金屬材料層中，以將所述金屬材料層分離斷開成數(shù)個彼此電絕緣的部分，且該金屬材料層中與所述金屬栓塞電性連接的一部分形成發(fā)射極電極；第二導電類型的集電區(qū)，植入在所述襯底的底部；背面金屬層，沉積在所述襯底的下表面，且與所述集電區(qū)間形成歐姆接觸并作為集電極。
12. 根據(jù)權利要求11所述的IGBT器件，其特征在于，所述IGBT器件還包括：復合層，設置于所述分割槽內； SiO預留區(qū)，位于所述復合層之上，且與所述復合層形成一隔離結構；其中，所述隔離結構充滿所述分隔槽，并凸起于所述金屬材料層的上表面。
13. 根據(jù)權利要求11所述的IGBT器件，其特征在于，所述復合層至少包括依次由下至上的SiO薄膜和SiN薄膜，以將被分割槽分隔開的所述金屬材料層的各個部分予以互相絕緣隔離。
【文檔編號】H01L21/324GK104091764SQ201410360059
【公開日】2014年10月8日申請日期:2014年7月25日優(yōu)先權日:2014年7月25日
【發(fā)明者】王代利, 可瑞思, 萬力申請人:中航（重慶）微電子有限公司

完整全部詳細技術資料下載