一種u型結(jié)構(gòu)的半浮柵器件及其制造方法
【專利摘要】本發(fā)明屬于半導體器件【技術(shù)領(lǐng)域】，具體涉及一種U型結(jié)構(gòu)的半浮柵器件及其制造方法。本發(fā)明在U形凹槽形成后，保留原先的硬掩膜層；先通過淀積第一層多晶硅并回刻來定義出器件浮柵開口區(qū)域的位置，然后淀積第二層多晶硅；在對多晶硅進行刻蝕后，剩余的第二層多晶硅和第一層多晶硅形成器件的浮柵，之后再去除掉硬掩膜層；同時，在源漏接觸區(qū)形成之后把控制柵犧牲層去除，再淀積金屬柵極，使得U型結(jié)構(gòu)的半浮柵器件可以集成金屬柵極和高介電常數(shù)材料柵介質(zhì)。本發(fā)明采用自對準工藝，過程簡單且穩(wěn)定，可控性強，降低生產(chǎn)成本，而且可以精確控制浮柵的寬度，降低器件尺寸。
【專利說明】一種U型結(jié)構(gòu)的半浮柵器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導體器件【技術(shù)領(lǐng)域】，具體涉及一種U型結(jié)構(gòu)的半浮柵器件及其制造方法。
【背景技術(shù)】
[0002]中國專利201310119651.8中提出了一種U形溝道的半浮柵器件，其沿溝道長度方向的剖面圖如圖1所示，包括一個具有第一種摻雜類型的半導體襯底200以及在半導體襯底200內(nèi)形成的具有第二種摻雜類型的源區(qū)201和漏區(qū)202。在半導體襯底內(nèi)還形成有器件的U形溝道區(qū)401，在漏區(qū)202之上且覆蓋整個U形溝道區(qū)401形成有第一層絕緣薄膜203，在位于U形凹槽的頂部靠近漏區(qū)202 —側(cè)的側(cè)壁上的第一層絕緣薄膜203中形成有一個浮柵開口區(qū)域204。覆蓋第一層絕緣薄膜203和浮柵開口區(qū)域204形成有一個作為電荷存儲節(jié)點的具有第一種摻雜類型的浮柵205，浮柵205的頂部靠近源區(qū)201的一側(cè)位于U形凹槽內(nèi)，并且存在一缺口，浮柵205的另一側(cè)超出U形凹槽，并且覆蓋了部分漏區(qū)202。浮柵205中的摻雜雜質(zhì)會通過浮柵開口區(qū)域204擴散至漏區(qū)202中形成具有第一種摻雜類型的擴散區(qū)402，從而通過浮柵開口區(qū)域204在浮柵205與漏區(qū)202之間形成一個p_n結(jié)二極管。覆蓋源區(qū)201、浮柵205和所述的p-n結(jié)二極管結(jié)構(gòu)形成有第二層絕緣薄膜206。在第二層絕緣薄膜206之上且覆蓋并包圍浮柵205形成有器件的控制柵207，在沿器件溝道長度的方向上，控制柵207在所形成的U形凹槽的頂部將源區(qū)201與浮柵205隔離。在控制柵207的兩側(cè)還形成有器件的柵極側(cè)墻208。在源區(qū)201和漏區(qū)202內(nèi)還分別形成有與源區(qū)201和漏區(qū)202相同摻雜類型的摻雜區(qū)209和摻雜區(qū)210，摻雜區(qū)209和摻雜區(qū)210的摻雜濃度明顯高于源區(qū)201和漏區(qū)202的摻雜濃度，用于降低器件的歐姆接觸。
[0003]在中國專利201310119651.8中還提出了如圖1所示的半浮柵器件的制造方法，包括在形成U形凹槽后，先將硬掩膜層301去掉，再在U形凹槽之上形成第一層絕緣薄膜203，然后再在位于U形凹槽的頂部靠近漏區(qū)202 —側(cè)的側(cè)壁上的第一層絕緣薄膜203中形成浮柵開口區(qū)域204，如圖2所示。之后再形成浮柵205，如圖3所示。只在位于U形凹槽的頂部靠近漏區(qū)202 —側(cè)的側(cè)壁上的第一層絕緣薄膜203中形成個浮柵開口區(qū)域204，該步工藝過程復雜，制造難度大，難以控制。
[0004]此外，金屬柵極和高介電常數(shù)材料柵介質(zhì)已在集成電路中的大規(guī)模使用。由于金屬柵極的耐溫性能差，所以金屬柵極需要在源漏接觸區(qū)形成后再淀積形成。

【發(fā)明內(nèi)容】

[0005]鑒于上述現(xiàn)有技術(shù)存在的缺陷，本發(fā)明的目的是提出一種U型結(jié)構(gòu)的半浮柵器件及其制造方法，以簡化U型結(jié)構(gòu)的半浮柵器件的制造工藝，降低U型結(jié)構(gòu)的半浮柵器件的制
造難度。
[0006]本發(fā)明的目的將通過以下技術(shù)方案得以實現(xiàn):
一種U型結(jié)構(gòu)的半浮柵器件的制造方法，包括一浮柵開口區(qū)域形成方法，所述浮柵開口區(qū)域形成方法包括以下步驟:
在所形成的U形凹槽的表面生長第三層絕緣薄膜；
覆蓋所形成的結(jié)構(gòu)，淀積具有第一種摻雜類型的第一層多晶硅，然后對所形成的第一層多晶硅進行回刻，刻蝕后剩余的第一層多晶硅的頂部位于半導體襯底的表面之下且位于具有第二種摻雜類型的摻雜阱的底部之上，使得位于U形凹槽頂部的第三層絕緣薄膜暴露出來；
刻蝕掉暴露出的第三層絕緣薄膜，在U形凹槽的頂部將源區(qū)和漏區(qū)暴露出來；
覆蓋所形成的結(jié)構(gòu)，淀積具有第一種摻雜類型的第二層多晶硅，此時第二層多晶硅在U形凹槽的頂部與源區(qū)和漏區(qū)接觸；
去除掉位于第二層絕緣薄膜之上的第二層多晶硅，而僅保留位于U形凹槽內(nèi)的第二層多晶娃;
覆蓋所形成的結(jié)構(gòu)淀積一層光刻膠，通過光刻工藝形成圖形后，位于U形凹槽上方的光刻膠在源區(qū)的一側(cè)將位于U形凹槽內(nèi)靠近源區(qū)一側(cè)的部分第二層多晶硅暴露出來；
以光刻膠為掩膜刻蝕具有第一種摻雜類型的多晶硅，所刻蝕的深度高于源區(qū)的底部且應暴露出第三層絕緣薄膜的頂部，此時，刻蝕后剩余的具有第一種摻雜類型的第二層多晶硅和第一層多晶硅共同形成器件的浮柵，且浮柵未超出U形凹槽的側(cè)壁并在靠近源區(qū)的一側(cè)形成一個缺口，使得浮柵與源區(qū)被第三層絕緣薄膜隔離；
刻蝕掉第二層絕緣薄膜和第一層絕緣薄膜；
在所形成結(jié)構(gòu)的表面淀積形成第四層絕緣薄膜，則在靠近漏區(qū)的一側(cè)在U形凹槽的頂部在所述第四層絕緣薄膜與第三層絕緣薄膜的頂部之間自動形成一個開口，即為所述浮柵與漏區(qū)之間的浮柵開口區(qū)域，所述浮柵在U形凹槽的頂部通過所述浮柵開口區(qū)域與漏區(qū)接觸形成pn結(jié)接觸。
[0007]優(yōu)選的，上述的U型結(jié)構(gòu)的半浮柵器件的制造方法，其中:在所述浮柵開口區(qū)域形成方法之前包括以下步驟:
提供一個已形成淺槽隔離結(jié)構(gòu)的具有第一種摻雜類型的半導體襯底；
在所述半導體襯底內(nèi)形成具有第二種摻雜類型的摻雜阱；
在所述半導體襯底表面生長第一層絕緣薄膜；
在所述第一層絕緣薄膜之上生長第二層絕緣薄膜；
通過光刻工藝定義出器件的溝道區(qū)的位置；
以光刻膠為掩膜刻蝕第二層絕緣薄膜和第一層絕緣薄膜，停止在半導體襯底表面，以所述第二層絕緣薄膜和第一層絕緣薄膜為掩膜繼續(xù)刻蝕半導體襯底，在所述半導體襯底內(nèi)形成U形凹槽，所形成的U形凹槽的底部低于所述具有第二種摻雜類型的摻雜阱的底部，將具有第二種摻雜類型的摻雜阱分隔開，分別作為器件的源區(qū)和漏區(qū)，且所述U形凹槽底部的第一種摻雜類型半導體襯底將所述源區(qū)和漏區(qū)連接，成為器件的溝道區(qū)。
[0008]優(yōu)選的，上述的U型結(jié)構(gòu)的半浮柵器件的制造方法，其中:在所述浮柵開口區(qū)域形成方法之后還包括以下步驟:
覆蓋所述第四層絕緣薄膜，淀積第三層多晶硅；
在所述第三層多晶硅之上淀積第五層絕緣薄膜；
通過光刻工藝和刻蝕工藝刻蝕所形成的第五層絕緣薄膜和第三層多晶硅，刻蝕后剩余的第三層多晶硅形成器件的多晶硅控制柵犧牲材料；
覆蓋所形成的結(jié)構(gòu)，淀積形成第六層絕緣薄膜，并對所形成的第六層絕緣薄膜進行回刻以形成柵極側(cè)墻；
在所形成的柵極側(cè)墻的兩側(cè)進行源、漏刻蝕與外延工藝，以形成源漏接觸區(qū)；
覆蓋所形成的結(jié)構(gòu)，淀積第一層層間介質(zhì)材料，進行拋光直至露出多晶硅控制柵犧牲材料；
刻蝕掉暴露出的多晶硅控制柵犧牲材料；
覆蓋所述第四層絕緣薄膜，淀積第七層絕緣薄膜和金屬控制柵，進行拋光使金屬控制柵占據(jù)原來的多晶硅控制柵犧牲材料的位置；
淀積第二層層間介質(zhì)材料，在所形成的第二層層間介質(zhì)材料和第一層層間介質(zhì)材料中形成接觸孔，并形成源電極、漏電極和柵電極。
[0009]優(yōu)選的，上述的U型結(jié)構(gòu)的半浮柵器件的制造方法，其中:在刻蝕掉多晶硅控制柵犧牲材料后，可以先刻蝕掉第四層絕緣薄膜，再形成第七層絕緣薄膜和金屬控制柵。
[0010]優(yōu)選的，上述的U型結(jié)構(gòu)的半浮柵器件的制造方法，其中:在刻蝕掉多晶硅控制柵犧牲材料后，可以不形成第七層絕緣薄膜，直接覆蓋第四層絕緣薄膜形成金屬控制柵。
[0011]優(yōu)選的，上述的U型結(jié)構(gòu)的半浮柵器件的制造方法，其中:在形成柵極側(cè)墻后，可以不進行刻蝕和外延工藝，而在柵極側(cè)墻的兩側(cè)直接通過離子注入的方法在源區(qū)和漏區(qū)內(nèi)形成高濃度的摻雜區(qū)以形成源漏接觸區(qū)。
[0012]優(yōu)選的，上述的U型結(jié)構(gòu)的半浮柵器件的制造方法，其中:所述半導體襯底材料為硅或者絕緣體上硅中的任意一種，所述第一層絕緣薄膜、第二層絕緣薄膜、第五層絕緣薄膜和第六層絕緣薄膜為氧化硅或者氮化硅中的任意一種，所述第三層絕緣薄膜、第四層絕緣薄膜和第七層絕緣薄膜為二氧化硅、氮化硅、氮氧化硅、具有高介電常數(shù)的絕緣材料或者為它們之間的疊層中的任意一種。
[0013]優(yōu)選的，上述的U型結(jié)構(gòu)的半浮柵器件的制造方法，其中:所述第一種摻雜類型為η型，所述第二種摻雜類型為P型；或者，所述第一種摻雜類型為P型，所述第二種摻雜類型為η型。
[0014]根據(jù)上述制造方法所制造的U型結(jié)構(gòu)的半浮柵器件，包括:
一個具有第一種摻雜類型的半導體襯底；
在所述半導體襯底內(nèi)形成的具有第二種摻雜類型的源區(qū)和漏區(qū)；
凹陷在所述半導體襯底內(nèi)且介于所述源區(qū)與漏區(qū)之間形成的U形凹槽，所述U形凹槽底部的第一種摻雜類型半導體襯底將所述源區(qū)和漏區(qū)連接，成為器件的溝道區(qū)；
還包括:
覆蓋所述U形凹槽的表面形成的柵介質(zhì)層，所述柵介質(zhì)層的頂部位于所述源區(qū)和漏區(qū)的底部之上且位于所述半導體襯底的表面之下；
覆蓋所述柵介質(zhì)層且未超出所述U形凹槽的側(cè)壁形成的一個作為電荷存儲節(jié)點的具有第一種摻雜類型的浮柵，所述浮柵在靠近所述源區(qū)的一側(cè)存在一缺口，所述缺口的底部高于所述源區(qū)和漏區(qū)的底部并不高于所述柵介質(zhì)層的頂部，使得所述源區(qū)與浮柵被柵介質(zhì)層隔離；
覆蓋所述源區(qū)、所述浮柵與所述漏區(qū)形成的絕緣介質(zhì)層，在所述U形凹槽靠近所述漏區(qū)一側(cè)的頂部在所述絕緣介質(zhì)層和所述柵介質(zhì)層的頂部之間形成的一個浮柵開口區(qū)域，通過所述浮柵開口區(qū)域所述浮柵在所述U形凹槽的頂部與所述漏區(qū)接觸形成pn結(jié)接觸；
在所述絕緣介質(zhì)層之上覆蓋并包圍所述浮柵形成的金屬控制柵；
在所述金屬控制柵的兩側(cè)形成的柵極側(cè)墻；
在所述柵極側(cè)墻的兩側(cè)、所述源區(qū)和漏區(qū)內(nèi)形成的源漏接觸區(qū)；
用于隔離器件形成的層間介質(zhì)材料以及在所述層間介質(zhì)材料中形成的接觸孔以及源電極、漏電極和柵電極。
[0015]優(yōu)選的，上述的U型結(jié)構(gòu)的半浮柵器件，其中:所述第一種摻雜類型為η型，所述第二種摻雜類型為P型；或者，所述第一種摻雜類型為P型，所述第二種摻雜類型為η型。
[0016]優(yōu)選的，上述的U型結(jié)構(gòu)的半浮柵器件，其中:所述源漏接觸區(qū)為在源區(qū)和漏區(qū)內(nèi)形成的高濃度的離子摻雜區(qū)。
[0017]優(yōu)選的，上述的U型結(jié)構(gòu)的半浮柵器件，其中:所述源漏接觸區(qū)為在源區(qū)和漏區(qū)內(nèi)形成的鍺化娃或者碳化娃外延材料。
[0018]本發(fā)明的突出效果為:
本發(fā)明在U形凹槽形成后，保留原先的硬掩膜層，先通過淀積第一層多晶硅并回刻來定義出器件浮柵開口區(qū)域的位置，然后淀積第二層多晶硅，在對多晶硅進行刻蝕后，剩余的第二層多晶硅和第一層多晶硅形成器件的浮柵，之后再去除掉硬掩膜層。同時，在源漏接觸區(qū)形成之后把控制柵犧牲層去除，再淀積金屬柵極，使得U型結(jié)構(gòu)的半浮柵器件可以集成金屬柵極和高介電常數(shù)材料柵介質(zhì)。本發(fā)明通過自對準工藝來制造U型結(jié)構(gòu)的半浮柵器件，工藝過程簡單且穩(wěn)定，可控性強，降低了生產(chǎn)成本，而且本發(fā)明可以精確的控制浮柵的寬度，降低器件尺寸。
[0019]以下便結(jié)合實施例附圖，對本發(fā)明的【具體實施方式】作進一步的詳述，以使本發(fā)明技術(shù)方案更易于理解、掌握。
【專利附圖】

【附圖說明】
[0020]圖1是中國專利201310119651.8中的U形溝道的半浮柵器件的剖面圖。
[0021]圖2至圖3是中國專利201310119651.8中的U形溝道的半浮柵器件的浮柵制造
的工藝流程圖。
[0022]圖4至圖18是本發(fā)明制造方法制造的U型結(jié)構(gòu)的半浮柵器件一個實施例的工藝流程圖。
[0023]圖19是本發(fā)明制造方法制造的雙存儲單元的U型結(jié)構(gòu)的半浮柵器件的一個實施例的剖面圖。
[0024]圖20是本發(fā)明制造方法制造的由多個U型結(jié)構(gòu)的半浮柵器件組成的存儲單元陣列的電路不意圖。
【具體實施方式】
[0025]下面結(jié)合附圖與【具體實施方式】對本發(fā)明作進一步詳細的說明。在圖中，為了方便說明，放大了層和區(qū)域的厚度，所示大小并不代表實際尺寸。參考圖是本發(fā)明的理想化實施例的示意圖，本發(fā)明所示的實施例不應該被認為僅限于圖中所示區(qū)域的特定形狀，而是包括所得到的形狀，比如制造引起的偏差。例如刻蝕得到的曲線通常具有彎曲或圓潤的特點，但在本發(fā)明的實施例中，均以矩形表示，圖中的表示是示意性的，但這不應該被認為是限制本發(fā)明的范圍。同時在下面的描述中，所使用的術(shù)語襯底可以理解為包括正在工藝加工中的半導體晶片，可能包括在其上所制備的其它薄膜層。
[0026]首先，如圖4所示，在提供的已經(jīng)形成淺溝槽隔離結(jié)構(gòu)(該結(jié)構(gòu)為業(yè)界所熟知的結(jié)構(gòu)，圖中未示出)的具有第一種摻雜類型的半導體襯底300內(nèi)形成具有第二種摻雜類型的摻雜阱301。半導體襯底300可以為硅或者為絕緣體上硅。第一種摻雜類型為η型，第二種摻雜類型為P型，或者，對應的，第一種摻雜類型為P型，第二種摻雜類型為η型。
[0027]接下來，在半導體襯底300的表面生長第一層絕緣薄膜302，并在第一層絕緣薄膜302之上繼續(xù)生長第二層絕緣薄膜303，然后通過光刻工藝定義出器件溝道區(qū)的位置，并以光刻膠為掩膜刻蝕第二層絕緣薄膜303和第一層絕緣薄膜302，停止在半導體襯底300的表面，去除光刻膠后如圖5所示。第一層絕緣薄膜302為氧化硅，第二層絕緣薄膜303為氮化硅。氧化硅薄膜302用于改善氮化硅薄膜303與半導體襯底300之間的應力。
[0028]接下來，以氮化硅薄膜303和氧化硅薄膜302為掩膜繼續(xù)刻蝕半導體襯底300，在半導體襯底300內(nèi)形成U形凹槽，所形成的U形凹槽的底部低于具有第二種摻雜類型的摻雜阱301的底部，將具有第二種摻雜類型的摻雜阱301分隔開，分別作為器件的源區(qū)304和漏區(qū)305，且U形凹槽底部的第一種摻雜類型半導體襯底將源區(qū)304和漏區(qū)305連接，成為器件的溝道區(qū)，如圖6所示。
[0029]接下來，在所形成的U形凹槽的表面生長第三層絕緣薄膜306，第三層絕緣薄膜306可以為二氧化硅、氮化硅、氮氧化硅、具有高介電常數(shù)的絕緣材料或者為它們之間的疊層。接著，覆蓋所形成的結(jié)構(gòu)淀積具有第一種摻雜類型的第一層多晶硅307，然后，對所形成的第一層多晶硅307進行回刻，刻蝕后剩余的第一層多晶硅307的頂部應位于半導體襯底300的上表面之下且位于具有第二種摻雜類型的摻雜阱301的底部(即源區(qū)304和漏區(qū)305的底部)之上，如圖7所示。
[0030]接下來，刻蝕掉暴露出的第三層絕緣薄膜306，使得源區(qū)304和漏區(qū)305在U形凹槽的頂部被暴露出來，如圖8所示。
[0031]接下來，在所形成結(jié)構(gòu)的表面繼續(xù)淀積具有第一種摻雜類型的第二層多晶硅，具有第一種摻雜類型的第二層多晶娃與第一層多晶娃307共同構(gòu)成具有第一種摻雜類型的多晶硅層308，然后去除掉位于第二層絕緣薄膜303之上多晶硅層308，使得剩余的多晶硅層308僅位于U形凹槽內(nèi)，此時具有第一種摻雜類型的多晶硅層308在U形凹槽的頂部與源區(qū)304和漏區(qū)305相接觸，如圖9所示。。
[0032]在所形成結(jié)構(gòu)的表面淀積一層光刻膠401，然后通過光刻工藝形成圖形，剩余的光刻膠位于U形凹槽上方，且在源區(qū)304的一側(cè)將位于U形凹槽內(nèi)靠近源區(qū)304 —側(cè)的部分多晶硅層308暴露出來。接著，以光刻膠401為掩膜刻蝕多晶硅層308，對多晶硅層308刻蝕的深度，應高于源區(qū)304和漏區(qū)305的底部并至少露出第三層絕緣薄膜306的頂部，在本實施例中對多晶硅層308刻蝕的深度與第三層絕緣薄膜306的頂部相平，如圖10所示。此時，刻蝕后剩余的具有第一種摻雜類型的多晶硅層308形成器件的浮柵308，浮柵308在U形凹槽內(nèi)未超出U形凹槽的側(cè)壁，且由于光刻膠將位于U形凹槽內(nèi)靠近源區(qū)304 —側(cè)的部分多晶硅層308暴露出來，因此在對多晶硅層308進行刻蝕時會使得浮柵308在靠近源區(qū)304的一側(cè)形成一個缺口，并通過第三層絕緣薄膜306與源區(qū)304隔離。而且，浮柵308在靠近漏區(qū)305的一側(cè)未被刻蝕會在U形凹槽的頂部與漏區(qū)305接觸。
[0033]剝除光刻膠401后，在所形成結(jié)構(gòu)的表面形成第四層絕緣薄膜309，此時會在靠近漏區(qū)305 —側(cè)的U形凹槽的頂部在第四層絕緣薄膜309與第三層絕緣薄膜306的頂部之間自動形成一個開口，該開口即為浮柵308與漏區(qū)305之間的浮柵開口區(qū)域，通過該浮柵開口區(qū)域，浮柵308與漏區(qū)305接觸形成pn結(jié)接觸，如圖11所示。第四層絕緣薄膜309為二氧化硅、氮化硅、氮氧化硅、具有高介電常數(shù)的絕緣材料或者為它們之間的疊層。
[0034]接著，覆蓋所形成的第四層絕緣薄膜309形成第三層多晶硅310，并在第三層多晶硅310之上淀積第五層絕緣薄膜311，然后通過光刻工藝和刻蝕工藝刻蝕所形成的第五層絕緣薄膜311和第三層多晶硅310，刻蝕后剩余的第三層多晶硅310形成器件的多晶硅控制柵犧牲材料，如圖12所示。第五層絕緣薄膜311為氧化硅或者氮化硅。
[0035]接下來，覆蓋所形成的結(jié)構(gòu)淀積形成第六層絕緣薄膜312，并對所形成的第六層絕緣薄膜312進行回刻以形成柵極側(cè)墻，然后刻蝕掉暴露出的第四層絕緣薄膜309以露出源區(qū)304和漏區(qū)305，如圖13所示。第六層絕緣薄膜312為氧化硅或者為氮化硅。
[0036]接下來，在所形成的柵極側(cè)墻的兩側(cè)，刻蝕掉暴露出的部分源區(qū)304和漏區(qū)305，并在刻蝕后的源區(qū)304和漏區(qū)305處外延鍺化硅或者碳化硅材料以形成源區(qū)接觸區(qū)313和漏區(qū)接觸區(qū)314，如圖14b所示?？蛇x的，在柵極側(cè)墻的兩側(cè)，可以不經(jīng)過刻蝕工藝和外延工藝，而直接通過離子注入的方法在源區(qū)304和漏區(qū)305內(nèi)形成高濃度的離子摻雜區(qū)以形成源區(qū)接觸區(qū)313和漏區(qū)接觸區(qū)314，如圖14a所示。
[0037]接下來，以圖14a所示的結(jié)構(gòu)為例，繼續(xù)說明本發(fā)明的U形結(jié)構(gòu)的半浮柵器件的制
造方法。
[0038]覆蓋如圖14a所示所形成的結(jié)構(gòu)，淀積第一層層間介質(zhì)材料315，并通過化學機械拋光技術(shù)對所形成的第一層層間介質(zhì)材料315進行拋光直至露出多晶硅控制柵犧牲材料310，如圖15所示。然后刻蝕掉暴露出的多晶硅控制柵犧牲材料310和第四層絕緣薄膜309，如圖16所示。然后在浮柵308之上淀積第七層絕緣薄膜316和金屬控制柵317，之后進行拋光使金屬控制柵317占據(jù)原來的多晶硅控制柵犧牲材料310的位置，如圖17所示?？蛇x的，可以不刻蝕掉第四層絕緣薄膜309，而在刻蝕掉多晶硅控制柵犧牲材料310后直接形成第七層絕緣薄膜316和金屬控制柵317，或者，不刻蝕掉第四層絕緣薄膜309，直接覆蓋第四層絕緣薄膜309形成金屬控制柵317。第七層絕緣薄膜316可以為二氧化硅、氮化硅、氮氧化硅、具有高介電常數(shù)的絕緣材料或者為它們之間的疊層。
[0039]最后，如圖18所示，淀積第二層層間介質(zhì)材料318，然后在所形成的第二層層間介質(zhì)材料318和第一層層間介質(zhì)材料中315中形成接觸孔并形成源電極319、漏電極320和柵電極(圖中未示出)，該工藝為業(yè)界所熟知的工藝。
[0040]本發(fā)明的一個U形結(jié)構(gòu)的半浮柵器件的實施例，如圖18所示，包括:一個具有第一種摻雜類型的半導體襯底300，在半導體襯底300內(nèi)形成的具有第二種摻雜類型的源區(qū)304和漏區(qū)305。凹陷在半導體襯底300內(nèi)且介于源區(qū)304與漏區(qū)305之間形成的U形凹槽，U形凹槽底部的第一種摻雜類型半導體襯底將源區(qū)304和漏區(qū)305連結(jié)，成為器件的溝道區(qū)。覆蓋U形凹槽的表面形成的柵介質(zhì)層306，柵介質(zhì)層306的頂部應位于源區(qū)304和漏區(qū)305的底部之上且位于半導體襯底300的表面之下。[0041]在U形凹槽內(nèi)且未超出U形凹槽的兩側(cè)覆蓋柵介質(zhì)層306形成的一個作為電荷存儲節(jié)點的具有第一種摻雜類型的浮柵308，浮柵308在靠近源區(qū)304的一側(cè)存在一缺口，該缺口的底部應高于源區(qū)304和漏區(qū)305的底部并不高于柵介質(zhì)層306的頂部，使得柵介質(zhì)層306將源區(qū)304與浮柵308隔離。
[0042]覆蓋源區(qū)304、浮柵308與漏區(qū)305形成的絕緣介質(zhì)層316，在靠近漏區(qū)305 —側(cè)的U形凹槽的頂部在絕緣介質(zhì)層316與柵介質(zhì)層306之間形成的浮柵開口區(qū)域，通過該浮柵開口區(qū)域，浮柵308與漏區(qū)305接觸形成pn結(jié)接觸。
[0043]在絕緣介質(zhì)層316之上覆蓋并包圍浮柵308形成的金屬控制柵317。
[0044]在金屬控制柵317的兩側(cè)形成的柵極側(cè)墻312。在柵極側(cè)墻312的兩側(cè)、源區(qū)304和漏區(qū)305內(nèi)形成的源區(qū)接觸313和漏區(qū)接觸314。用于隔離器件形成的層間介質(zhì)材料(絕緣介質(zhì)層材料315和絕緣介質(zhì)材料318)以及在層間介質(zhì)材料中形成的接觸孔以及源電極319、漏電極320和柵電極(圖中未示出)。
[0045]圖19為本發(fā)明的U形結(jié)構(gòu)的半浮柵器件的制造方法制造的雙存儲單元的U形結(jié)構(gòu)的半浮柵器件結(jié)構(gòu)的一個實施例，它是由兩個如圖18所示的U形結(jié)構(gòu)的半浮柵器件構(gòu)成，其中該兩個U形結(jié)構(gòu)的半浮柵器件成對稱的結(jié)構(gòu)，該兩個U形結(jié)構(gòu)的半浮柵器件共用了漏區(qū)305、漏區(qū)接觸314和漏區(qū)電極320，雙存儲單元的U形結(jié)構(gòu)的半浮柵器件結(jié)構(gòu)可以存儲兩位的數(shù)據(jù)。
[0046]圖20為本發(fā)明的U形結(jié)構(gòu)的半浮柵器件的制造方法制造的，由多個如圖18所示的U形結(jié)構(gòu)的半浮柵器件組成的存儲單元陣列的電路示意圖。如圖20所示，在多條源線SL 603a-603b中，其中任意一條與多個半浮柵器件的源極相連。在多條字線WL 601a_601d中，其中任意一條與多個半浮柵器件中的控制柵相連接。在多條位線BL 602a-602d中，其中任意一條與多個半浮柵器件的漏極相連。多條位線BL 602a-602d中的任何一條可與多條字線WL 601a-601d中的任何一條的組合可以選中一個獨立的半浮柵器件。字線WL601a-601d可以由字線地址解碼器901選中，位線BL 602a_602d可以由一個位線選擇控制模塊902選中，位線選擇控制模塊902 —般包括一個地址解碼器、一個多路選擇器和一組感應放大器。同時，源線SL 603a和603b可以公共源線或一個源線選擇控制模塊連接。
[0047]本發(fā)明尚有多種實施方式，凡采用等同變換或者等效變換而形成的所有技術(shù)方案，均落在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種U型結(jié)構(gòu)的半浮柵器件的制造方法，包括一浮柵開口區(qū)域形成方法，其特征在于:所述浮柵開口區(qū)域形成方法包括以下步驟: 在所形成的U形凹槽的表面生長第三層絕緣薄膜； 覆蓋所形成的結(jié)構(gòu)，淀積具有第一種摻雜類型的第一層多晶硅，然后對所形成的第一層多晶硅進行回刻，刻蝕后剩余的第一層多晶硅的頂部位于半導體襯底的表面之下且位于具有第二種摻雜類型的摻雜阱的底部之上，使得位于U形凹槽頂部的第三層絕緣薄膜暴露出來； 刻蝕掉暴露出的第三層絕緣薄膜，在U形凹槽的頂部將源區(qū)和漏區(qū)暴露出來； 覆蓋所形成的結(jié)構(gòu)，淀積具有第一種摻雜類型的第二層多晶硅，此時第二層多晶硅在U形凹槽的頂部與源區(qū)和漏區(qū)接觸； 去除掉位于第二層絕緣薄膜之上的第二層多晶硅，而僅保留位于U形凹槽內(nèi)的第二層多晶娃; 覆蓋所形成的結(jié)構(gòu)淀積一層光刻膠，通過光刻工藝形成圖形后，位于U形凹槽上方的光刻膠在源區(qū)的一側(cè)將位于U形凹槽內(nèi)靠近源區(qū)一側(cè)的部分第二層多晶硅暴露出來； 以光刻膠為掩膜刻蝕具有第一種摻雜類型的多晶硅，所刻蝕的深度高于源區(qū)的底部且應暴露出第三層絕緣薄膜的頂部，此時，刻蝕后剩余的具有第一種摻雜類型的第二層多晶硅和第一層多晶硅共同形成器件的浮柵，且浮柵未超出U形凹槽的側(cè)壁并在靠近源區(qū)的一側(cè)形成一個缺口，使得浮柵與源區(qū)被第三層絕緣薄膜隔離； 刻蝕掉第二層絕緣薄膜和第一層絕緣薄膜； 在所形成結(jié)構(gòu)的表面淀積形成第四層絕緣薄膜，則在靠近漏區(qū)的一側(cè)在U形凹槽的頂部在所述第四層絕緣薄膜與第三層絕緣薄膜的頂部之間自動形成一個開口，即為所述浮柵與漏區(qū)之間的浮柵開口區(qū)域，所述浮柵在U形凹槽的頂部通過所述浮柵開口區(qū)域與漏區(qū)接觸形成pn結(jié)接觸。
2.根據(jù)權(quán)利要求1所述的U型結(jié)構(gòu)的半浮柵器件的制造方法，其特征在于:在所述浮柵開口區(qū)域形成方法之前包括以下步驟: 提供一個已形成淺槽隔離結(jié)構(gòu)的具有第一種摻雜類型的半導體襯底； 在所述半導體襯底內(nèi)形成具有第二種摻雜類型的摻雜阱； 在所述半導體襯底表面生長第一層絕緣薄膜； 在所述第一層絕緣薄膜之上生長第二層絕緣薄膜； 通過光刻工藝定義出器件的溝道區(qū)的位置； 以光刻膠為掩膜刻蝕第二層絕緣薄膜和第一層絕緣薄膜，停止在半導體襯底表面，以所述第二層絕緣薄膜和第一層絕緣薄膜為掩膜繼續(xù)刻蝕半導體襯底，在所述半導體襯底內(nèi)形成U形凹槽，所形成的U形凹槽的底部低于所述具有第二種摻雜類型的摻雜阱的底部，將具有第二種摻雜類型的摻雜阱分隔開，分別作為器件的源區(qū)和漏區(qū)，且所述U形凹槽底部的第一種摻雜類型半導體襯底將所述源區(qū)和漏區(qū)連接，成為器件的溝道區(qū)。
3.根據(jù)權(quán)利要求1所述的U型結(jié)構(gòu)的半浮柵器件的制造方法，其特征在于:在所述浮柵開口區(qū)域形成方法之后還包括以下步驟: 覆蓋所述第四層絕緣薄膜，淀積第三層多晶硅； 在所述第三層多晶硅之上淀積第五層絕緣薄膜；通過光刻工藝和刻蝕工藝刻蝕所形成的第五層絕緣薄膜和第三層多晶硅，刻蝕后剩余的第三層多晶硅形成器件的多晶硅控制柵犧牲材料； 覆蓋所形成的結(jié)構(gòu)，淀積形成第六層絕緣薄膜，并對所形成的第六層絕緣薄膜進行回刻以形成柵極側(cè)墻； 在所形成的柵極側(cè)墻的兩側(cè)進行源、漏刻蝕與外延工藝，以形成源漏接觸區(qū)； 覆蓋所形成的結(jié)構(gòu)，淀積第一層層間介質(zhì)材料，進行拋光直至露出多晶硅控制柵犧牲材料； 刻蝕掉暴露出的多晶硅控制柵犧牲材料； 覆蓋所述第四層絕緣薄膜，淀積第七層絕緣薄膜和金屬控制柵，進行拋光使金屬控制柵占據(jù)原來的多晶硅控制柵犧牲材料的位置； 淀積第二層層間介質(zhì)材料，在所形成的第二層層間介質(zhì)材料和第一層層間介質(zhì)材料中形成接觸孔，并形成源電極、漏電極和柵電極。
4.根據(jù)權(quán)利要求3所述的U型結(jié)構(gòu)的半浮柵器件的制造方法，其特征在于:在刻蝕掉多晶硅控制柵犧牲材料后，先刻蝕掉第四層絕緣薄膜，再形成第七層絕緣薄膜和金屬控制柵。
5.根據(jù)權(quán)利要求3所述的U型結(jié)構(gòu)的半浮柵器件的制造方法，其特征在于:在刻蝕掉多晶硅控制柵犧牲材料后，不形成第七層絕緣薄膜，直接覆蓋第四層絕緣薄膜形成金屬控制柵。
6.根據(jù)權(quán)利要求3所述的U型結(jié)構(gòu)的半浮柵器件的制造方法，其特征在于:在形成柵極側(cè)墻后，在柵極側(cè)墻的兩側(cè)直接通過離子注入的方法在源區(qū)和漏區(qū)內(nèi)形成高濃度的摻雜區(qū)以形成源漏接觸區(qū)。
7.根據(jù)權(quán)利要求1飛之一所述U型結(jié)構(gòu)的半浮柵器件的制造方法，其特征在于:所述半導體襯底為硅或者絕緣體上硅中的任意一種，所述第一層絕緣薄膜、第二層絕緣薄膜、第五層絕緣薄膜和第六層絕緣薄膜材料為氧化硅或者氮化硅中的任意一種，所述第三層絕緣薄膜、第四層絕緣薄膜和第七層絕緣薄膜材料為二氧化硅、氮化硅、氮氧化硅、具有高介電常數(shù)的絕緣材料中的一種，或者為它們之中的任意幾種。
8.根據(jù)權(quán)利要求1所述的U型結(jié)構(gòu)的半浮柵器件的制造方法，其特征在于:所述第一種摻雜類型為η型，所述第二種摻雜類型為P型；或者，所述第一種摻雜類型為P型，所述第二種摻雜類型為η型。
9.一種由權(quán)利要求1所述制造方法制造的U型結(jié)構(gòu)的半浮柵器件，包括: 一個具有第一種摻雜類型的半導體襯底； 在所述半導體襯底內(nèi)形成的具有第二種摻雜類型的源區(qū)和漏區(qū)； 凹陷在所述半導體襯底內(nèi)且介于所述源區(qū)與漏區(qū)之間形成的U形凹槽，所述U形凹槽底部的第一種摻雜類型半導體襯底將所述源區(qū)和漏區(qū)連接，成為器件的溝道區(qū)； 其特征在于，還包括: 覆蓋所述U形凹槽的表面形成的柵介質(zhì)層，所述柵介質(zhì)層的頂部位于所述源區(qū)和漏區(qū)的底部之上且位于所述半導體襯底的表面之下； 覆蓋所述柵介質(zhì)層且未超出所述U形凹槽的側(cè)壁形成的一個作為電荷存儲節(jié)點的具有第一種摻雜類型的浮柵，所述浮柵在靠近所述源區(qū)的一側(cè)存在一缺口，所述缺口的底部高于所述源區(qū)和漏區(qū)的底部并不高于所述柵介質(zhì)層的頂部，使得所述源區(qū)與浮柵被柵介質(zhì)層隔離； 覆蓋所述源區(qū)、所述浮柵與所述漏區(qū)形成的絕緣介質(zhì)層，在所述U形凹槽靠近所述漏區(qū)一側(cè)的頂部在所述絕緣介質(zhì)層和所述柵介質(zhì)層的頂部之間形成的一個浮柵開口區(qū)域，通過所述浮柵開口區(qū)域所述浮柵在所述U形凹槽的頂部與所述漏區(qū)接觸形成pn結(jié)接觸； 在所述絕緣介質(zhì)層之上覆蓋并包圍所述浮柵形成的金屬控制柵； 在所述金屬控制柵的兩側(cè)形成的柵極側(cè)墻； 在所述柵極側(cè)墻的兩側(cè)、所述源區(qū)和漏區(qū)內(nèi)形成的源漏接觸區(qū)； 用于隔離器件形成的層間介質(zhì)材料以及在所述層間介質(zhì)材料中形成的接觸孔以及源電極、漏電極和柵電極。
10.根據(jù)權(quán)利要求9所述的U型結(jié)構(gòu)的半浮柵器件，其特征在于:所述第一種摻雜類型為η型，所述第二種摻雜類型為P型；或者，所述第一種摻雜類型為P型，所述第二種摻雜類型為η型。
11.根據(jù)權(quán)利要求9所述的U型結(jié)構(gòu)的半浮柵器件，其特征在于:所述源漏接觸區(qū)為在源區(qū)和漏區(qū)內(nèi)形成的高濃度的離子摻雜區(qū)。
12.根據(jù)權(quán)利要求9所述的U型結(jié) 構(gòu)的半浮柵器件，其特征在于:所述源漏接觸區(qū)為在源區(qū)和漏區(qū)內(nèi)形成的鍺化硅或者碳化硅外延材料。
【文檔編號】H01L21/28GK103579126SQ201310548612
【公開日】2014年2月12日 申請日期:2013年11月6日 優(yōu)先權(quán)日:2013年11月6日
【發(fā)明者】王鵬飛, 林曦, 孫清清, 張衛(wèi) 申請人:復旦大學