浮柵型閃存結(jié)構(gòu)及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種浮柵型閃存結(jié)構(gòu)及其制備方法。
【背景技術(shù)】
[0002]控制柵(Control Gate，簡稱CG)到浮柵(Floating Gate，簡稱FG)親合比(coupling rat1)直接影響到浮柵型閃存的寫入和擦除效率，提高控制柵到浮柵的親合比對于浮柵型閃存的工作效率至關(guān)重要；現(xiàn)有的做法是在浮柵做完之后沉積Si02/SIN/Si02 (ΟΝΟ)，然后在ONO上再沉積控制柵，利用0Ν0作為介質(zhì)形成電容，控制柵利用該電容來控制浮柵(FG)。
[0003]基于目前的工藝流程，要增大控制柵到浮柵的耦合比，勢必要減薄0Ν0厚度，減薄0Ν0的同時會降低電荷的存儲時間；這是本領(lǐng)域技術(shù)人員所不愿看到的。

【發(fā)明內(nèi)容】

[0004]針對上述存在的問題，本發(fā)明公開一種浮柵型閃存結(jié)構(gòu)，包括:
[0005]襯底；
[0006]遂穿氧化層，覆蓋所述襯底的上表面；
[0007]浮柵，設(shè)置于所述遂穿氧化層的上表面；
[0008]0Ν0層，覆蓋所述浮柵暴露的表面；
[0009]控制柵，覆蓋所述0Ν0層暴露的表面；
[0010]其中，所述浮柵具有凹凸不平的結(jié)構(gòu)以增大所述浮柵與所述控制柵之間的耦合比。
[0011]上述的浮柵型閃存結(jié)構(gòu)，其中，位于所述浮柵兩側(cè)的襯底中還設(shè)置有源漏極。
[0012]上述的浮柵型閃存結(jié)構(gòu)，其中，所述襯底為P型硅襯底。
[0013]本發(fā)明還提供了一種浮柵型閃存結(jié)構(gòu)的制備方法，包括如下步驟:
[0014]提供一襯底，所述襯底上設(shè)置有浮柵區(qū)域和非浮柵區(qū)域；
[0015]于所述浮柵區(qū)域中形成浮柵，且所述浮柵具有凹凸不平的結(jié)構(gòu)；
[0016]于所述襯底上依次形成0Ν0層和控制柵，所述0Ν0層隔離所述浮柵和所述控制柵；
[0017]去除位于所述非浮柵區(qū)域的所述控制柵、0Ν0層和浮柵以形成所述浮柵型閃存。
[0018]上述的浮柵型閃存結(jié)構(gòu)的制備方法，其中，于所述襯底上形成具有凹凸不平的結(jié)構(gòu)的所述浮柵的步驟具體為:
[0019]于所述襯底上按照從下至上的順序依次形成遂穿氧化層、浮柵多晶硅層；
[0020]部分刻蝕位于所述浮柵區(qū)域中的所述浮柵多晶硅層以形成具有凹槽的浮柵多晶硅層，該具有凹槽的浮柵多晶硅層形成具有凹凸不平的結(jié)構(gòu)的所述浮柵。
[0021]上述的浮柵型閃存結(jié)構(gòu)的制備方法，其中，于所述襯底上形成具有凹凸不平的結(jié)構(gòu)的所述浮柵的步驟具體為:
[0022]于所述襯底上按照從下至上的順序依次形成遂穿氧化層、浮柵多晶硅層和二氧化娃層;
[0023]移除位于所述非浮柵區(qū)域中的所述二氧化硅層；
[0024]形成覆蓋所述二氧化硅層側(cè)壁的多晶硅側(cè)墻；
[0025]移除所述二氧化硅層，所述浮柵多晶硅層和所述多晶硅側(cè)墻形成具有凹凸不平的結(jié)構(gòu)的所述浮柵。
[0026]上述的浮柵型閃存結(jié)構(gòu)的制備方法，其中，采用干法刻蝕工藝移除位于所述非浮柵區(qū)域中的所述二氧化硅層。
[0027]上述的浮柵型閃存結(jié)構(gòu)的制備方法，其中，形成覆蓋所述二氧化硅層側(cè)壁的多晶硅側(cè)墻的步驟具體為:
[0028]于所述浮柵多晶硅層之上沉積一層多晶硅以將所述二氧化硅層暴露的表面予以覆蓋；
[0029]去除位于所述二氧化硅層之上的多晶硅以形成覆蓋所述二氧化硅層側(cè)壁的所述多晶硅側(cè)墻。
[0030]上述的浮柵型閃存結(jié)構(gòu)的制備方法，其中，采用干法刻蝕工藝去除位于所述非浮柵區(qū)域的所述控制柵、0N0層和浮柵以形成所述浮柵型閃存。
[0031]上述的浮柵型閃存結(jié)構(gòu)的制備方法，其中，去除位于所述非浮柵區(qū)域的所述控制柵、0N0層和浮柵后，還包括向所述襯底進(jìn)行源漏離子注入并退火以形成器件電極的步驟。
[0032]上述發(fā)明具有如下優(yōu)點或者有益效果:
[0033]本發(fā)明公開了一種浮柵型閃存結(jié)構(gòu)及其制備方法，通過形成具有凹凸不平結(jié)構(gòu)的浮柵以提高控制柵與浮柵的接觸面積，進(jìn)而提高控柵到浮柵的耦合比，改善器件寫入和擦除效率，提高器件的工作速度。
【附圖說明】
[0034]通過閱讀參照以下附圖對非限制性實施例所作的詳細(xì)描述，本發(fā)明及其特征、夕卜形和優(yōu)點將會變得更加明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未可以按照比例繪制附圖，重點在于示出本發(fā)明的主旨。
[0035]圖1是本發(fā)明實施例一中浮柵閃存結(jié)構(gòu)的示意圖；
[0036]圖2是本發(fā)明實施例二中浮柵閃存結(jié)構(gòu)的示意圖；
[0037]圖3a?3f是本發(fā)明實施例三中制備浮柵閃存結(jié)構(gòu)的流程結(jié)構(gòu)示意圖；
[0038]圖4a?4h是本發(fā)明實施例四中制備浮柵閃存結(jié)構(gòu)的流程結(jié)構(gòu)示意圖。
【具體實施方式】
[0039]下面結(jié)合附圖和具體的實施例對本發(fā)明作進(jìn)一步的說明，但是不作為本發(fā)明的限定。
[0040]實施例一:
[0041]如圖1所示，本實施例涉及一種浮柵閃存結(jié)構(gòu)，該浮柵閃存結(jié)構(gòu)具體包括:襯底100、覆蓋襯底100的上表面遂穿氧化層102、設(shè)置于遂穿氧化層102的上表面的浮柵103、覆蓋浮柵103暴露的表面的0N0(Si02/SIN/Si02)層104以及覆蓋該0N0層104暴露的表面的控制柵105，其中該浮柵103具有凹凸不平的結(jié)構(gòu)以增大浮柵103與控制柵105之間的耦合比，在本實施例中，該浮柵103中設(shè)置有凹槽以形成該凹凸不平的結(jié)構(gòu)；由于浮柵103具有凹凸不平的結(jié)構(gòu)可以提高控制柵與浮柵的接觸面積，從而提高控柵到浮柵的耦合比，改善器件寫入和擦除效率，提高器件的工作速度。
[0042]在本發(fā)明一個優(yōu)選的實施例中，位于浮柵103兩側(cè)的襯底100中還設(shè)置有源漏極106。
[0043]在本發(fā)明一個優(yōu)選的實施例中，該襯底100為P型硅襯底。
[0044]在本發(fā)明一個優(yōu)選的實施例中，該襯底100中設(shè)置有淺溝槽隔離結(jié)構(gòu)101 (并未于圖中示出)。
[0045]實施例二:
[0046]本實施例與實施例一大致相同，區(qū)別僅在于浮柵103的形狀不同，本實施例中浮柵103的頂部設(shè)置有如圖所示的凸起以形成該凹凸不平的結(jié)構(gòu)，在該凸起的外側(cè)還設(shè)置有臺階以進(jìn)一步增大控制柵105與浮柵103的接觸面積，提高控柵到浮柵的耦合比，改善器件寫入和擦除效率，提高器件的工作速度。
[0047]實施例三:
[0048]本實施例涉及一種浮柵型閃存結(jié)構(gòu)的制備方法，包括如下步驟:
[0049]步驟SI，提供一襯底1，且該襯底I上設(shè)置有浮柵區(qū)域(后續(xù)預(yù)形成浮柵的區(qū)域)和非浮柵區(qū)域(后續(xù)不會形成浮柵的區(qū)域)，于該襯底I上按照從下至上的順序依次形成遂穿氧化層2和浮柵多晶硅層3，在本發(fā)明的實施例中，該襯底I為P型硅襯底，該襯底I中還設(shè)置有淺溝槽隔離結(jié)構(gòu)(圖中未標(biāo)示出)，形成如圖3a所示的結(jié)構(gòu)。
[0050]步驟S2，部分刻蝕位于浮柵區(qū)域中的浮柵多晶硅層3以形成具有凹槽的浮柵多晶硅層3 ;具體的，在浮柵多晶硅層3的上表面涂覆一層光刻膠，經(jīng)曝光和顯影后，形成僅覆蓋位于非浮柵區(qū)域中的浮柵多晶硅層3的上表面的具有開口圖形的光阻，以該光阻為掩膜采用干法刻蝕工藝刻蝕浮柵多晶硅層3以形成該具有凹槽的浮柵多晶硅層3，形成如圖3b所示的結(jié)構(gòu)。
[0051]步驟S3，于襯底I上形成ONO層4，具體工藝為:于襯底I上按照從下至上的順序依次沉積Si02/SIN/Si02形成該ONO層4，形成如圖3c所示的