半導(dǎo)體裝置及其制造方法
【專利說(shuō)明】半導(dǎo)體裝置及其制造方法
[0001]關(guān)聯(lián)申請(qǐng)
[0002]本申請(qǐng)享有以日本專利申請(qǐng)2014-122936號(hào)(申請(qǐng)日:2014年6月14日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過(guò)參照該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部?jī)?nèi)容。
技術(shù)領(lǐng)域
[0003]本發(fā)明的實(shí)施方式主要涉及半導(dǎo)體裝置及其制造方法。
【背景技術(shù)】
[0004]一般地，MOSFET (Metal Oxide Semiconductor Field Effective Transistor，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)在電源電路、DC-AC轉(zhuǎn)換器、DC-DC轉(zhuǎn)換器等中被用作開關(guān)元件。開關(guān)元件分為漏極與電源端子連接的高側(cè)(high side)MOSFET和源極接地的低側(cè)(low side)MOSFETο例如在DC-DC轉(zhuǎn)換器中，高側(cè)MOSFET的源極與低側(cè)MOSFET的漏極串聯(lián)。通過(guò)高側(cè)MOSFET與低側(cè)MOSFET交替地重復(fù)進(jìn)行導(dǎo)通、截止，輸出短形狀的電壓。在高側(cè)MOSFET截止之后，在低側(cè)MOSFET進(jìn)行導(dǎo)通動(dòng)作的期間，由于負(fù)載、布線等中包含的電感分量而反電動(dòng)勢(shì)起作用。由于該反電動(dòng)勢(shì)而產(chǎn)生的電流在低側(cè)MOSFET的寄生pn 二極管中正向流過(guò)，在寄生pn 二極管中電阻值高，所以功率損失高。因此，已知在低側(cè)MOSFET中形成功率損失低的肖特基勢(shì)皇二極管(Schottky barrier d1de)。為了減少與MOSFET以及肖特基勢(shì)皇二極管的布線連接并降低電感分量，這種肖特基勢(shì)皇二極管與MOSFET并聯(lián)地設(shè)置在同一基板上。但是，作為肖特基接合的SBD相對(duì)于MOSFET耐壓較低，所以在低的反向電壓下引起擊穿。因此，當(dāng)在同一面上形成了 MOSFET與SBD的情況下，如果施加反向電壓，則無(wú)法具有足夠的耐壓。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的實(shí)施方式提供能夠提高形成于同一基板的肖特基勢(shì)皇二極管以及MOSFET的耐壓的半導(dǎo)體裝置及其制造方法。
[0006]實(shí)施方式的半導(dǎo)體裝置包括:
[0007]第I導(dǎo)電類型的第I半導(dǎo)體層，具有第I區(qū)域、以及與所述第I區(qū)域鄰接的第2區(qū)域；
[0008]第2導(dǎo)電類型的第2半導(dǎo)體層，在所述第I區(qū)域中被設(shè)置于所述第I半導(dǎo)體層的上側(cè)；
[0009]第I導(dǎo)電類型的第3半導(dǎo)體層，被選擇性地設(shè)置于所述第2半導(dǎo)體層的上側(cè)；
[0010]控制電極，在所述第2半導(dǎo)體層以及所述第3半導(dǎo)體層中隔著絕緣膜而被設(shè)置；
[0011]第I導(dǎo)電體，以隔著所述絕緣膜與所述控制電極以及所述第I半導(dǎo)體層相接的方式設(shè)置于所述第I半導(dǎo)體層內(nèi)，相比所述控制電極而更位于所述第I半導(dǎo)體層側(cè)；
[0012]第2導(dǎo)電體，在所述第2區(qū)域中，在從所述第3半導(dǎo)體層朝向所述第I半導(dǎo)體層的方向上延伸，在所述第I半導(dǎo)體層內(nèi)隔著絕緣膜而被設(shè)置；
[0013]第I電極，與所述第I半導(dǎo)體層、所述第2半導(dǎo)體層以及所述第3半導(dǎo)體層電連接；以及
[0014]第2電極，與所述第I半導(dǎo)體層電連接。
[0015]另外，實(shí)施方式的半導(dǎo)體裝置的制造方法包括:
[0016]形成具有第I區(qū)域以及第2區(qū)域的第I導(dǎo)電類型的第I半導(dǎo)體層的工序；
[0017]在所述第I區(qū)域中，在所述第I半導(dǎo)體層的上側(cè)形成具有第2導(dǎo)電類型的第2半導(dǎo)體層的工序；
[0018]在所述第2半導(dǎo)體層上側(cè)選擇性地形成第I導(dǎo)電類型的第3半導(dǎo)體層的工序；
[0019]在所述第I區(qū)域中，同時(shí)形成與所述第I半導(dǎo)體層、所述第2半導(dǎo)體層以及所述第3半導(dǎo)體層相接的第I溝槽、以及被設(shè)置于所述第2區(qū)域的第2溝槽的工序；
[0020]在位于所述第2半導(dǎo)體層以及所述第3半導(dǎo)體層中的所述第I溝槽內(nèi)隔著絕緣膜而形成控制電極的工序；
[0021 ] 在相比所述控制電極而更位于所述第I半導(dǎo)體層側(cè)并且形成于述第I半導(dǎo)體層內(nèi)的所述第I溝槽內(nèi)，隔著所述絕緣膜形成第I導(dǎo)電體的工序；
[0022]在所述第2溝槽內(nèi)隔著絕緣膜形成第2導(dǎo)電體的工序；
[0023]以與所述第I半導(dǎo)體層、所述第2半導(dǎo)體層以及所述第3半導(dǎo)體層電連接的方式形成第I電極的工序；以及
[0024]以與所述第I半導(dǎo)體層電連接的方式形成第2電極的工序。
【附圖說(shuō)明】
[0025]圖1是第I實(shí)施方式的DC-DC轉(zhuǎn)換器的概略圖。
[0026]圖2是第I實(shí)施方式的半導(dǎo)體裝置的示意性俯視圖。
[0027]圖3是圖1所示的半導(dǎo)體裝置的沿著Ia-1a的剖面圖。
[0028]圖4是第I實(shí)施方式的半導(dǎo)體裝置的制造工序中的半導(dǎo)體裝置的剖面圖。
[0029]圖5是第I實(shí)施方式的半導(dǎo)體裝置的制造工序中的半導(dǎo)體裝置的剖面圖。
[0030]圖6是第I實(shí)施方式的半導(dǎo)體裝置的制造工序中的半導(dǎo)體裝置的剖面圖。
[0031]圖7是第I實(shí)施方式的半導(dǎo)體裝置的制造工序中的半導(dǎo)體裝置的剖面圖。
[0032]圖8是第I實(shí)施方式的半導(dǎo)體裝置的制造工序中的半導(dǎo)體裝置的剖面圖。
[0033]圖9是第I實(shí)施方式的半導(dǎo)體裝置的制造工序中的半導(dǎo)體裝置的剖面圖。
[0034]圖10是第I實(shí)施方式的半導(dǎo)體裝置的制造工序中的半導(dǎo)體裝置的剖面圖。
[0035]圖11是第I實(shí)施方式的半導(dǎo)體裝置的制造工序中的半導(dǎo)體裝置的剖面圖。
【具體實(shí)施方式】
[0036]下面，參照【附圖說(shuō)明】本實(shí)施方式。此外，在各附圖中，針對(duì)同樣的構(gòu)成要素附加同一符號(hào)而適當(dāng)省略詳細(xì)的說(shuō)明。另外，在下面的說(shuō)明中，將η型設(shè)為第I導(dǎo)電類型、將P型設(shè)為第2導(dǎo)電類型來(lái)進(jìn)行說(shuō)明，但即使將P型設(shè)為第I導(dǎo)電類型、將η型設(shè)為第2導(dǎo)電類型也能夠?qū)嵤?br>[0037](第I實(shí)施方式)
[0038]參照?qǐng)D1至圖3說(shuō)明第I實(shí)施方式的半導(dǎo)體裝置。圖1是第I實(shí)施方式的DC-DC轉(zhuǎn)換器的概略圖，圖2是示出了第I實(shí)施方式的半導(dǎo)體裝置的示意性俯視圖，圖3是圖2所示的半導(dǎo)體裝置的沿著Ia-1a的剖面圖。
[0039]圖1是第I實(shí)施方式的DC-DC轉(zhuǎn)換器的概略圖。
[0040]圖1所示DC-DC轉(zhuǎn)換器800包括半導(dǎo)體裝置100、半導(dǎo)體裝置400、控制器500、電感器600、電容元件700。在半導(dǎo)體裝置100中，具有低側(cè)MOSFET以及肖特基勢(shì)皇二極管(SBD)，半導(dǎo)體裝置400是高側(cè)MOSFET。半導(dǎo)體裝置100以及半導(dǎo)體裝置400是DC-DC轉(zhuǎn)換器800的開關(guān)元件?？刂破?00控制半導(dǎo)體裝置100以及半導(dǎo)體裝置400的導(dǎo)通、截止動(dòng)作。
[0041]本實(shí)施方式的半導(dǎo)體裝置100在同一基板上具備圖1所示的DC-DC轉(zhuǎn)換器800中示出的低側(cè)MOSFET以及肖特基勢(shì)皇二極管(SBD)。
[0042]本實(shí)施方式的半導(dǎo)體裝置100具有半導(dǎo)體基板1、η型漂移層2、ρ型基極(base)層3、n+型源極層4、ρ+接觸層5、柵極絕緣膜7、柵極電極8、第I場(chǎng)板電極9、第2場(chǎng)板電極10、絕緣膜11、第I電極12、以及第2電極13等。
[0043]如圖2所示，在半導(dǎo)體裝置100中，將具備MOSFET的區(qū)域設(shè)為MOSFET區(qū)域200 (第I區(qū)域)，將具備肖特基勢(shì)皇二極管(SBD)的區(qū)域設(shè)為SBD區(qū)域300(第2區(qū)域)。
[0044]由硅構(gòu)成的半導(dǎo)體基板I具有第I面la、以及與第I面Ia對(duì)置的第2面lb。半導(dǎo)體基板I是具有例如磷、砷等雜質(zhì)的η型半導(dǎo)體區(qū)域。η型雜質(zhì)濃度為例如IX 119?
IXlO20Cm3O
[0045]如圖3所示，η型漂移層2(第I半導(dǎo)體層)設(shè)置在第I面Ia上。η型漂移層2具有第3面lc，與第3面Ic對(duì)置。η型漂移層2成為在半導(dǎo)體裝置100中保持耐壓的層。η型漂移層2的η型雜質(zhì)濃度為例如3 XlO16- 1X10 17cm 3。
[0046]此處，將與第3面Ic平行的方向的一個(gè)方向設(shè)為X方向，將同樣是與第3面Ic平行的方向并且與X方向正交的方向設(shè)為Y方向，將與X以及Y方向正交且從半導(dǎo)體基板I朝向第3面Ic的方向設(shè)為Z方向。在半導(dǎo)體裝置100的深度方向(Z方向)上，η型漂移層2的雜質(zhì)濃度可以是恒定的，但在半導(dǎo)體基板I與η型漂移層2的界面附近也可以設(shè)為高濃度。由此，能夠降低半導(dǎo)體基板I與η型漂移層2的界面處的接觸電阻，能夠降低半導(dǎo)體裝置100的導(dǎo)通電阻。Z方向上的η型漂移層2的厚度為例如3?5μπι左右。
[0047]ρ型基極層3