薄膜晶體管及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于薄膜晶體管技術(shù)領(lǐng)域，具體涉及一種薄膜晶體管及其制備方法。
【背景技術(shù)】
[0002]在液晶顯示裝置、有機發(fā)光二極管(OLED)顯示裝置等的陣列基板中，薄膜晶體管都是重要的器件。因此，薄膜晶體管的性能對顯示裝置的質(zhì)量會產(chǎn)生明顯的影響。
[0003]為改善薄膜晶體管的閾值電壓的穩(wěn)定性，可采用“雙柵”結(jié)構(gòu)的薄膜晶體管；即在有源區(qū)上下兩側(cè)均設有相互聯(lián)通的柵極，從而使兩柵極在有源區(qū)處產(chǎn)生的垂直電場相互抵消，使載流子主要集中在有源區(qū)的中間位置，抑制有源區(qū)界面處的缺陷等。
[0004]另外，還可采用“浮柵”結(jié)構(gòu)的薄膜晶體管；即在有源區(qū)與柵極之間設置浮柵，浮柵是由多晶硅構(gòu)成的獨立結(jié)構(gòu)，不與柵極等其他結(jié)構(gòu)電連接；當柵極帶電時，由于熱電子等的作用，浮柵也會帶電并形成電場，從而改善薄膜晶體管的導通性能。
[0005]但是，以上雙柵或浮柵結(jié)構(gòu)的薄膜晶體管中，新增的柵極和浮柵都需要用額外的光刻工藝單獨制造，從而導致薄膜晶體管的結(jié)構(gòu)復雜、制備工藝麻煩。

【發(fā)明內(nèi)容】

[0006]本發(fā)明針對現(xiàn)有的雙柵或浮柵結(jié)構(gòu)的薄膜晶體管結(jié)構(gòu)復雜、制備工藝麻煩的問題，提供一種性能好且制備工藝簡單的薄膜晶體管及其制備方法。
[0007]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種薄膜晶體管，其包括:
[0008]有源區(qū)；
[0009]柵極和柵絕緣層，所述柵極和柵絕緣層設于有源區(qū)上下兩側(cè)中的一側(cè)；
[0010]設于所述有源區(qū)上下兩側(cè)中另一側(cè)的浮柵層，所述浮柵層包括量子點。
[0011]優(yōu)選的是，薄膜晶體管還包括；輔助絕緣層，浮柵層設在輔助絕緣層上。
[0012]進一步優(yōu)選的是，所述輔助絕緣層位于浮柵層與有源區(qū)之間。
[0013]優(yōu)選的是，所述薄膜晶體管還包括:基底，所述柵極和柵絕緣層設于有源區(qū)靠近基底一側(cè)，所述浮柵層設于有源區(qū)遠離基底一側(cè)。
[0014]優(yōu)選的是，所述量子點的材料包括硫化鎘、砸化鎘、碲化鎘、氧化鋅、硫化鋅、砸化鋅、碲化鋅、氮化鎵、砷化鎵、磷化鎵、鋪化鎵、硫化萊、砸化萊、碲化萊、砷化銦、磷化銦、鋪化銦、砸化鋁、磷化鋁、銻化鋁、碳化硅中的任意一種或多種。
[0015]優(yōu)選的是，所述量子點的粒徑在Inm-1OOnm之間。
[0016]優(yōu)選的是，所述浮柵層的厚度在Inm-1OOnm之間。
[0017]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種薄膜晶體管的制備方法，其包括形成柵極的步驟、形成柵絕緣層的步驟、形成有源區(qū)的步驟、形成浮柵層的步驟；其中，
[0018]所述柵極和柵絕緣層設于有源區(qū)上下兩側(cè)中的一側(cè)；
[0019]所述浮柵層設于所述有源區(qū)上下兩側(cè)中另一側(cè)，且包括量子點。
[0020]優(yōu)選的是，所述浮柵層通過涂布法形成。
[0021]優(yōu)選的是，所述薄膜晶體管的制備方法還包括形成輔助絕緣層的步驟；所述浮柵層通過自組織生長法形成在輔助絕緣層上。
[0022]本發(fā)明的薄膜晶體管具有包括量子點的浮柵層，量子點作為陷阱中心可俘獲電子或空穴，其束縛的電荷可產(chǎn)生電勢，從而起到柵極(浮柵)的作用；且浮柵層與柵極分別位于有源區(qū)兩側(cè)，因此該薄膜晶體管是雙柵結(jié)構(gòu)，可增強對溝道的耗盡，使溝道夾斷提前，飽和電壓減小，閾值電壓漂移降低，使薄膜晶體管具有更好的性能；同時，量子點雖可產(chǎn)生電場但本身不導電，不會對其他結(jié)構(gòu)造成影響，因此該浮柵層是完整的層，并可直接與有源區(qū)等其他結(jié)構(gòu)接觸，故其制備時只要通過簡單的工藝直接形成完整的層即可，而不用進行光刻工藝等，制備方法簡單。
【附圖說明】
[0023]圖1為本發(fā)明的實施例的一種薄膜晶體管的剖面結(jié)構(gòu)示意圖；
[0024]圖2為本發(fā)明的實施例的一種薄膜晶體管形成源極、漏極后的剖面結(jié)構(gòu)示意圖；
[0025]圖3為本發(fā)明的實施例的一種薄膜晶體管形成輔助絕緣層后的剖面結(jié)構(gòu)示意圖；
[0026]圖4為本發(fā)明的實施例的一種薄膜晶體管形成浮柵層后的剖面結(jié)構(gòu)示意圖；
[0027]其中，附圖標記為:1、柵極；11、柵絕緣層；2、有源區(qū)；3、刻蝕阻擋層；41、源極；42、漏極；5、浮柵層；51、輔助絕緣層；6、鈍化層；9、基底。
【具體實施方式】
[0028]為使本領(lǐng)域技術(shù)人員更好地理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細描述。
[0029]實施例1:
[0030]如圖1至圖4所示，本實施例提供一種薄膜晶體管。
[0031]具體的，該薄膜晶體管可用于液晶顯示裝置、有機發(fā)光二極管顯示裝置等的陣列基板中。當然，若該薄膜晶體管用于其他用途，也是可行的。
[0032]具體的，以上薄膜晶體管包括:
[0033]有源區(qū)2 ；
[0034]柵極I和柵絕緣層11，柵極I和柵絕緣層11設于有源區(qū)2上下兩側(cè)中的一側(cè)；
[0035]設于有源區(qū)2上下兩側(cè)中另一側(cè)的浮柵層5，浮柵層5包括量子點(優(yōu)選由量子點構(gòu)成)。
[0036]也就是說，如圖1所示，薄膜晶體管包括由半導體材料構(gòu)成的有源區(qū)2，該半導體材料優(yōu)選為非晶氧化銦鎵(a-1GZO)，因為其具有沉積溫度低、開關(guān)比高，閾值電壓低、迀移率高等優(yōu)點。
[0037]在該有源區(qū)2的上下兩側(cè)中，一側(cè)設有常規(guī)的柵極I和柵絕緣層11(當然柵絕緣層11要設于柵極I和有源區(qū)2之間)，另一側(cè)則設有浮柵層5，該浮柵層5是由量子點構(gòu)成的完整的層。當然，該薄膜晶體管還可包括源極41、漏極42、鈍化層6、刻蝕阻擋層3 (針對底柵型薄膜晶體管)等其他結(jié)構(gòu)，本實施例中對這些結(jié)構(gòu)沒有特定要求，故在此不再詳細描述。
[0038]本實施例的薄膜晶體管具有包括量子點的浮柵層5，量子點作為陷阱中心可俘獲電子或空穴，其束縛的電荷可產(chǎn)生電勢，從而起到柵極(浮柵)的作用；且浮柵層5與柵極I分別位于有源區(qū)2兩側(cè)，因此該薄膜晶體管是雙柵結(jié)構(gòu)，從而可增強對溝道的耗盡，使溝道夾斷提前，飽和電壓減小，閾值電壓漂移降低，使薄膜晶體管具有更好的性能；同時，量子點雖可產(chǎn)生電場但本身不導電，不會對其他結(jié)構(gòu)造成影響，因此該浮柵層5是完整的層，并可直接與有源區(qū)2等其他結(jié)構(gòu)接觸，故其制備時只要通過簡單的工藝直接形成完整的層即可，而不用進行光刻工藝等，制備方法簡單。
[0039]優(yōu)選的，以上量子點的材料包括硫化鎘、砸化鎘、碲化鎘、氧化鋅、硫化鋅、砸化鋅、碲化鋅、氮化鎵、砷化鎵、磷化鎵、鋪化鎵、硫化萊、砸化萊、碲化萊、砷化銦、磷化銦、鋪化銦、砸化鋁、磷化鋁、銻化鋁、碳化硅中的任意一種或多種。
[0040]當然，量子點可以是由以上一種材料構(gòu)成的均勻結(jié)構(gòu)，也可為由以上多種不同材料組成的單層或多層的核殼結(jié)構(gòu)，例如硫化鎘為核而砸化鎘為殼的結(jié)構(gòu)，砸化鎘為核而外側(cè)依次設有硫化鎘和硫化鋅兩層殼的結(jié)構(gòu)等。
[0041]量子點的粒徑優(yōu)選在Inm-1OOnm之間，浮柵層5的總厚度則優(yōu)選在Inm-1OOnm之間。
[0042]經(jīng)研究發(fā)現(xiàn)，以上粒徑的量子點和以上厚度的浮柵層5，可良好的起到浮柵的作用；其中，浮柵層5可以僅由一層量子點構(gòu)成。
[0043]優(yōu)選的，薄膜晶體管還包括基底9，柵極I和柵絕緣層11設于有源區(qū)2靠近基底9一側(cè)，浮柵層5設于有源區(qū)2遠離基底9 一側(cè)。
[0044]也就是說，如圖1所示，薄膜晶體管為底柵結(jié)構(gòu)，從而柵極I和柵絕緣層11位于有源區(qū)2下方，而浮柵層5則設于有源區(qū)2上方。底柵結(jié)構(gòu)的薄膜晶體管工藝更加成熟，比較常用。當然，如果本實施例的薄膜晶體管采用頂柵型結(jié)構(gòu)，也是可行的。