非易失性存儲(chǔ)器及其制作方法
【技術(shù)領(lǐng)域】
[0001] 本申請(qǐng)涉及半導(dǎo)體集成電路的技術(shù)領(lǐng)域，具體而言，涉及一種非易失性存儲(chǔ)器及 其制作方法。
【背景技術(shù)】
[0002] 非易失性存儲(chǔ)器（non-volatile memory)是一種在供電電源關(guān)閉后仍能保持片內(nèi) 信息的存儲(chǔ)器。通常，非易失性存儲(chǔ)器可由浮柵結(jié)構(gòu)或捕獲電荷結(jié)構(gòu)（例如S0N0S結(jié)構(gòu)） 兩大主要技術(shù)來(lái)實(shí)現(xiàn)。浮柵型存儲(chǔ)器具有相對(duì)較厚的隧穿氧化層(70-120A),-旦隧穿氧化 層中存在缺陷，存儲(chǔ)電荷容易沿著缺陷從多晶硅存儲(chǔ)層中丟失。捕獲電荷型存儲(chǔ)器的隧穿 氧化層的厚度較薄，并利用絕緣的氮化硅介質(zhì)層來(lái)俘獲并存儲(chǔ)電荷，氮化硅用來(lái)捕獲電荷 的陷阱是獨(dú)立的，不會(huì)因?yàn)橐粋€(gè)缺陷導(dǎo)致電荷的大量丟失。捕獲電荷型存儲(chǔ)器還具有抗擦 寫(xiě)能力好、操作電壓低和功率低、工藝過(guò)程簡(jiǎn)單且與標(biāo)準(zhǔn)CMOS工藝兼容等優(yōu)點(diǎn)。
[0003] 圖1示出了為現(xiàn)有非易失性存儲(chǔ)器（捕獲電荷型存儲(chǔ)器）的剖面結(jié)構(gòu)示意圖。如 圖1所示，該非易失性存儲(chǔ)器包括襯底10'，設(shè)置于襯底10'上的柵極結(jié)構(gòu)40'，以及設(shè)置 于柵極結(jié)構(gòu)40'的兩側(cè)的襯底10'中的源極30'和漏極20'。其中，柵極結(jié)構(gòu)40'包括 依次設(shè)置于襯底1(V上的隧穿介質(zhì)層41'、捕獲電荷層42'、頂部介質(zhì)層43'和柵極材料 層44';漏極20'包括輕摻雜漏極21'和形成于輕摻雜漏極21'中的重?fù)诫s漏極23',源 極30'包括輕摻雜源極31'和形成于輕摻雜源極31'中的重?fù)诫s源極33';源極30'和 漏極20'的導(dǎo)電類(lèi)型與襯底10'的導(dǎo)電類(lèi)型相反。隧穿介質(zhì)層41'的材料可以為氧化硅， 捕獲電荷層42'的材料可以為氮化硅，頂部介質(zhì)層43'的材料可以為氧化硅，此時(shí)隧穿介 質(zhì)層4Γ、捕獲電荷層42'和頂部介質(zhì)層43'構(gòu)成了 0N0結(jié)構(gòu)。
[0004] 上述非易失性存儲(chǔ)器的工作原理為：在編程操作時(shí)，在柵極材料層44'和襯底 1(V之間施加正電壓（通常為+12V)，在源極30'和漏極20'上施加相同的低電壓（通常 為0V)，溝道中的電子發(fā)生隧穿穿過(guò)隧穿介質(zhì)層41'，存儲(chǔ)在捕獲電荷層42'中，完成電子 隧穿編程操作過(guò)程。在擦除操作時(shí)，在柵極材料層44'和襯底10'之間施加負(fù)電壓（通常 為-10V)，在源極30'和漏極20'上施加相同的低電壓（通常為0V)，即可完成捕獲電荷層 42'中捕獲的電子隧穿穿過(guò)隧穿介質(zhì)層41'進(jìn)入襯底10'的擦除操作過(guò)程。
[0005] 在上述非易失性存儲(chǔ)器的工作過(guò)程中，由于隧穿介質(zhì)層41'具有較高的能帶寬 度，使得溝道中的電子需要獲得較高的能量才能隧穿穿過(guò)隧穿介質(zhì)層41'，即在較高的編 程電壓下溝道中的電子才能隧穿穿過(guò)隧穿介質(zhì)層41'。同樣地，捕獲電荷層42'中的電子 需要獲得較高的能量才能隧穿穿過(guò)隧穿介質(zhì)層41'進(jìn)入襯底10'，即在較高的擦除電壓 下捕獲電荷層42'中的電子才能隧穿穿過(guò)隧穿介質(zhì)層41'?？梢?jiàn)，需要在柵極材料層44' 和襯底10'之間施加較高的工作電壓才能使電子隧穿穿過(guò)隧穿介質(zhì)層41'，這將導(dǎo)致非 易失性存儲(chǔ)器的讀寫(xiě)速度比較慢。針對(duì)上述問(wèn)題，目前還沒(méi)有有效的解決方案。

【發(fā)明內(nèi)容】

[0006] 本申請(qǐng)旨在提供一種非易失性存儲(chǔ)器及其制作方法，以降低非易失性存儲(chǔ)器的工 作電壓，從而提高非易失性存儲(chǔ)器的讀寫(xiě)速度。
[0007] 為了實(shí)現(xiàn)上述目的，本申請(qǐng)?zhí)峁┝艘环N非易失性存儲(chǔ)器，該非易失性存儲(chǔ)器包括： 襯底；柵極結(jié)構(gòu)，包括依次設(shè)置于襯底上的隧穿介質(zhì)層、捕獲電荷層、頂部介質(zhì)層和柵極材 料層；源極和漏極，設(shè)置于柵極結(jié)構(gòu)的兩側(cè)的襯底中，且源極和漏極的導(dǎo)電類(lèi)型與襯底的導(dǎo) 電類(lèi)型相反；摻雜半導(dǎo)體層，設(shè)置于漏極中并與捕獲電荷層相連，且摻雜半導(dǎo)體層的導(dǎo)電類(lèi) 型與漏極的導(dǎo)電類(lèi)型相反。
[0008] 進(jìn)一步地，摻雜半導(dǎo)體層位于柵極結(jié)構(gòu)的下方，且摻雜半導(dǎo)體層的上表面和捕獲 電荷層的下表面重合。
[0009] 進(jìn)一步地，摻雜半導(dǎo)體層的上表面不低于隧穿介質(zhì)層的上表面，且摻雜半導(dǎo)體層 貫穿隧穿介質(zhì)層設(shè)置。
[0010] 進(jìn)一步地，摻雜半導(dǎo)體層的上表面不高于襯底的表面，且捕獲電荷層貫穿隧穿介 質(zhì)層設(shè)置。
[0011] 進(jìn)一步地，襯底的導(dǎo)電類(lèi)型為P型，源極和漏極的導(dǎo)電類(lèi)型為N型，摻雜半導(dǎo)體層 的導(dǎo)電類(lèi)型為P型；或襯底的導(dǎo)電類(lèi)型為N型，源極和漏極的導(dǎo)電類(lèi)型為P型，摻雜半導(dǎo)體 層的導(dǎo)電類(lèi)型為N型。
[0012] 進(jìn)一步地，襯底為P型單晶硅，摻雜半導(dǎo)體層為P型多晶硅，且摻雜半導(dǎo)體層中的 摻雜元素為硼；或襯底為N型單晶硅，摻雜半導(dǎo)體層中為N型多晶硅，且摻雜半導(dǎo)體層中的 摻雜元素為磷或砷。
[0013] 進(jìn)一步地，漏極包括輕摻雜漏極和形成于輕摻雜漏極中的重?fù)诫s漏極，摻雜半導(dǎo) 體層位于輕摻雜漏極中。
[0014] 進(jìn)一步地，輕摻雜漏極中的摻雜元素的濃度為1E+14~lE+16atoms/cm3,摻雜半導(dǎo) 體層中的摻雜元素的濃度為1E+15~lE+18atoms/cm 3。
[0015] 進(jìn)一步地，隧穿介質(zhì)層為3102層，捕獲電荷層為SiN層，頂部介質(zhì)層為310 2層，柵 極材料層為N型多晶娃層或P型多晶娃層。
[0016] 本申請(qǐng)還提供了一種非易失性存儲(chǔ)器的制造方法，包括在襯底上形成由依次形成 于襯底上的隧穿介質(zhì)層、捕獲電荷層、頂部介質(zhì)層和柵極材料層構(gòu)成的柵極結(jié)構(gòu)，以及在柵 極結(jié)構(gòu)的兩側(cè)的襯底中形成導(dǎo)電類(lèi)型與襯底的導(dǎo)電類(lèi)型相反的源極和漏極的步驟，其中， 該制作方法還包括在漏極中形成與捕獲電荷層相連的、導(dǎo)電類(lèi)型與漏極的導(dǎo)電類(lèi)型相反的 摻雜半導(dǎo)體層的步驟。
[0017] 進(jìn)一步地，漏極包括輕摻雜漏極和形成于輕摻雜漏極中的重?fù)诫s漏極，源極包括 輕摻雜源極和形成于輕摻雜源極中的重?fù)诫s源極；在形成摻雜半導(dǎo)體層的步驟中，形成位 于柵極結(jié)構(gòu)下方的輕摻雜漏極中的摻雜半導(dǎo)體層。
[0018] 進(jìn)一步地，該制作方法包括以下步驟：形成基體結(jié)構(gòu)，包括襯底，形成于襯底中的 輕摻雜漏極和輕摻雜源極，以及形成于襯底上且具有與欲形成摻雜半導(dǎo)體層的位置相應(yīng)的 通孔的隧穿介質(zhì)預(yù)備層；在通孔中或位于通孔下方的襯底中形成摻雜半導(dǎo)體層；依次形成 覆蓋隧穿介質(zhì)預(yù)備層和摻雜半導(dǎo)體層的捕獲電荷預(yù)備層、頂部介質(zhì)預(yù)備層和柵極材料預(yù)備 層；依次刻蝕柵極材料預(yù)備層、頂部介質(zhì)預(yù)備層、捕獲電荷預(yù)備層、隧穿介質(zhì)預(yù)備層至露出 襯底，以形成柵極結(jié)構(gòu)；對(duì)位于柵極結(jié)構(gòu)的兩側(cè)的襯底進(jìn)行離子注入，以形成重?fù)诫s漏極和 重?fù)诫s源極。
[0019] 進(jìn)一步地，在通孔中形成摻雜半導(dǎo)體層的步驟包括：形成覆蓋通孔和隧穿介質(zhì)預(yù) 備層的摻雜半導(dǎo)體預(yù)備層；平坦化摻雜半導(dǎo)體預(yù)備層至露出隧穿介質(zhì)預(yù)備層，并將剩余摻 雜半導(dǎo)體預(yù)備層作為摻雜半導(dǎo)體層。
[0020] 進(jìn)一步地，在位于通孔下方的襯底中形成摻雜半導(dǎo)體層的步驟包括：進(jìn)行離子注 入以在位于通孔下方的襯底中形成摻雜半導(dǎo)體層。
[0021] 進(jìn)一步地，形成基體結(jié)構(gòu)的步驟包括：在襯底中形成輕摻雜漏極和輕摻雜源極； 在襯底上形成隧穿介質(zhì)預(yù)備層；刻蝕貫穿隧穿介質(zhì)預(yù)備層以形成通孔。
[0022] 進(jìn)一步地，刻蝕貫穿隧穿介質(zhì)預(yù)備層之后，繼續(xù)刻蝕襯底以使通孔延伸至襯底中。
[0023] 本申請(qǐng)通過(guò)在漏極中設(shè)置與捕獲電荷層相連且與漏極的導(dǎo)電類(lèi)型相反的摻雜半 導(dǎo)體層，并利用摻雜半導(dǎo)體層的能帶寬度明顯小于隧穿介質(zhì)層的能帶寬度的性質(zhì)，從而在 捕獲電荷層和襯底之間形成隧穿通道以使電子能夠通過(guò)隧穿通道發(fā)生隧穿，進(jìn)而降低了非 易失性存儲(chǔ)器的工作電壓，并進(jìn)一步提高了非易失性存儲(chǔ)器的讀寫(xiě)速度。
【附圖說(shuō)明】
[0024] 構(gòu)成本申請(qǐng)的一部分的說(shuō)明書(shū)附圖用來(lái)提供對(duì)本申請(qǐng)的進(jìn)一步理解，本申請(qǐng)的示 意性實(shí)施例及其說(shuō)明用于解釋本申請(qǐng)，并不構(gòu)成對(duì)本申請(qǐng)的不當(dāng)限定。在附圖中：
[0025] 圖1示出了現(xiàn)有非易失性存儲(chǔ)器的剖面結(jié)構(gòu)示意圖；
[0026] 圖2a示出了本申請(qǐng)的一種實(shí)施方式所提供的非易失性存儲(chǔ)器的剖面結(jié)構(gòu)示意 圖；
[0027] 圖2b示出了本申請(qǐng)的另一種實(shí)施方式所提供的非易失性存儲(chǔ)器的剖面結(jié)構(gòu)示意 圖；
[0028] 圖3示出了在本申請(qǐng)優(yōu)選實(shí)施方式所提供的非易失性存儲(chǔ)器的制造方法的流程 不意圖；
[0029] 圖4示出了在本申請(qǐng)的一種優(yōu)選實(shí)施方式所提供的非易失性存儲(chǔ)器的制造方法 中，形成包括襯底，形成于襯底中的輕摻雜漏極和輕摻雜源極，以及形成于襯底上且具有與 欲形成摻雜半導(dǎo)體層的位置相應(yīng)的通孔的隧穿介質(zhì)預(yù)備層的基體結(jié)構(gòu)后的基體的剖面結(jié) 構(gòu)示意圖；
[0030] 圖5示出了形成覆蓋圖4所示的通孔和隧穿介質(zhì)預(yù)備層的摻雜半導(dǎo)體預(yù)備層后的 基體的剖面結(jié)構(gòu)示意圖；
[0031] 圖6示出了平坦化圖5所示的摻雜半導(dǎo)體預(yù)備層至露出隧穿介質(zhì)預(yù)備層，并將剩 余摻雜半導(dǎo)體預(yù)備層作為摻雜半導(dǎo)體層后的基體的剖面結(jié)構(gòu)示意圖；