專利名稱：超級(jí)結(jié)器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種超級(jí)結(jié)器件；本發(fā)明還涉及一種超級(jí)結(jié)器件的制造方法。
背景技術(shù)：
超級(jí)結(jié)MOSFET采用新的耐壓層結(jié)構(gòu)，利用一系列的交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層來在截止?fàn)顟B(tài)下在較低電壓下就將所述P型半導(dǎo)體薄層和N型半導(dǎo)體薄層耗盡，實(shí)現(xiàn)電荷相互補(bǔ)償，從而使P型半導(dǎo)體薄層和N型半導(dǎo)體薄層在高摻雜濃度下能實(shí)現(xiàn)高的擊穿電壓，從而同時(shí)獲得低導(dǎo)通電阻和高擊穿電壓，打破傳統(tǒng)功率MOSFET理論極限。在美國(guó)專利US5216275中，以上的交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層是與N+襯底相連的；在美國(guó)專利US6630698B1中，中間的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層與N+襯底可以有大于O的間隔?，F(xiàn)有技術(shù)中，P型半導(dǎo)體薄層和N型半導(dǎo)體薄層的形成一種是通過外延成長(zhǎng)然后進(jìn)行光刻和注入，多次反復(fù)該過程得到需要的厚度的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層，這種工藝在600V以上的MOSFET中，一般需要重復(fù)5次以上，生產(chǎn)成本和生產(chǎn)周期長(zhǎng)。另一種是通過一次生長(zhǎng)一種類型的需要厚度的外延之后，進(jìn)行溝槽的刻蝕，之后在溝槽中填入相反類型的硅；該方法工藝成本和工藝周期短；但如果該薄層與襯底之間有一定的厚度，由于溝槽的刻蝕有一定的工藝變化，溝槽深度也就易于發(fā)生變化，因此造成器件反向擊穿電壓變化范圍較大；同時(shí)，在同樣的外延厚度下，當(dāng)P型半導(dǎo)體薄層和N型半導(dǎo)體薄層不接觸到N+襯底時(shí)器件的反向擊穿電壓會(huì)比P型半導(dǎo)體薄層和N型半導(dǎo)體薄層接觸到N+襯底的反向擊穿電壓低。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種超級(jí)結(jié)器件，能提高器件的抗過電流沖擊能力和該能力的一致性。為此，本發(fā)明還提供一種超級(jí)結(jié)器件的制造方法。為解決上述技術(shù)問題，本發(fā)明提供一種超級(jí)結(jié)器件，在一 N+硅基片上形成有一 N型硅外延層，超級(jí)結(jié)器件的中間區(qū)域?yàn)殡娏髁鲃?dòng)區(qū)，所述電流流動(dòng)區(qū)包含多個(gè)交替排列的形成于所述N型硅外延層中的P型薄層和N型薄層；所述終端保護(hù)結(jié)構(gòu)環(huán)繞于所述電流流動(dòng)區(qū)的外周，所述終端保護(hù)結(jié)構(gòu)包括多個(gè)環(huán)繞于所述電流流動(dòng)區(qū)的外周且交替排列的形成于所述N型硅外延層中的P型薄層和N型薄層；所述終端保護(hù)結(jié)構(gòu)分成2區(qū)和3區(qū)，所述2區(qū)和所述3區(qū)都包括多個(gè)所述P型薄層和所述N型薄層，其中所述2區(qū)位于內(nèi)側(cè)并和所述電流流動(dòng)區(qū)鄰近，所述3區(qū)位于所述2區(qū)的外側(cè)。所述電流流動(dòng)區(qū)的所有的所述P型薄層的寬度相同、所有的所述N型薄層的寬度也相同。兩個(gè)相鄰的所述P型薄層和所述N型薄層之間的寬度比值為薄層寬度比，所述電流流動(dòng)區(qū)的各處的薄層寬度比都相同；至少部分的所述終端保護(hù)結(jié)構(gòu)的薄層寬度比小于所述電流流動(dòng)區(qū)的薄層寬度比。相鄰的所述P型薄層的寬度和P型雜質(zhì)濃度的積和所述N型薄層的寬度和N型雜質(zhì)濃度的積的比值為雜質(zhì)總量比，所述電流流動(dòng)區(qū)的各處的所述雜質(zhì)總量比都相同；所述終端保護(hù)結(jié)構(gòu)的各處的所述雜質(zhì)總量比都小于等于所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比，且至少部分的所述終端保護(hù)結(jié)構(gòu)的所述雜質(zhì)總量比小于所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比。在所有的所述P型薄層中，至少一個(gè)位于所述終端保護(hù)結(jié)構(gòu)中的所述P型薄層的底部不和所述N+硅基片接觸。進(jìn)一步的改進(jìn)是，至少部分的所述終端保護(hù)結(jié)構(gòu)的所述雜質(zhì)總量比為第一比值，該第一比值為1.0 1.1 ;所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比為第二比值，所述第二比值大于所述第一比值的1.05倍。進(jìn)一步的改進(jìn)是，兩個(gè)相鄰的所述P型薄層和所述N型薄層的寬度的和為步進(jìn)，所述終端保護(hù)結(jié)構(gòu)的所述3區(qū)中的步進(jìn)小于所述電流流動(dòng)區(qū)的步進(jìn)，至少部分的所述3區(qū)的所述雜質(zhì)總量比為第一比值，該第一比值為1.0 1.1 ;所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比為第二比值，所述第二比值大于所述第一比值的1.05倍。進(jìn)一步的改進(jìn)是，兩個(gè)相鄰的所述P型薄層和所述N型薄層的寬度的和為步進(jìn)，所述終端保護(hù)結(jié)構(gòu)的所述3區(qū)中的步進(jìn)小于所述電流流動(dòng)區(qū)的步進(jìn)、所述2區(qū)中至少有部分相鄰的所述P型薄層和所述N型薄層的步進(jìn)小于所述電流流動(dòng)區(qū)的步進(jìn)；至少部分的所述3區(qū)的所述雜質(zhì)總量比為第一比值，該第一比值為1.0 1.1，至少部分的所述2區(qū)的所述雜質(zhì)總量比為第三比值，所述第三比值小于等于所述第一比值的1.05倍；所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比為第二比值，所述第二比值大于所述第一比值的1.05倍。進(jìn)一步的改進(jìn)是，在所述電流流動(dòng)區(qū)中，一 P型背柵形成于各所述P型薄層上部或所述P型背柵形成于各所述P型薄層上部并延伸到各所述P型薄層上部?jī)蓚?cè)的所述N型薄層中，一源區(qū)形成于各所述P型背柵中，在所述電流流動(dòng)區(qū)的所述N型硅外延層上部形成有柵氧、柵極以及源極，在所述N+硅基片的背面形成有漏極。所述終端保護(hù)結(jié)構(gòu)還包括至少一 P型環(huán)、一溝道截止環(huán)、一終端介質(zhì)膜、至少一多晶硅場(chǎng)板；所述P型環(huán)、所述P型薄層和所述溝道截止環(huán)都呈環(huán)狀結(jié)構(gòu)、并由內(nèi)往外依次環(huán)繞于所述電流流動(dòng)區(qū)的外周。所述P型環(huán)形成于所述終端保護(hù)結(jié)構(gòu)區(qū)域的所述N型硅外延層的表面層中且和所述最外側(cè)P型區(qū)域相鄰；所述P型環(huán)覆蓋于所述2區(qū)的所述P型薄層和所述N型薄層的上部。所述溝道截止環(huán)形成于最外側(cè)P型薄層外側(cè)的所述N型硅外延層的表面層中。所述終端介質(zhì)膜形成于所述終端保護(hù)結(jié)構(gòu)區(qū)域的所述N型硅外延層上并和所述電流流動(dòng)區(qū)的外側(cè)邊緣相隔一定距離，所述終端介質(zhì)膜的靠近所述電流流動(dòng)區(qū)的一側(cè)具有一臺(tái)階結(jié)構(gòu)。所述多晶硅場(chǎng)板完全覆蓋所述臺(tái)階結(jié)構(gòu)并覆蓋部分所述終端介質(zhì)膜、并延伸到所述電流流動(dòng)區(qū)的外側(cè)邊緣到所述終端介質(zhì)膜之間的區(qū)域上。一層間膜形成于所述終端保護(hù)結(jié)構(gòu)區(qū)域的所述N型硅外延層、所述終端介質(zhì)膜和所述多晶硅場(chǎng)板上。為解決上述技術(shù)問題，本發(fā)明提供一種超級(jí)結(jié)器件的制造方法，包括如下步驟:
步驟一、在一 N+硅基片上形成N型硅外延層，在所述N型硅外延層上形成電流流動(dòng)區(qū)的P型背柵以及終端保護(hù)結(jié)構(gòu)區(qū)域的P型環(huán)。步驟二、利用光刻刻蝕在所述電流流動(dòng)區(qū)和所述終端保護(hù)結(jié)構(gòu)區(qū)域的所述N型硅外延層上形成溝槽；所述溝槽的寬度和后續(xù)形成的P型薄層的寬度相同，相鄰的所述溝槽之間的間距和后續(xù)形成的N型薄層相同；在所有的所述溝槽中，至少一個(gè)位于所述終端保護(hù)結(jié)構(gòu)中的所述溝槽的底部不和所述N+硅基片接觸。步驟三、在所述溝槽中形成P型硅并將所述N型硅外延層表面的硅去掉，從而在所述電流流動(dòng)區(qū)和所述終端保護(hù)結(jié)構(gòu)區(qū)域分別形成交替排列的所述P型薄層和所述N型薄層；所述電流流動(dòng)區(qū)的所有的所述P型薄層的寬度相同、所有的所述N型薄層的寬度也相同；兩個(gè)相鄰的所述P型薄層和所述N型薄層之間的寬度比值為薄層寬度比，所述電流流動(dòng)區(qū)的各處的薄層寬度比都相同；至少部分的所述終端保護(hù)結(jié)構(gòu)的薄層寬度比小于所述電流流動(dòng)區(qū)的薄層寬度比。相鄰的所述P型薄層的寬度和P型雜質(zhì)濃度的積和所述N型薄層的寬度和N型雜質(zhì)濃度的積的比值為雜質(zhì)總量比，所述電流流動(dòng)區(qū)的各處的所述雜質(zhì)總量比都相同；所述終端保護(hù)結(jié)構(gòu)的各處的所述雜質(zhì)總量比都小于等于所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比，且至少部分的所述終端保護(hù)結(jié)構(gòu)的所述雜質(zhì)總量比小于所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比。步驟四、淀積介質(zhì)膜并利用光刻刻蝕在所述終端保護(hù)結(jié)構(gòu)區(qū)域形成終端介質(zhì)膜；所述終端介質(zhì)膜的靠近所述電流流動(dòng)區(qū)的一側(cè)具有一臺(tái)階結(jié)構(gòu)。步驟五、在所述N+硅基片上形成柵氧和多晶硅，利用光刻刻蝕在所述電流流動(dòng)區(qū)形成由所述多晶硅組成的柵極圖形，在所述終端保護(hù)結(jié)構(gòu)區(qū)域形成至少一多晶硅場(chǎng)板，所述多晶硅場(chǎng)板完全覆蓋所述臺(tái)階結(jié)構(gòu)并覆蓋部分所述終端介質(zhì)膜、并延伸到所述電流流動(dòng)區(qū)的外側(cè)邊緣到所述終端介質(zhì)膜之間的區(qū)域上。步驟六、利用光刻和離子注入工藝形成源區(qū)和溝道截止環(huán)。步驟七、淀積形成層間膜。步驟八、進(jìn)行光刻刻蝕形成接觸孔。步驟九、進(jìn)行P+離子注入形成所述P型背柵和后續(xù)金屬層的歐姆接觸。步驟十、在所述N+硅基片表面淀積金屬層，并進(jìn)行光刻刻蝕形成所述源極和所述柵極的電極圖形。步驟^^一、對(duì)所述N+硅基片進(jìn)行背面減薄。步驟十二、在所述N+硅基片背面進(jìn)行金屬化形成漏極。進(jìn)一步的改進(jìn)是，所述步驟二中至少包括兩種不同寬度的所述溝槽，不同寬度的所述溝槽對(duì)應(yīng)的深度也不同。更優(yōu)選擇為，所述溝槽包括寬度為5微米 6微米的值以及2微米 3微米的值；刻蝕后，5微米 6微米的值的所述溝槽的深度為32微米 37微米、2微米 3微米的值的所述溝槽的深度為15微米 28微米。本發(fā)明超級(jí)結(jié)器件通過使終端保護(hù)結(jié)構(gòu)保持P/N薄層即P型薄層和N型薄層的最佳平衡，使器件終端的擊穿 電壓高于器件單元的反向擊穿電壓。而在單元區(qū)即電流流動(dòng)區(qū)，保證P/N薄層中P型摻雜總量多于N型摻雜總量，從而能提高器件的抗電流沖擊能力和該能力的一致性。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明:圖1是本發(fā)明實(shí)施例超級(jí)結(jié)器件的終端保護(hù)結(jié)構(gòu)的俯視圖；圖2-圖4是本發(fā)明實(shí)施例一至三超級(jí)結(jié)器件的終端保護(hù)結(jié)構(gòu)的沿圖1中AA’的截面圖。
具體實(shí)施例方式如圖1所示，是本發(fā)明實(shí)施例超級(jí)結(jié)器件的俯視圖。在俯視圖上，本發(fā)明實(shí)施例可以分為I區(qū)、2區(qū)和3區(qū)。I區(qū)為超級(jí)結(jié)器件的中間區(qū)域?yàn)殡娏髁鲃?dòng)區(qū)，所述電流流動(dòng)區(qū)包含交替排列的形成于所述N型硅外延層2中的P型區(qū)域25和N型區(qū)域，所述P型區(qū)域25也即形成于所述電流流動(dòng)區(qū)中的P型薄層、所述N型區(qū)域也即形成于所述電流流動(dòng)區(qū)中的N型薄層；在所述電流流動(dòng)區(qū)電流會(huì)通過N型區(qū)域由源極經(jīng)過溝道到達(dá)漏極，而所述P型區(qū)域25是在反向截止?fàn)顟B(tài)下與所述N型區(qū)域形成耗盡區(qū)一起承受電壓。2區(qū)和3區(qū)為所述超級(jí)結(jié)器件的終端保護(hù)結(jié)構(gòu)區(qū)域，在器件導(dǎo)通時(shí)所述終端保護(hù)結(jié)構(gòu)不提供電流，在反向截止?fàn)顟B(tài)用于承擔(dān)從I區(qū)外周單元即外周P型區(qū)域25的表面到器件最外端表面襯底的電壓該電壓為橫向電壓和從I區(qū)外周單元表面到襯底的電壓該電壓為縱向電壓。2區(qū)中有至少一個(gè)P型環(huán)24，圖1中為一個(gè)P型環(huán)24，該P(yáng)型環(huán)24 —般與I區(qū)的P型背柵連接在一起；在2區(qū)中還具有用于減緩表面電場(chǎng)急劇變化的多晶場(chǎng)板片Pl和金屬場(chǎng)板P2，以及P型柱23 ；2區(qū)中也可以不設(shè)置所述金屬場(chǎng)板P2。3區(qū)是由P型柱23與由N型硅外延層組成的N型柱交替形成的電壓承擔(dān)區(qū)，所述P型柱23也即形成于所述終端保護(hù)結(jié)構(gòu)中的P型薄層、所述N型柱也即形成于所述終端保護(hù)結(jié)構(gòu)中的N型薄層；3區(qū)中有金屬場(chǎng)板P2，3區(qū)中也可以不設(shè)置所述金屬場(chǎng)板P2 ；3區(qū)中可以有P型環(huán)24也可以沒有，有P型環(huán)24時(shí)該處的P型環(huán)是不與電流流動(dòng)區(qū)的P型背柵連接相連的(懸浮的)；在3區(qū)的最外端有溝道截止環(huán)21，所述溝道截止環(huán)21由N+注入?yún)^(qū)或N+注入?yún)^(qū)再加形成于其上的介質(zhì)或介質(zhì)加上金屬構(gòu)成；在所述P型柱23在四個(gè)角處可以有附加的小P型柱22，用以更好的實(shí)現(xiàn)電荷平衡。由圖1可以看出，所述電流流動(dòng)區(qū)的單元結(jié)構(gòu)即所述P型區(qū)域25和N型區(qū)域都為四方形結(jié)構(gòu)，即由四方形的所述P型區(qū)域25和N型區(qū)域在二維方向上整齊排列組成所述電流流動(dòng)區(qū)的單元陣列。所述終端保護(hù)結(jié)構(gòu)環(huán)繞于所述電流流動(dòng)區(qū)的外周且所述P型環(huán)24、所述P型柱23和所述溝道截止環(huán)21都呈四方形的環(huán)狀結(jié)構(gòu)，也可以呈四方形的四角有圓弧的環(huán)狀結(jié)構(gòu)。所述P型區(qū)域25和N型區(qū)域也能為六邊形、八邊形和其它形狀，所述P型區(qū)域25和N型區(qū)域的排列方式也能在X，和Y方向進(jìn)行一定的錯(cuò)位；只要保證整個(gè)排列是按一定的規(guī)則，進(jìn)行重復(fù)出現(xiàn)就可以。所述P型區(qū)域25和N型區(qū)域也能為條形結(jié)構(gòu)，排列在一維方向上。圖1中四角的附加的小P型柱22，可按照局域電荷平衡最佳化的要求來設(shè)計(jì)，如果所述P型柱23的寬度為a，所述P型柱23和所述P型柱23之間的距離也為a，那么所述小P型柱22能采用邊長(zhǎng)為0.3 0.5a的方型P型孔。如圖2所示，是本發(fā)明實(shí)施例一超級(jí)結(jié)器件的沿圖1中AA’的截面圖。在一 N+硅基片I上形成有一 N型硅外延層2，I區(qū)為本發(fā)明實(shí)施例一超級(jí)結(jié)器件的中間區(qū)域?yàn)殡娏髁鲃?dòng)區(qū)，所述電流流動(dòng)區(qū)包含交替排列的形成于所述N型硅外延層2中的P型區(qū)域25和N型區(qū)域，所述P型區(qū)域25即為圖3中形成于溝槽41中的P型柱51 P型背柵3形成于各所述P型區(qū)域25上部或所述P型背柵3形成于各所述P型區(qū)域25上部并延伸到各所述P型區(qū)域25上部?jī)蓚?cè)的所述N型區(qū)域中；一源區(qū)11形成于各所述P型背柵3中，所述源區(qū)11由N+注入?yún)^(qū)組成；在所述電流流動(dòng)區(qū)的所述N型硅外延層2上部形成有柵氧7、柵極即由多晶硅柵8引出以及源極即由源區(qū)11引出，金屬層13通過接觸孔10和所述多晶硅柵8或所述源區(qū)11引出所述柵極或源極，P+離子注入?yún)^(qū)12在所述P型背柵3和后續(xù)金屬層間形成歐姆接觸；在所述N+硅基片I的背面形成有背面金屬層14并引出漏極。2區(qū)和3區(qū)為本發(fā)明實(shí)施例一超級(jí)結(jié)器件的終端保護(hù)結(jié)構(gòu)區(qū)域。本發(fā)明實(shí)施例一超級(jí)結(jié)器件的終端保護(hù)結(jié)構(gòu)繞于所述電流流動(dòng)區(qū)的外周并包括至少一 P型環(huán)24，多個(gè)P型柱23，一溝道截止環(huán)21，一終端介質(zhì)膜6、至少一多晶硅場(chǎng)板Pl以及金屬場(chǎng)板P2 ；2區(qū)和3區(qū)中也可以不設(shè)置所述金屬場(chǎng)板P2，本發(fā)明實(shí)施例一中設(shè)置了 2個(gè)所述金屬場(chǎng)板P2。所述P型柱23在2區(qū)為形成于溝槽42中的P型柱52、3區(qū)內(nèi)側(cè)的P型柱23為形成于溝槽43中的P型柱53、3區(qū)外側(cè)的P型柱23為形成于溝槽44中的P型柱54。所述P型柱51、P型柱52、P型柱53和P型柱54的底部都不穿透所述N型硅外延層2、其都不和所述N+硅基片I接觸。所述P型柱51、P型柱52、P型柱53和P型柱54都是由填充于溝槽中的P型硅組成。各所述P型柱52、53、54依次排列于所述電流流動(dòng)區(qū)的最外側(cè)P型區(qū)域25和所述溝道截止環(huán)21間，各所述P型柱23和各所述P型柱23間的N型硅外延層組成P型柱和N型柱交替式結(jié)構(gòu)也即P型薄層和N型薄層交替式結(jié)構(gòu)。所述電流流動(dòng)區(qū)的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5.3微米，所有的所述N型薄層的寬度WN_2也相同、且為7.7微米。所述終端保護(hù)結(jié)構(gòu)的所有的所述P型薄層即所述P型柱52、53和54的寬度WP_2、WP_3相同且為5微米，所有的所述N型薄層的寬度H也相同、且為8微米。兩個(gè)相鄰的所述P型薄層和所述N型薄層之間的寬度比值為薄層寬度比，由上可知，所述電流流動(dòng)區(qū)的各處的薄層寬度比都為5.3: 7.7；所述終端保護(hù)結(jié)構(gòu)的各處的薄層寬度比都為5: 8，都小于所述電流流動(dòng)區(qū)的薄層寬度比。兩個(gè)相鄰的所述P型薄層和所述N型薄層的寬度的和為步進(jìn)，由上可知，所述電流流動(dòng)區(qū)的各處的步進(jìn)等于所述終端保護(hù)結(jié)構(gòu)的各處的步進(jìn)，即都為13微米。相鄰的所述P型薄層的寬度和P型雜質(zhì)濃度的積和所述N型薄層的寬度和N型雜質(zhì)濃度的積的比值為雜質(zhì)總量比，所述電流流動(dòng)區(qū)的各處的所述雜質(zhì)總量比都相同；所述終端保護(hù)結(jié)構(gòu)的各處的所述雜質(zhì)總量比都小于等于所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比，且至少部分的所述終端保護(hù)結(jié)構(gòu)的所述雜質(zhì)總量比小于所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比。當(dāng)所述終端保護(hù)結(jié)構(gòu)的各處的所述雜質(zhì)總量比達(dá)到最佳的電荷平衡時(shí)，所述電流流動(dòng)區(qū)的各處的所述雜質(zhì)總量比為1.1: 1，即在電流流動(dòng)區(qū)中，所述P型薄層即所述P型柱51中的P型雜質(zhì)總量要較和其相鄰的所述N型薄層的N型雜質(zhì)總量多，這樣就有利于提高器件在感性負(fù)載電路中關(guān)斷時(shí)的抗電流沖擊能力。所述P型環(huán)24形成于所述終端保護(hù)結(jié)構(gòu)區(qū)域的2區(qū)中的所述N型硅外延層2的表面層中且和所述最外側(cè)P型區(qū)域25相鄰。所述P型環(huán)24覆蓋有多個(gè)所述P型柱52。所述P型環(huán)24的摻雜濃度大于所述P型柱52的摻雜濃度。所述P型環(huán)24從所述電流流動(dòng)區(qū)中最外側(cè)P型區(qū)域25往外覆蓋至少一個(gè)所述P型柱52和一個(gè)相鄰的所述N型柱。所述P型環(huán)24的雜質(zhì)工藝條件和所述P型背柵3的雜質(zhì)工藝條件相同即所述P型環(huán)24和所述P型背柵3是同時(shí)注入形成，所述P型環(huán)24也可以采用單獨(dú)一次注入形成。所述溝道截止環(huán)21形成于最外側(cè)P型柱54外側(cè)的所述N型硅外延層2的表面層中。所述終端介質(zhì)膜6形成于所述終端保護(hù)結(jié)構(gòu)區(qū)域的所述N型硅外延層2上，所述終端介質(zhì)膜6的靠近所述電流流動(dòng)區(qū)的一側(cè)具有一臺(tái)階結(jié)構(gòu)，所述終端介質(zhì)膜6覆蓋了所述臺(tái)階結(jié)構(gòu)底部的P型柱到所述最外側(cè)P型柱間的所有所述P型柱23。所述臺(tái)階結(jié)構(gòu)的傾斜角為10度 75度。所述多晶硅場(chǎng)板Pl形成于所述終端介質(zhì)膜6上，所述多晶硅場(chǎng)板Pl完全覆蓋所述臺(tái)階結(jié)構(gòu)并覆蓋部分所述終端介質(zhì)膜6。所述多晶硅場(chǎng)板Pl還延伸到所述電流流動(dòng)區(qū)的外側(cè)到所述臺(tái)階結(jié)構(gòu)間的所述N型硅外延層2上、且所述多晶硅場(chǎng)板Pl的延伸部分覆蓋有一個(gè)或多個(gè)所述P型柱23，所述多晶硅場(chǎng)板Pl的延伸部分和其底部的所述N型硅外延層2間隔離有柵氧7和第二介質(zhì)層7A，所述第二介質(zhì)層7A的厚度大于所述柵氧7的厚度。所述第二介質(zhì)層7A覆蓋了位于2區(qū)中的各所述P型柱52。所述多晶硅場(chǎng)板Pl和所述多晶硅柵8相連接。一層間膜9形成于所述終端保護(hù)結(jié)構(gòu)區(qū)域的所述N型硅外延層2、所述終端介質(zhì)膜6和所述多晶硅場(chǎng)板Pl上，I區(qū)中也形成有所述層間膜9并隔離于所述電流流動(dòng)區(qū)和金屬層間。2區(qū)和3區(qū)中，多個(gè)金屬場(chǎng)板P2本實(shí)施一中有2個(gè)形成在所述層間膜9上，所述金屬場(chǎng)板P2由金屬層13光刻刻蝕而成,各所述金屬場(chǎng)板P2分別位于所述P型環(huán)24上或所述P型柱53、54或所述溝道隔離環(huán)21上的所述層間膜6上，其中一個(gè)所述金屬場(chǎng)板P2完全覆蓋于所述臺(tái)階結(jié)構(gòu)上即Tl框中的所述金屬場(chǎng)板P2完全覆蓋于所述臺(tái)階結(jié)構(gòu)上。Tl框中的所述金屬場(chǎng)板P2和源極相相隔一段距離且不連接，Tl框中的所述金屬場(chǎng)板P2的一部分完全覆蓋了所述P型環(huán)24。所述多晶硅場(chǎng)板Pl和位于其上所述金屬場(chǎng)板P2不相連，兩者間也可以通過一接觸孔10相連。在3區(qū)的最外端有所述溝道截止環(huán)21，所述溝道截止環(huán)21由N+注入?yún)^(qū)或N+注入?yún)^(qū)再加形成于其上的金屬構(gòu)成，本發(fā)明實(shí)施例中所述溝道截止環(huán)21的N+注入?yún)^(qū)和所述源區(qū)11的形成工藝相同；在本發(fā)明實(shí)施例一中所述溝道截止環(huán)21上形成有金屬場(chǎng)板P2、并通過接觸孔10和所述金屬場(chǎng)板P2連接；所述溝道截止環(huán)21也可以和其上的所述金屬場(chǎng)板P2不連接從而使該金屬場(chǎng)板P2懸浮，該金屬場(chǎng)板P2也可以設(shè)置多晶硅場(chǎng)板P1，本發(fā)明實(shí)施例一中未設(shè)置多晶娃場(chǎng)板Pl。如圖3所示，是本發(fā)明實(shí)施例二超級(jí)結(jié)器件的沿圖1中AA’的截面圖。本發(fā)明實(shí)施例二和實(shí)施例一的區(qū)別是:所述電流流動(dòng)區(qū)的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5.3微米，所有的所述N型薄層的寬度WN_2也相同、且為7.7微米。所述終端保護(hù)結(jié)構(gòu)的所述2區(qū)中的所述P型薄層即所述P型柱52的寬度Wp_2相同且為5微米，所述2區(qū)中的所述N型薄層的寬度WN_2也相同、且為8微米。所述終端保護(hù)結(jié)構(gòu)的所述3區(qū)中的所述P型薄層即所述P型柱53和54的寬度Wp_3相同且為2.5微米，所述3區(qū)中的所述N型薄層的寬度WN_3也相同、且為4微米。由上可知，所述電流流動(dòng)區(qū)的各處的薄層寬度比都為5.3: 7.7;所述終端保護(hù)結(jié)構(gòu)的各處的薄層寬度比都為5: 8，都小于所述電流流動(dòng)區(qū)的薄層寬度比。兩個(gè)相鄰的所述P型薄層和所述N型薄層的寬度的和為步進(jìn)，由上可知，所述電流流動(dòng)區(qū)的各處的步進(jìn)都為13微米；所述終端保護(hù)結(jié)構(gòu)的3區(qū)中的步進(jìn)為6.5微米，要小于所述電流流動(dòng)區(qū)的各處的步進(jìn)。當(dāng)所述終端保護(hù)結(jié)構(gòu)的各處的所述雜質(zhì)總量比達(dá)到最佳的電荷平衡時(shí)，所述電流流動(dòng)區(qū)的各處的所述雜質(zhì)總量比為1.1: 1，即在電流流動(dòng)區(qū)中，所述P型薄層即所述P型柱51中的P型雜質(zhì)總量要較和其相鄰的所述N型薄層的N型雜質(zhì)總量多，這樣就有利于提高器件在感性負(fù)載電路中關(guān)斷時(shí)的抗電流沖擊能力。由于刻蝕的微負(fù)載效應(yīng)，在所述電流流動(dòng)區(qū)中溝槽深度為36微米時(shí)，3區(qū)中溝槽深度為26微米，比2區(qū)中的36微米的溝槽深度小，3區(qū)與2區(qū)一起在器件終端形成一個(gè)緩變的P/N結(jié)，提高器件終端的反向擊穿電壓。如圖3所示，是本發(fā)明實(shí)施例三超級(jí)結(jié)器件的沿圖1中AA’的截面圖。本發(fā)明實(shí)施例三和實(shí)施例一的區(qū)別是:所述電流流動(dòng)區(qū)的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5微米，所有的所述N型薄層的寬度WN_2也相同、且為8微米。所述終端保護(hù)結(jié)構(gòu)的所述2區(qū)中的所述P型薄層即所述P型柱52的寬度Wp_2相同且為5微米，所述2區(qū)中的所述N型薄層的寬度WN_2也相同、且為8微米。所述終端保護(hù)結(jié)構(gòu)的所述3區(qū)中的所述P型薄層即所述P型柱53和54的寬度Wp_3相同且為2.5微米，所述3區(qū)中的所述N型薄層的寬度WN_3也相同、且為4.3微米。由上可知，所述電流流動(dòng)區(qū)的各處的薄層寬度比都為5: 8;所述終端保護(hù)結(jié)構(gòu)的2區(qū)中的各處的薄層寬度比都為5: 8，都等于所述電流流動(dòng)區(qū)的薄層寬度比；所述終端保護(hù)結(jié)構(gòu)的3區(qū)中的各處的薄層寬度比都為5: 8.6，都小于所述電流流動(dòng)區(qū)的薄層寬度比。兩個(gè)相鄰的所述P型薄層和所述N型薄層的寬度的和為步進(jìn)，由上可知，所述電流流動(dòng)區(qū)的各處的步進(jìn)都為13微米；所述終端保護(hù)結(jié)構(gòu)的3區(qū)中的步進(jìn)為6.8微米，要小于所述電流流動(dòng)區(qū)的各處的步進(jìn)。當(dāng)所述終端保護(hù)結(jié)構(gòu)的所述3區(qū)中的所述雜質(zhì)總量比達(dá)到最佳的電荷平衡時(shí)，所述電流流動(dòng)區(qū)的各處的所述雜質(zhì)總量比為1.07: 1，即在電流流動(dòng)區(qū)中，所述P型薄層即所述P型柱51中的P型雜質(zhì)總量要較和其相鄰的所述N型薄層的N型雜質(zhì)總量多，這樣就有利于提高器件在感性負(fù)載電路中關(guān)斷時(shí)的抗電流沖擊能力。由于刻蝕的微負(fù)載效應(yīng)，在所述電流流動(dòng)區(qū)中溝槽深度為36微米時(shí)，3區(qū)中溝槽深度為26微米，比2區(qū)中的36微米的溝槽深度小，3區(qū)與2區(qū)一起在器件終端形成一個(gè)緩變的P/N結(jié)，提高器件終端的反向擊穿電壓。如圖4所示，是本發(fā)明實(shí)施例四超級(jí)結(jié)器件的沿圖1中AA’的截面圖。本發(fā)明實(shí)施例四和實(shí)施例一的區(qū)別是:所述電流流動(dòng)區(qū)的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5微米，所有的所述N型薄層的寬度WN_2也相同、且為8微米。所述2區(qū)中的所述P型薄層的寬度包括兩種，最里面即和所述電流流動(dòng)區(qū)鄰接的一個(gè)所述P型薄層即所述P型柱52的寬度Wp_2相同且為5微米，其它的所述P型薄層為2.5微米。所述2區(qū)中5微米的所述P型薄層的對(duì)應(yīng)的所述N型薄層的寬度為6.15微米，2.5微米的所述P型薄層的對(duì)應(yīng)的所述N型薄層的寬度為4.3微米。所述終端保護(hù)結(jié)構(gòu)的所述3區(qū)中的所述P型薄層即所述P型柱53和54的寬度Wp_3相同且為2.5微米，所述3區(qū)中的所述N型薄層的寬度WN_3也相同、且為4.3微米。
由上可知，所述電流流動(dòng)區(qū)的各處的薄層寬度比都為5: 8;所述終端保護(hù)結(jié)構(gòu)的2區(qū)中的最里側(cè)的薄層寬度比都為5: 6.15，其它的薄層寬度比都為5: 8.6;所述終端保護(hù)結(jié)構(gòu)的3區(qū)中的各處的薄層寬度比都為5: 8.6，都小于所述電流流動(dòng)區(qū)的薄層寬度比。所述電流流動(dòng)區(qū)的各處的步進(jìn)都為13微米；所述終端保護(hù)結(jié)構(gòu)的2區(qū)中的步進(jìn)包括11.15微米和6.5微米兩種，要小于所述電流流動(dòng)區(qū)的各處的步進(jìn)；所述終端保護(hù)結(jié)構(gòu)的3區(qū)中的步進(jìn)為6.5微米，要小于所述電流流動(dòng)區(qū)的各處的步進(jìn)。當(dāng)所述終端保護(hù)結(jié)構(gòu)的所述3區(qū)中的所述雜質(zhì)總量比達(dá)到最佳的電荷平衡時(shí)，所述電流流動(dòng)區(qū)的各處的所述雜質(zhì)總量比為1.07: 1，即在電流流動(dòng)區(qū)中，所述P型薄層即所述P型柱51中的P型雜質(zhì)總量要較和其相鄰的所述N型薄層的N型雜質(zhì)總量多，這樣就有利于提高器件在感性負(fù)載電路中關(guān)斷時(shí)的抗電流沖擊能力。由于刻蝕的微負(fù)載效應(yīng)，在所述電流流動(dòng)區(qū)中溝槽深度為36微米時(shí)，3區(qū)中溝槽深度為26微米，比2區(qū)中的36微米的溝槽深度小，3區(qū)與2區(qū)一起在器件終端形成一個(gè)緩變的P/N結(jié)，提高器件終端的反向擊穿電壓。在上述實(shí)施例一至三中，在兩種不同步進(jìn)的P/N薄層即所述P型薄層和所述N型薄層的相接的位置處，如果一種P/N薄層的P型薄層和N型薄層的寬度分別為Wlri和Wn_1;另一種P/N薄層的P型薄層和N型薄層的寬度為Wp_2和Wn_2，那么比鄰的兩個(gè)不同寬度的P薄層之間的N薄層的寬度應(yīng)為(WnJWlrf) /2，對(duì)于如圖2 圖4所示的各種結(jié)構(gòu)的器件，當(dāng)器件的擊穿電壓為500V 600V時(shí)，其中所述N型硅外延層2的厚度約為45微米，所述N型硅外延層2的摻雜濃度為1E15CM_3。柵氧7的厚度800埃 1200埃，多晶硅8的厚度為3000埃 0000埃，所述終端介質(zhì)膜6的厚度為5000埃 15000埃，所述層間膜9的厚度為5000埃 15000埃。如圖2 圖4所示，本發(fā)明實(shí)施例一所述超級(jí)結(jié)器件的制造方法包括如下步驟:步驟一、在一 N+娃基片I上形成N型娃外延層2,所述N型娃外延層2的厚度約為45微米；在所述N型硅外延層2上形成電流流動(dòng)區(qū)即I區(qū)的P型背柵3以及終端保護(hù)結(jié)構(gòu)區(qū)域的P型環(huán)24。步驟二、利用光刻刻蝕在所述電流流動(dòng)區(qū)即I區(qū)形成溝槽41，和在所述終端保護(hù)結(jié)構(gòu)區(qū)域即2區(qū)和3區(qū)形成溝槽42、43和44。在所有的所述溝槽41、42、43和44中，至少一個(gè)位于所述終端保護(hù)結(jié)構(gòu)中的所述溝槽的底部不和所述N+硅基片接觸。所述溝槽41、42、43和44至少包括兩種不同寬度，且所述溝槽的寬度和后續(xù)形成的P型薄層的寬度相同，相鄰的所述溝槽之間的間距和后續(xù)形成的N型薄層相同。利用刻蝕的微負(fù)載效應(yīng)，不同寬度的所述溝槽刻蝕后的深度也不同。如，所述溝槽包括寬度為5微米 6微米的值以及2微米 3微米的值；刻蝕后，5微米 6微米的值的所述溝槽的深度為32微米 37微米、2微米 3微米的值的所述溝槽的深度為15微米 28微米。步驟三、在所述溝槽41、42、43和44中形成P型硅并將所述N型硅外延層表面的硅去掉，從而在所述電流流動(dòng)區(qū)和所述終端保護(hù)結(jié)構(gòu)區(qū)域分別形成交替排列的所述P型薄層即P型柱51、52、、53和54和所述N型薄層。兩個(gè)相鄰的所述P型薄層和所述N型薄層之間的寬度比值為薄層寬度比，所述電流流動(dòng)區(qū)的各處的薄層寬度比都相同；至少部分的所述終端保護(hù)結(jié)構(gòu)的薄層寬度比小于所述電流流動(dòng)區(qū)的薄層寬度比。如圖2所示，所述電流流動(dòng)區(qū)的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5.3微米，所有的所述N型薄層的寬度WN_2也相同、且為7.7微米。所述終端保護(hù)結(jié)構(gòu)的所有的所述P型薄層即所述P型柱52、53和54的寬度WP_2、WP_3相同且為5微米，所有的所述N型薄層的寬度WN_2、WN_3也相同、且為8微米。當(dāng)所述終端保護(hù)結(jié)構(gòu)的各處的所述雜質(zhì)總量比達(dá)到最佳的電荷平衡時(shí)，所述電流流動(dòng)區(qū)的各處的所述雜質(zhì)總量比為1.1: I。如圖3所示，所述電流流動(dòng)區(qū)的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5.3微米，所有的所述N型薄層的寬度WN_2也相同、且為7.7微米。所述終端保護(hù)結(jié)構(gòu)的所述2區(qū)中的所述P型薄層即所述P型柱52的寬度Wp_2相同且為5微米，所述2區(qū)中的所述N型薄層的寬度WN_2也相同、且為8微米。所述終端保護(hù)結(jié)構(gòu)的所述3區(qū)中的所述P型薄層即所述P型柱53和54的寬度Wp_3相同且為2.5微米，所述3區(qū)中的所述N型薄層的寬度WN_3也相同、且為4微米。當(dāng)所述終端保護(hù)結(jié)構(gòu)的各處的所述雜質(zhì)總量比達(dá)到最佳的電荷平衡時(shí)，所述電流流動(dòng)區(qū)的各處的所述雜質(zhì)總量比為1.1: I。如圖3所示，P/N薄層也可以為:所述電流流動(dòng)區(qū)的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5微米，所有的所述N型薄層的寬度WN_2也相同、且為8微米。所述終端保護(hù)結(jié)構(gòu)的所述2區(qū)中的所述P型薄層即所述P型柱52的寬度Wp_2相同且為5微米，所述2區(qū)中的所述N型薄層的寬度WN_2也相同、且為8微米。所述終端保護(hù)結(jié)構(gòu)的所述3區(qū)中的所述P型薄層即所述P型柱53和54的寬度Wp_3相同且為2.5微米，所述3區(qū)中的所述N型薄層的寬度WN_3也相同、且為4.3微米。當(dāng)所述終端保護(hù)結(jié)構(gòu)的所述3區(qū)中的所述雜質(zhì)總量比達(dá)到最佳的電荷平衡時(shí)，所述電流流動(dòng)區(qū)的各處的所述雜質(zhì)總量比為1.07: I。如圖4所示，所述電流流動(dòng)區(qū)的所有的所述P型薄層即所述P型柱51的寬度Wlri相同且為5微米，所有的所述N型薄層的寬度WN_2也相同、且為8微米。所述2區(qū)中的所述P型薄層的寬度包括兩種，最里面即和所述電流流動(dòng)區(qū)鄰接的一個(gè)所述P型薄層即所述P型柱52的寬度Wp_2相同且為5微米，其它的所述P型薄層為2.5微米。所述2區(qū)中5微米的所述P型薄層的對(duì)應(yīng)的所述N型薄層的寬度為6.15微米，2.5微米的所述P型薄層的對(duì)應(yīng)的所述N型薄層的寬度為4.3微米。所述終端保護(hù)結(jié)構(gòu)的所述3區(qū)中的所述P型薄層即所述P型柱53和54的寬度Wp_3相同且為2.5微米，所述3區(qū)中的所述N型薄層的寬度WN_3也相同、且為4.3微米。當(dāng)所述終端保護(hù)結(jié)構(gòu)的所述3區(qū)中的所述雜質(zhì)總量比達(dá)到最佳的電荷平衡時(shí)，所述電流流動(dòng)區(qū)的各處的所述雜質(zhì)總量比為1.07: I。步驟四、淀積介質(zhì)膜并利用光刻刻蝕將I區(qū)的膜去掉從而在所述終端保護(hù)結(jié)構(gòu)區(qū)域形成終端介質(zhì)膜6 ;所述終端介質(zhì)膜6的靠近所述電流流動(dòng)區(qū)的一側(cè)具有一臺(tái)階結(jié)構(gòu)。步驟五、在所述N+硅基片I上形成柵氧7和多晶硅8，利用光刻刻蝕在所述電流流動(dòng)區(qū)形成由所述多晶硅8組成的柵極圖形，在所述終端保護(hù)結(jié)構(gòu)區(qū)域形成至少一多晶硅場(chǎng)板P1，所述多晶硅場(chǎng)板Pl完全覆蓋所述臺(tái)階結(jié)構(gòu)并覆蓋部分所述終端介質(zhì)膜6、并延伸到所述電流流動(dòng)區(qū)的外側(cè)邊緣到所述終端介質(zhì)膜6之間的區(qū)域上。步驟六、利用光刻和離子注入工藝形成源區(qū)11和溝道截止環(huán)21。步驟七、淀積形成層間膜9。步驟八、進(jìn)行光刻刻蝕形成接觸孔10。步驟九、進(jìn)行P+離子注入形成所述P型背柵3和后續(xù)金屬層13的歐姆接觸。步驟十、在所述N+硅基片I表面淀積金屬層13，并進(jìn)行光刻刻蝕形成所述源極和所述柵極的電極圖形、并形成多個(gè)金屬場(chǎng)板P2，各所述金屬場(chǎng)板P2分別位于所述P型環(huán)24上或所述P型柱23即所述P型柱52、53和54上的所述層間膜9上，其中一個(gè)所述金屬場(chǎng)板P2即Tl框圖中的所述金屬場(chǎng)板P2完全覆蓋于所述臺(tái)階結(jié)構(gòu)上。由于在2區(qū)和3區(qū)中也可以不設(shè)置所述金屬場(chǎng)板P2，當(dāng)2區(qū)和3區(qū)中不設(shè)置所述金屬場(chǎng)板P2時(shí)，本步驟中就不需要采用形成所述金屬場(chǎng)板P2的步驟。步驟^^一、對(duì)所述N+硅基片I進(jìn)行背面減薄。步驟十二、在所述N+硅基片I背面生長(zhǎng)背面金屬層14并形成漏極。以上通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域 的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種超級(jí)結(jié)器件，在一 N+硅基片上形成有一 N型硅外延層，超級(jí)結(jié)器件的中間區(qū)域?yàn)殡娏髁鲃?dòng)區(qū)，所述電流流動(dòng)區(qū)包含多個(gè)交替排列的形成于所述N型硅外延層中的P型薄層和N型薄層；所述終端保護(hù)結(jié)構(gòu)環(huán)繞于所述電流流動(dòng)區(qū)的外周，所述終端保護(hù)結(jié)構(gòu)包括多個(gè)環(huán)繞于所述電流流動(dòng)區(qū)的外周且交替排列的形成于所述N型硅外延層中的P型薄層和N型薄層；所述終端保護(hù)結(jié)構(gòu)分成2區(qū)和3區(qū)，所述2區(qū)和所述3區(qū)都包括多個(gè)所述P型薄層和所述N型薄層，其中所述2區(qū)位于內(nèi)側(cè)并和所述電流流動(dòng)區(qū)鄰近，所述3區(qū)位于所述2區(qū)的外側(cè)； 其特征在于:所述電流流動(dòng)區(qū)的所有的所述P型薄層的寬度相同、所有的所述N型薄層的寬度也相同； 兩個(gè)相鄰的所述P型薄層和所述N型薄層之間的寬度比值為薄層寬度比，所述電流流動(dòng)區(qū)的各處的薄層寬度比都相同；至少部分的所述終端保護(hù)結(jié)構(gòu)的薄層寬度比小于所述電流流動(dòng)區(qū)的薄層寬度比； 相鄰的所述P型薄層的寬度和P型 雜質(zhì)濃度的積和所述N型薄層的寬度和N型雜質(zhì)濃度的積的比值為雜質(zhì)總量比，所述電流流動(dòng)區(qū)的各處的所述雜質(zhì)總量比都相同；所述終端保護(hù)結(jié)構(gòu)的各處的所述雜質(zhì)總量比都小于等于所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比，且至少部分的所述終端保護(hù)結(jié)構(gòu)的所述雜質(zhì)總量比小于所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比； 在所有的所述P型薄層中，至少一個(gè)位于所述終端保護(hù)結(jié)構(gòu)中的所述P型薄層的底部不和所述N+硅基片接觸。
2.如權(quán)利要求1所述超級(jí)結(jié)器件，其特征在于:至少部分的所述終端保護(hù)結(jié)構(gòu)的所述雜質(zhì)總量比為第一比值，該第一比值為1.0 1.1 ;所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比為第二比值，所述第二比值大于所述第一比值的1.05倍。
3.如權(quán)利要求1所述超級(jí)結(jié)器件，其特征在于:兩個(gè)相鄰的所述P型薄層和所述N型薄層的寬度的和為步進(jìn)，所述終端保護(hù)結(jié)構(gòu)的所述3區(qū)中的步進(jìn)小于所述電流流動(dòng)區(qū)的步進(jìn)，至少部分的所述3區(qū)的所述雜質(zhì)總量比為第一比值，該第一比值為1.0 1.1 ;所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比為第二比值，所述第二比值大于所述第一比值的1.05倍。
4.如權(quán)利要求1所述超級(jí)結(jié)器件，其特征在于:兩個(gè)相鄰的所述P型薄層和所述N型薄層的寬度的和為步進(jìn)，所述終端保護(hù)結(jié)構(gòu)的所述3區(qū)中的步進(jìn)小于所述電流流動(dòng)區(qū)的步進(jìn)、所述2區(qū)中至少有部分相鄰的所述P型薄層和所述N型薄層的步進(jìn)小于所述電流流動(dòng)區(qū)的步進(jìn)；至少部分的所述3區(qū)的所述雜質(zhì)總量比為第一比值，該第一比值為1.0 1.1，至少部分的所述2區(qū)的所述雜質(zhì)總量比為第三比值，所述第三比值小于等于所述第一比值的1.05倍；所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比為第二比值，所述第二比值大于所述第一比值的1.05倍。
5.如權(quán)利要求1所述超級(jí)結(jié)器件，其特征在于:在所述電流流動(dòng)區(qū)中，一P型背柵形成于各所述P型薄層上部或所述P型背柵形成于各所述P型薄層上部并延伸到各所述P型薄層上部?jī)蓚?cè)的所述N型薄層中，一源區(qū)形成于各所述P型背柵中，在所述電流流動(dòng)區(qū)的所述N型硅外延層上部形成有柵氧、柵極以及源極，在所述N+硅基片的背面形成有漏極； 所述終端保護(hù)結(jié)構(gòu)還包括至少一 P型環(huán)、一溝道截止環(huán)、一終端介質(zhì)膜、至少一多晶硅場(chǎng)板；所述P型環(huán)、所述P型薄層和所述溝道截止環(huán)都呈環(huán)狀結(jié)構(gòu)、并由內(nèi)往外依次環(huán)繞于所述電流流動(dòng)區(qū)的外周；所述P型環(huán)形成于所述終端保護(hù)結(jié)構(gòu)區(qū)域的所述N型硅外延層的表面層中且和所述最外側(cè)P型區(qū)域相鄰；所述P型環(huán)覆蓋于所述2區(qū)的所述P型薄層和所述N型薄層的上部；所述溝道截止環(huán)形成于最外側(cè)P型薄層外側(cè)的所述N型硅外延層的表面層中； 所述終端介質(zhì)膜形成于所述終端保護(hù)結(jié)構(gòu)區(qū)域的所述N型硅外延層上并和所述電流流動(dòng)區(qū)的外側(cè)邊緣相隔一定距離，所述終端介質(zhì)膜的靠近所述電流流動(dòng)區(qū)的一側(cè)具有一臺(tái)階結(jié)構(gòu)； 所述多晶硅場(chǎng)板完全覆蓋所述臺(tái)階結(jié)構(gòu)并覆蓋部分所述終端介質(zhì)膜、并延伸到所述電流流動(dòng)區(qū)的外側(cè)邊緣到所述終端介質(zhì)膜之間的區(qū)域上； 一層間膜形成于所述終端保護(hù)結(jié)構(gòu)區(qū)域的所述N型硅外延層、所述終端介質(zhì)膜和所述多晶娃場(chǎng)板上。
6.一種超級(jí)結(jié)器件的制造方法，其特征在于，包括如下步驟: 步驟一、在一 N+硅基片上形成N型硅外延層，在所述N型硅外延層上形成電流流動(dòng)區(qū)的P型背柵以及終端保護(hù)結(jié)構(gòu)區(qū)域的P型環(huán)； 步驟二、利用光刻刻蝕在所述電流流動(dòng)區(qū)和所述終端保護(hù)結(jié)構(gòu)區(qū)域的所述N型硅外延層上形成溝槽；所述溝槽的寬度和后續(xù)形成的P型薄層的寬度相同，相鄰的所述溝槽之間的間距和后續(xù)形成的N型薄層相同；在所有的所述溝槽中，至少一個(gè)位于所述終端保護(hù)結(jié)構(gòu)中的所述溝槽的底部不和所述N+硅基片接觸； 步驟三、在所述溝 槽中形成P型硅并將所述N型硅外延層表面的硅去掉，從而在所述電流流動(dòng)區(qū)和所述終端保護(hù)結(jié)構(gòu)區(qū)域分別形成交替排列的所述P型薄層和所述N型薄層；所述電流流動(dòng)區(qū)的所有的所述P型薄層的寬度相同、所有的所述N型薄層的寬度也相同；兩個(gè)相鄰的所述P型薄層和所述N型薄層之間的寬度比值為薄層寬度比，所述電流流動(dòng)區(qū)的各處的薄層寬度比都相同；至少部分的所述終端保護(hù)結(jié)構(gòu)的薄層寬度比小于所述電流流動(dòng)區(qū)的薄層寬度比； 相鄰的所述P型薄層的寬度和P型雜質(zhì)濃度的積和所述N型薄層的寬度和N型雜質(zhì)濃度的積的比值為雜質(zhì)總量比，所述電流流動(dòng)區(qū)的各處的所述雜質(zhì)總量比都相同；所述終端保護(hù)結(jié)構(gòu)的各處的所述雜質(zhì)總量比都小于等于所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比，且至少部分的所述終端保護(hù)結(jié)構(gòu)的所述雜質(zhì)總量比小于所述電流流動(dòng)區(qū)的所述雜質(zhì)總量比；步驟四、淀積介質(zhì)膜并利用光刻刻蝕在所述終端保護(hù)結(jié)構(gòu)區(qū)域形成終端介質(zhì)膜；所述終端介質(zhì)膜的靠近所述電流流動(dòng)區(qū)的一側(cè)具有一臺(tái)階結(jié)構(gòu)； 步驟五、在所述N+硅基片上形成柵氧和多晶硅，利用光刻刻蝕在所述電流流動(dòng)區(qū)形成由所述多晶硅組成的柵極圖形，在所述終端保護(hù)結(jié)構(gòu)區(qū)域形成至少一多晶硅場(chǎng)板，所述多晶硅場(chǎng)板完全覆蓋所述臺(tái)階結(jié)構(gòu)并覆蓋部分所述終端介質(zhì)膜、并延伸到所述電流流動(dòng)區(qū)的外側(cè)邊緣到所述終端介質(zhì)膜之間的區(qū)域上； 步驟六、利用光刻和離子注入工藝形成源區(qū)和溝道截止環(huán)； 步驟七、淀積形成層間膜； 步驟八、進(jìn)行光刻刻蝕形成接觸孔； 步驟九、進(jìn)行P+離子注入形成所述P型背柵和后續(xù)金屬層的歐姆接觸； 步驟十、在所述N+硅基片表面淀積金屬層，并進(jìn)行光刻刻蝕形成所述源極和所述柵極的電極圖形；步驟十一、對(duì)所述N+硅基片進(jìn)行背面減?。? 步驟十二、在所述N+硅基片背面進(jìn)行金屬化形成漏極。
7.如權(quán)利要求6所述的超級(jí)結(jié)器件的制造方法，其特征在于:所述步驟二中至少包括兩種不同寬度的所述溝槽，不同寬度的所述溝槽對(duì)應(yīng)的深度也不同。
8.如權(quán)利要求7所述的超級(jí)結(jié)器件的制造方法，其特征在于:所述溝槽包括寬度為5微米 6微米的值以及2微米 3微米的值；刻蝕后，5微米 6微米的值的所述溝槽的深度為32微米 37微米、2微米 3微 米的值的所述溝槽的深度為15微米 28微米。
全文摘要
本發(fā)明公開了一種超級(jí)結(jié)器件，電流流動(dòng)區(qū)的各處的薄層寬度比都相同；至少部分的終端保護(hù)結(jié)構(gòu)的薄層寬度比小于電流流動(dòng)區(qū)的薄層寬度比；電流流動(dòng)區(qū)的各處的所述雜質(zhì)總量比都相同，至少部分的終端保護(hù)結(jié)構(gòu)的雜質(zhì)總量比小于電流流動(dòng)區(qū)的所述雜質(zhì)總量比；至少一個(gè)位于終端保護(hù)結(jié)構(gòu)中的P型薄層的底部不和N+硅基片接觸。本發(fā)明還公開了一種超級(jí)結(jié)器件的制造方法。本發(fā)明器件通過使終端保護(hù)結(jié)構(gòu)保持P/N薄層最佳平衡，使器件終端的擊穿電壓高于器件單元的反向擊穿電壓。而在電流流動(dòng)區(qū)保證P/N薄層中P型摻雜總量多于N型摻雜總量，從而能提高器件的抗電流沖擊能力和該能力的一致性。
文檔編號(hào)H01L29/06GK103077970SQ20111033013
公開日2013年5月1日 申請(qǐng)日期2011年10月26日 優(yōu)先權(quán)日2011年10月26日
發(fā)明者肖勝安 申請(qǐng)人:上海華虹Nec電子有限公司