專利名稱：具有垂直二極管的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種集成電路，特別是關(guān)于一種具有垂直二極管的集成電路。
背景技術(shù)：
電阻式存儲(chǔ)器是存儲(chǔ)器的一種，其利用存儲(chǔ)元件的電阻值來儲(chǔ)存一個(gè)或多個(gè)位的 資料。舉例來說，程序化至高電阻值的存儲(chǔ)元件可表示邏輯資料位值1，而程序化至低電阻 值的存儲(chǔ)元件可表示邏輯資料位值0。一般來說，欲電性切換存儲(chǔ)元件的電阻值時(shí)，可施加 電壓脈沖或電流脈沖至存儲(chǔ)元件。相變化存儲(chǔ)器是電阻式存儲(chǔ)器的一種，其于電阻式存儲(chǔ)器中利用了相變化材料。 相變化材料至少具有兩種態(tài)，分別為非晶態(tài)與結(jié)晶態(tài)。非晶態(tài)具有較為混亂的原子結(jié)構(gòu)，而 結(jié)晶態(tài)則具有較為整齊的晶格。通常來說，非晶態(tài)的電阻率高于結(jié)晶態(tài)。此外，有些相變化 材料則具有多個(gè)結(jié)晶態(tài)，如面心立方(FCC)態(tài)與六方最密堆積(HCP)態(tài)，而這些結(jié)晶態(tài)的電 阻率并不相同，且可用以儲(chǔ)存資料位。于后文中，非晶態(tài)是指具有較高電阻率的狀態(tài)，而結(jié) 晶態(tài)是指具有較低電阻率的狀態(tài)。由于相變化材料所發(fā)生的相變化能夠被可逆地誘發(fā)，所以當(dāng)溫度改變時(shí)，存儲(chǔ)器 可從非晶態(tài)變化成結(jié)晶態(tài)，也能從結(jié)晶態(tài)變化成非晶態(tài)。而欲改變相變化材料的溫度，可驅(qū) 動(dòng)電流穿越相變化材料本身，或驅(qū)動(dòng)電流穿越鄰近相變化材料的電阻式加熱元件。通過這 兩種方式，便可控制相變化材料的加熱情形，進(jìn)而控制相變化材料的相變化。相變化存儲(chǔ)器包括存儲(chǔ)陣列，其具有多個(gè)存儲(chǔ)單元。這些存儲(chǔ)單元是由相變化材 料制成，且可利用相變化材料不同的存儲(chǔ)態(tài)進(jìn)行程序化以儲(chǔ)存資料。若要在此種相變化存 儲(chǔ)裝置進(jìn)行資料的讀取或?qū)懭?，其中的一種方法是控制施加至相變化材料的電流及/或電 壓脈沖。一般來說，各存儲(chǔ)單元內(nèi)相變化材料的溫度高低通常會(huì)對應(yīng)至所施加的電流及/ 或電壓大小。若欲提供高密度相變化存儲(chǔ)器，可使相變化存儲(chǔ)單元儲(chǔ)存多個(gè)資料位。而要達(dá)成 相變化存儲(chǔ)單元的多位儲(chǔ)存，可將相變化材料程序化至中間電阻值或電阻態(tài)，進(jìn)而讓多位 相變化存儲(chǔ)單元可被寫入至超過兩個(gè)態(tài)。此時(shí)，若將相變化存儲(chǔ)單元程序化至三個(gè)不同電 阻大小中的一種，則每個(gè)存儲(chǔ)單元可儲(chǔ)存1.5個(gè)位的資料；若將相變化存儲(chǔ)單元程序化至 四個(gè)不同電阻大小中的一種，則每個(gè)存儲(chǔ)單元可儲(chǔ)存2個(gè)位的資料，以此類推。欲將相變化 存儲(chǔ)單元程序化至中間電阻值，需要利用適合的寫入方式來控制相變化材料中，非晶態(tài)與 結(jié)晶態(tài)兩個(gè)部分共同存在的情形，進(jìn)而控制存儲(chǔ)單元的電阻。此外，還可由減少各存儲(chǔ)單元的尺寸來制造高密度相變化存儲(chǔ)器。由于相變化存 儲(chǔ)器密度的增加可以提升存儲(chǔ)器內(nèi)儲(chǔ)存資料的數(shù)量，因此，增加相變化存儲(chǔ)器密度也可以 降低存儲(chǔ)器的成本。有鑒于上述原因以及其它理由，有必要提供本發(fā)明。
發(fā)明內(nèi)容
本發(fā)明一實(shí)施例提供了一種集成電路，其包括具有隔離區(qū)域的基材、形成于基材 內(nèi)隔離區(qū)域間的第一導(dǎo)線、形成于基材內(nèi)的垂直二極管。集成電路包括耦接至垂直二極管 的接點(diǎn)以及耦接至接點(diǎn)的存儲(chǔ)元件，且第一導(dǎo)線可作為垂直二極管的一部分。
為進(jìn)一步說明各實(shí)施例，本發(fā)明提供有附圖。所附附圖為本發(fā)明揭露內(nèi)容的一部 分，其主要是用以說明實(shí)施例，并可配合說明書的相關(guān)描述來解釋實(shí)施例的運(yùn)作原理。配合 參考這些內(nèi)容，本領(lǐng)域具有通常知識者應(yīng)能理解其它可能的實(shí)施方式以及本發(fā)明的優(yōu)點(diǎn)。 圖中的元件并未按比例繪制，而類似的元件符號通常用來表示類似的元件，其中圖1為一系統(tǒng)實(shí)施例的方塊圖。圖2為一存儲(chǔ)裝置實(shí)施例的示意圖。圖3A為一存儲(chǔ)陣列實(shí)施例的上視圖。圖;3B為一存儲(chǔ)陣列實(shí)施例的剖面圖。圖4A為一基材實(shí)施例的上視圖，該基材具有隔離區(qū)域。圖4B為一基材實(shí)施例的剖面圖，該基材具有隔離區(qū)域。圖5A為一基材實(shí)施例的上視圖，該基材具有隔離區(qū)域、N+字符線及N-區(qū)域。圖5B為一基材實(shí)施例的剖面圖，該基材具有隔離區(qū)域、N+字符線及N-區(qū)域。圖6A為一基材實(shí)施例的上視圖，該基材具有隔離區(qū)域、N+字符線、N-區(qū)域以及介 電材料。圖6B為一基材實(shí)施例的剖面圖，該基材具有隔離區(qū)域、N+字符線、N-區(qū)域以及介 電材料。圖7A為一基材實(shí)施例的上視圖，該基材具有隔離區(qū)域、N+字符線、N-區(qū)域、P-區(qū) 域、P+區(qū)域、硅化物層以及介電材料。圖7B為一基材實(shí)施例的剖面圖，該基材具有隔離區(qū)域、N+字符線、N-區(qū)域、P-區(qū) 域、P+區(qū)域、硅化物層以及介電材料。圖8A為一基材實(shí)施例的上視圖，該基材具有隔離區(qū)域、N+字符線、N-區(qū)域、P-區(qū) 域、P+區(qū)域、硅化物層、介電材料以及接點(diǎn)。圖8B為一基材實(shí)施例的剖面圖，該基材具有隔離區(qū)域、N+字符線、N-區(qū)域、P-區(qū) 域、P+區(qū)域、硅化物層、介電材料以及接點(diǎn)。圖8C為一基材實(shí)施例的另一剖面圖，該基材具有隔離區(qū)域、N+字符線、N-區(qū)域、 P-區(qū)域、P+區(qū)域、硅化物層、介電材料以及接點(diǎn)。圖8D為一基材實(shí)施例的再一剖面圖，該基材具有隔離區(qū)域、N+字符線、N-區(qū)域、 P-區(qū)域、P+區(qū)域、硅化物層、介電材料以及接點(diǎn)。圖9為另一基材實(shí)施例的剖面圖，該基材具有隔離區(qū)域、N+字符線、P-區(qū)域、P+區(qū) 域、硅化物層、介電材料以及接點(diǎn)。圖IOA為另一基材實(shí)施例的上視圖，該基材具有隔離區(qū)域、N+字符線、P-區(qū)域、P+ 區(qū)域、硅化物層、介電材料以及接點(diǎn)。圖IOB為一基材實(shí)施例的剖面圖，該基材具有隔離區(qū)域、N+字符線、P-區(qū)域、P+區(qū)域、硅化物層、介電材料以及接點(diǎn)。圖IOC為一基材實(shí)施例的另一剖面圖，該基材具有隔離區(qū)域、N+字符線、P-區(qū)域、 P+區(qū)域、硅化物層、介電材料以及接點(diǎn)。圖IlA為另一存儲(chǔ)陣列實(shí)施例的上視圖。圖IlB為另一存儲(chǔ)陣列實(shí)施例的剖面圖。圖12A為一基材實(shí)施例的上視圖，該基材具有隔離區(qū)域。圖12B為一基材實(shí)施例的剖面圖，該基材具有隔離區(qū)域。第13A圖為一基材實(shí)施例的上視圖，該基材具有隔離區(qū)域、N型阱以及P型阱。圖13B為一基材實(shí)施例的剖面圖，該基材具有隔離區(qū)域、N型阱以及P型阱。圖13C為一基材實(shí)施例的另一剖面圖，該基材具有隔離區(qū)域、N型阱以及P型阱。圖14A為一基材實(shí)施例的上視圖，該基材具有隔離區(qū)域、N型阱、P型阱、N+區(qū)域以 及P+區(qū)域。圖14B為一基材實(shí)施例的剖面圖，該基材具有隔離區(qū)域、N型阱、P型阱、N+區(qū)域以 及P+區(qū)域。圖14C為一基材實(shí)施例的另一剖面圖，該基材具有隔離區(qū)域、N型阱、P型阱、N+區(qū) 域以及P+區(qū)域。
具體實(shí)施例方式于后述內(nèi)容中，配合
可據(jù)以實(shí)施本發(fā)明的各種實(shí)施例。其中的方向性術(shù) 語，如“上”、“下”、“前”、“后”等，均是用以表示附圖中元件的位向。由于實(shí)施例中的元件也 可用不同位向排列，這些方向性術(shù)語只是為了說明上的方便，并不具限制范圍的效果。此 外，應(yīng)了解的是，本發(fā)明亦可以其它方式來實(shí)施，且其結(jié)構(gòu)或邏輯亦可進(jìn)行改變或修飾，然 這些實(shí)施方式仍均屬于本發(fā)明的范疇。因此，后述的實(shí)施方式并非用以限制本發(fā)明，且本發(fā) 明的范圍應(yīng)由權(quán)利要求范圍的內(nèi)容決定。在沒有特別說明的情形下，各種實(shí)施例的特征均可彼此結(jié)合。圖1為本發(fā)明實(shí)施例一系統(tǒng)90的方塊圖，其中系統(tǒng)90包括主機(jī)92與存儲(chǔ)裝置 100。主機(jī)92由通訊連接94耦接至存儲(chǔ)裝置100，且主機(jī)92可包括計(jì)算機(jī)(如桌上型計(jì)算 機(jī)、筆記型計(jì)算機(jī)、手持計(jì)算機(jī))、可攜式電子裝置(如行動(dòng)電話、個(gè)人數(shù)字助理(PDA)、MP3 播放器、影片播放器、數(shù)字相機(jī))或其它使用存儲(chǔ)器的裝置，存儲(chǔ)裝置100則可提供主機(jī)92 的存儲(chǔ)功能。于一實(shí)施例中，存儲(chǔ)裝置100提供主機(jī)92所需的嵌入式存儲(chǔ)，且主機(jī)92及存 儲(chǔ)裝置100使用同一個(gè)集成電路或電路板。于一實(shí)施例中，存儲(chǔ)裝置100包括相變化存儲(chǔ) 元件或其它可變電阻或可變電阻率材料的存儲(chǔ)裝置。圖2為一存儲(chǔ)裝置100實(shí)施例的示意圖，其中存儲(chǔ)裝置100包括寫入電路124、 控制器120、存儲(chǔ)陣列102及感測電路126。存儲(chǔ)陣列102包括多個(gè)電阻式存儲(chǔ)單元 l(Ma-104d (統(tǒng)稱為電阻式存儲(chǔ)單元104)、多個(gè)位線(BL) llh_112b (統(tǒng)稱為位線112)以及 多個(gè)字符線(WL) IlOa-I IOb (統(tǒng)稱為字符線110)。于一實(shí)施例中，電阻式存儲(chǔ)單元104為相 變化存儲(chǔ)單元；于其它實(shí)施例中，電阻式存儲(chǔ)單元104則為其它類型的電阻式存儲(chǔ)單元或 可變電阻率存儲(chǔ)單元。各電阻式存儲(chǔ)單元104包括相變化元件106與二極管108。二極管108是利用離子布植法形成于基材內(nèi)的隔離區(qū)域之間。于一實(shí)施例中，二極管108是與周邊邏輯同時(shí)于 前段(FEOL)工藝制造；于一實(shí)施例中，二極管108自對準(zhǔn)至接觸栓塞，且接觸栓塞是將二極 管108耦接至相變化元件106。于本文中，“電性耦接”是指元件無需直接連接，且在“電性耦接”的元件間可存在 其它元件。存儲(chǔ)陣列102分別由信號路徑125、121、127電性耦接至寫入電路124、控制器120 及感測電路126?？刂破?20分別由信號路徑128、130電性耦接至寫入電路IM及感測電 路126。各電阻式存儲(chǔ)單元104(以下以相變化存儲(chǔ)單元為例)電性耦接至字符線110與位 線112，其中，相變化存儲(chǔ)單元10 電性耦接至字符線IlOa與位線11 ；相變化存儲(chǔ)單元 104b電性耦接至字符線IlOb與位線11 ；相變化存儲(chǔ)單元l(Mc電性耦接至字符線IlOa 與位線112b ；相變化存儲(chǔ)單元104d電性耦接至字符線IlOb與位線112b。各相變化存儲(chǔ)單元104均包括相變化元件106與二極管108，其中，相變化存儲(chǔ)單 元10 包括相變化元件106a與二極管108a。相變化元件106a的一側(cè)電性耦接至位線 11加，而另一側(cè)電性耦接至二極管108a。二極管108a相異于相變化元件106a的一側(cè)電性 耦接至字符線110a。于另一實(shí)施例中，二極管108a具有相反的極性。相變化存儲(chǔ)單元104b包括相變化元件106b與二極管108b。相變化元件106b的 一側(cè)電性耦接至位線112a，而另一側(cè)電性耦接至二極管108b。二極管108b相異于相變化 元件106b的一側(cè)電性耦接至字符線110b。相變化存儲(chǔ)單元l(Mc包括相變化元件106c與二極管108c。相變化元件106c的 一側(cè)電性耦接至位線112b，而另一側(cè)電性耦接至二極管108c。二極管108c相異于相變化 元件106c的一側(cè)電性耦接至字符線110a。相變化存儲(chǔ)單元104d包括相變化元件106d與二極管108d。相變化元件106d的 一側(cè)電性耦接至位線112b，而另一側(cè)電性耦接至二極管108d。二極管108d相異于相變化 元件106d的一側(cè)電性耦接至字符線110b。于另一實(shí)施例中，各相變化元件106電性耦接至字符線110，而各二極管108電性 耦接至位線112。以相變化存儲(chǔ)單元10 為例，相變化元件106a的一側(cè)電性耦接至字符線 110a，另一側(cè)電性耦接至二極管108a的一側(cè)，且二極管108a的另一側(cè)電性耦接位1112a。于一實(shí)施例中，各相變化元件106均包括相變化材料，且相變化材料可由本發(fā)明 所述的各種材料所組成。一般來說，包括一種以上(含本數(shù))選自周期表第六族元素的硫 屬合金即是一種可使用的材料。于一實(shí)施例中，相變化材料由硫?qū)倩锊牧纤M成，如鍺銻 碲、銻碲、鍺碲或銀銦銻碲。于另一實(shí)施例中，相變化材料可不含硫?qū)僭?，且可以是鍺銻、 鎵銻、銦銻或鍺鎵銦銻。于其它實(shí)施例中，相變化材料可以由包含一種以上下列元素的材料 所組成鍺、銻、碲、鎵、砷、銦、硒及硫。當(dāng)溫度改變時(shí)，各相變化元件106均可由非晶態(tài)變化至結(jié)晶態(tài)，或由結(jié)晶態(tài)變化 至非晶態(tài)。在相變化元件106的相變化材料中，結(jié)晶材料與非晶材料的多少可定義兩個(gè)或 兩個(gè)以上的態(tài)，以在存儲(chǔ)裝置100中儲(chǔ)存資料。由于在非晶態(tài)時(shí)，相變化材料的電阻率遠(yuǎn)大 于結(jié)晶態(tài)，因此，若相變化元件存在兩個(gè)或兩個(gè)以上的態(tài)，則其電阻也會(huì)不同。于一實(shí)施例 中，前述兩個(gè)或兩個(gè)以上的態(tài)所指的是兩個(gè)態(tài)，且使用的是二元系統(tǒng)，其中兩個(gè)態(tài)的位值為 0與1。于另一實(shí)施例中，前述兩個(gè)或兩個(gè)以上的態(tài)所指的是三個(gè)態(tài)，且使用的是三元系統(tǒng)，其中三個(gè)態(tài)的位值為0、1、2。于另一實(shí)施例中，前述兩個(gè)或兩個(gè)以上的態(tài)所指的是四個(gè)態(tài)， 且以多位值來表示，如00、01、10、11。于其它實(shí)施例中，前述兩個(gè)或兩個(gè)以上的態(tài)可為相變 化元件內(nèi)，相變化材料任何適合數(shù)目的態(tài)?？刂破?20包括微處理器、微控制器或其它適合用以控制存儲(chǔ)裝置100操作的邏 輯電路?？刂破?20可控制存儲(chǔ)裝置100的讀寫操作，包括通過寫入電路124與感測電路126 施加控制及資料信號至存儲(chǔ)陣列102。于一實(shí)施例中，寫入電路124通過信號路徑125及位 線112提供電壓脈沖至存儲(chǔ)單元104，以進(jìn)行存儲(chǔ)單元的程序化。于其它實(shí)施例中，寫入電路 124通過信號路徑125及位線112提供電流脈沖至存儲(chǔ)單元104，以進(jìn)行存儲(chǔ)單元的程序化。感測電路126可通過位線112及信號路徑127讀取存儲(chǔ)單元104兩個(gè)或兩個(gè)以上 的態(tài)的任一種。于一實(shí)施例中，感測電路1 提供流經(jīng)存儲(chǔ)單元104之一的電流，以讀取該 存儲(chǔ)單元104的電阻。感測電路1 接著可讀取穿越該存儲(chǔ)單元104的電壓。于另一實(shí)施 例中，感測電路1 提供穿越存儲(chǔ)單元104之一的電壓，并讀取流經(jīng)該存儲(chǔ)單元104的電 流。于另一實(shí)施例中，寫入電路1 提供穿越存儲(chǔ)單元104之一的電壓，而感測電路1 讀 取流經(jīng)該存儲(chǔ)單元104的電流。于另一實(shí)施例中，寫入電路IM提供流經(jīng)存儲(chǔ)單元104之 一的電流，而感測電路126讀取穿越該存儲(chǔ)單元104的電壓。于一實(shí)施例中，在相變化存儲(chǔ)單元10 的設(shè)置操作過程中，由寫入電路124弓丨發(fā) 一個(gè)或一個(gè)以上的設(shè)置電流或電壓脈沖，并將此設(shè)置電流或電壓脈沖通過位線11 傳送 至相變化元件106a，進(jìn)而對相變化元件106a進(jìn)行加熱，使其溫度上升至結(jié)晶溫度以上(但 通常低于其熔解溫度)。由此，在設(shè)置操作過程中，可使相變化元件106a進(jìn)入結(jié)晶態(tài)或部份 結(jié)晶且部分非晶的狀態(tài)。于相變化存儲(chǔ)單元10 的重置操作過程中，由寫入電路1 選擇性引發(fā)一個(gè)重置 電流或電壓脈沖，并將的通過位線112a傳送至相變化元件106a。此重置電流或電壓可迅速 將相變化元件106a的溫度提高至其熔解溫度以上。之后，中止該電流或電壓脈沖，而讓相 變化元件106a快速冷卻至非晶態(tài)或部份非晶且部分結(jié)晶的狀態(tài)。相變化存儲(chǔ)單元104b_104d和其它存儲(chǔ)陣列102內(nèi)的相變化存儲(chǔ)單元104可利用 類似的電流或電壓脈沖，并以類似于相變化存儲(chǔ)單元10 所采用的方法進(jìn)行設(shè)置與重置。 于其它實(shí)施例(如其它類型的電阻式存儲(chǔ)單元)中，寫入電路IM可提供適合的程序化脈 沖，以將電阻式存儲(chǔ)單元104程序化至特定狀態(tài)。圖3A與圖:3B分別為一實(shí)施例中存儲(chǔ)陣列200的上視圖與剖面圖。于一實(shí)施例中， 存儲(chǔ)陣列200提供前述圖2中的存儲(chǔ)陣列102。存儲(chǔ)陣列200包括P型基材202或P型阱、 淺溝渠隔離(STI) 204、N-或N+字符線206、P-區(qū)域208、P+區(qū)域210、硅化物層213、接點(diǎn) 212、下電極216、相變化元件220、上電極221、位線222及介電材料214、215、218。N+字符 線206與P-區(qū)域208形成垂直二極管。于另一實(shí)施例中，存儲(chǔ)陣列200包括P型基材202、 N型基材或N型阱202、P-或P+字符線206、N-區(qū)域208及N+區(qū)域210，而使二極管的極性 正好相反。STI 204形成于P型基材202內(nèi)，且包括二氧化硅、硅氧化物(SiOx)、氮化硅、氟硅 玻璃(FSG)、硼磷硅玻璃(BPSG)、硼硅玻璃(BSG)或其它適合的介電材料。字符線206包括 利用離子布植法形成于P型基材202內(nèi)且介于STI 204之間的N+區(qū)域，且字符線206的上 部與P-基材的下部接觸。各P-區(qū)域208也是利用離子布植法形成于P型基材202內(nèi)且介于STI 204之間，且各P-區(qū)域208的上部與P+區(qū)域210的下部接觸。各P+區(qū)域210也是 利用離子布植法形成于P型基材202內(nèi)且介于STI 204之間，且各P+區(qū)域210的上部與硅 化物層213的下部接觸。各硅化物層213包括硅化鈷、硅化鈦、硅化鎳、硅化鉬鎳、硅化鉭或 其它適合的硅化物，且硅化物層213的上部與接點(diǎn)212的下部接觸。各接點(diǎn)212包括鎢、 銅、鋁或其它適合的接點(diǎn)材料。介電材料214側(cè)向環(huán)繞接點(diǎn)212，介電材料215則側(cè)向環(huán)繞 相變化元件220與上電極221，且介電材料214、215包括二氧化硅、硅氧化物、氮化硅、FSG、 BPSG、BSG或其它適合的介電材料。各接點(diǎn)212的上部與下電極216的下部接觸，各下電極216包括氮化鈦、氮化鉭、 鎢、鋁、鈦、鉭、氮化硅鈦、氮化硅鉭、氮化鋁鈦、氮化鋁鉭、銅、氮化鎢、碳或其它適合的電極 材料。介電材料218側(cè)向環(huán)繞下電極216，且介電材料218包括氮化硅、二氧化硅、氮氧化硅 或其它適合的介電材料。各下電極216的上部與相變化元件220的下部接觸。于一實(shí)施例 中，相變化元件220的剖面寬度大于下電極216，各相變化元件220提供一個(gè)或多個(gè)資料位 的儲(chǔ)存位置，且各相變化元件220的主動(dòng)或相變化區(qū)域是位于下電極216與相變化元件220 的界面。各相變化元件220的上部與上電極221的下部接觸，且上電極221包括氮化鈦、氮 化鉭、鎢、鋁、鈦、鉭、氮化硅鈦、氮化硅鉭、氮化鋁鈦、銅、氮化鎢、碳或其它適合的電極材料。于本實(shí)施例中，下電極216、相變化元件220、上電極221排列成蕈狀單元組態(tài)。于 其它實(shí)施例中，下電極216、相變化元件220、上電極221可排列成其它適合的組態(tài)，如多孔 狀單元組態(tài)。上電極221上部與位線222的下部接觸，各位線222包括鎢、銅、鋁或其它適 合的材料。于一實(shí)施例中，位線222與N+字符線206垂直。流經(jīng)存儲(chǔ)陣列200各存儲(chǔ)單元的電流路徑由位線222開始，經(jīng)過上電極221與相 變化元件220，并流至下電極216。由下電極216開始，電流再流經(jīng)接點(diǎn)212、硅化物層213、 P+區(qū)域210，并流至由P-區(qū)域208與N+字符線206所組成的二極管。相變化元件220與 下電極216之間界面的剖面寬度定義了流經(jīng)此界面的電流密度，并定義了程序化各存儲(chǔ)單 元所需的能量。若可將界面的剖面寬度縮小，則局部電流密度將可增加，并可進(jìn)而降低程序 化各存儲(chǔ)單元所需的能量。于各存儲(chǔ)單元的操作過程中，電流或電壓脈沖施加至位線222與字符線206之間 以程序化存儲(chǔ)單元。于存儲(chǔ)單元的設(shè)置操作過程中，由寫入電路1 選擇性引發(fā)一個(gè)或一 個(gè)以上的設(shè)置電流或電壓脈沖，并將此設(shè)置電流或電壓脈沖通過位線222傳送至上電極 221。而設(shè)置電流或電壓脈沖會(huì)由上電極221開始，流經(jīng)相變化元件220，進(jìn)而對相變化材料 加熱，使溫度高于其結(jié)晶溫度以上(但通常低于其熔解溫度)。由此，在設(shè)置操作過程中，可 使相變化材料進(jìn)入結(jié)晶態(tài)或部份結(jié)晶且部分非晶的狀態(tài)。于存儲(chǔ)單元的重置操作過程中，由寫入電路124選擇性引發(fā)一個(gè)重置電流或電壓 脈沖，并將的通過位線222傳送至上電極221。而設(shè)置電流或電壓脈沖會(huì)由上電極221開 始，流經(jīng)相變化元件220。此重置電流或電壓可迅速將相變化材料的溫度提高至其熔解溫度 以上。于該電流或電壓脈沖中止后，相變化材料會(huì)快速冷卻至非晶態(tài)或部份非晶且部分結(jié) 晶的狀態(tài)。后文配合圖4A-圖IOC說明制造存儲(chǔ)陣列的實(shí)施例，如前述圖3A與圖的存儲(chǔ) 陣列200。圖4A與圖4B分別為一實(shí)施例中基材20 的上視圖與剖面圖，其中該基材20 具有隔離區(qū)域204。于一實(shí)施例中，可使用P型硅基材。于其它實(shí)施例中，則可使用其它適合 的基材。之后對基材進(jìn)行蝕刻以形成開口，并得到基材202a。于一實(shí)施例中，開口為基材上 成列或成行延伸的溝渠。之后，將介電材料沉積于蝕刻后的基材上與開口內(nèi)，如二氧化硅、 硅氧化物、氮化硅、FSG、BPSG、BSG或其它適合的介電材料等均為此處可使用，而沉積的方法 可以是化學(xué)氣相沉積(CVD)、高密度等離子體化學(xué)氣相沉積(HDP-CVD)、原子層沉積(ALD)、 金屬有機(jī)化學(xué)氣相沉積(MOCVD)、物理氣相沉積(PVD)、噴射氣相沉積(JVD)或其它適合的 沉積工藝。之后將介電材料平面化以暴露出基材20 而提供STI或隔離區(qū)域204，其中，可 使用化學(xué)機(jī)械研磨(CMP)或其它適合的平面化工藝來對介電材料進(jìn)行平面化。圖5A與圖5B分別為一實(shí)施例中基材202的上視圖與剖面圖，其中該基材202具 有隔離區(qū)域204、N+字符線206及N-區(qū)域22如。于一實(shí)施例中，可將保護(hù)氧化物層(圖未 示)沉積至基材20 及隔離區(qū)域204上，且該氧化物可以是二氧化硅。由保護(hù)氧化物層的 沉積，基材20 由砷、磷或其它適合的布植材料所布植，進(jìn)而提供N+字符線206、位于N+字 符線206上的N-區(qū)域22 、基材202。圖6A與圖6B分別為一實(shí)施例中基材202的上視圖與剖面圖，其中該基材202具有 隔離區(qū)域204、N+字符線206、N-區(qū)域22 以及介電材料214。介電材料沉積于基材202上， 形成介電材料層，其中，可使用的介電材料包括二氧化硅、硅氧化物、氮化硅、FSG、BPSG、BSG 或其它適合的介電材料，而可使用的沉積方法包括CVD、HDP-CVD, ALD、MOCVD, PVD、JVDj^ 涂或其它適合的沉積工藝。之后，再蝕刻介電材料層，以產(chǎn)生開口 226，進(jìn)而暴露部分N-區(qū) 域22 ，并提供介電材料214。于一實(shí)施例中，開口 2 為圓柱狀開口。圖7A與圖7B分別為一實(shí)施例中基材202的上視圖與剖面圖，其中該基材202具 有隔離區(qū)域204、N+字符線206、N-區(qū)域22^、P-區(qū)域208、P+區(qū)域210、硅化物層213以及 介電材料214。于一實(shí)施例中，可將保護(hù)氧化物層(圖未示)沉積至N-區(qū)域22 的暴露部 分上，且該氧化物可以是二氧化硅。由保護(hù)氧化物層的沉積，N-區(qū)域22 的暴露部分由硼 或其它適合的布植材料所布植，進(jìn)而提供P-區(qū)域208以及位于P-區(qū)域208之上的P+區(qū)域 210。N+字符線206與P-區(qū)域208共同形成垂直二極管。之后并將保護(hù)氧化物層移除。硅化物層213形成于P+區(qū)域210上，于一實(shí)施例中，硅化物層213的形成方式是 將如鈷、鎳或鉬鎳等適合的金屬與P+區(qū)域210接觸，并進(jìn)行退火處理，再將未反應(yīng)的金屬移 除以得到硅化物層213。于其它實(shí)施例中，硅化物層213是使用將來形成接點(diǎn)212的金屬來 制得，于此種實(shí)施例中，未反應(yīng)的金屬并不需要被移除。圖8A與圖8B-8D分別為一實(shí)施例中基材202的上視圖與剖面圖，其中該基材202 具有隔離區(qū)域204、N+字符線206、N-區(qū)域224、P_區(qū)域208、P+區(qū)域210、硅化物層213、介 電材料214及接點(diǎn)212。接點(diǎn)材料沉積至P+區(qū)域210與介電材料214的暴露部分上以形成 接點(diǎn)材料層，其中可使用的接點(diǎn)材料包括鎢、銅、鋁或其它適合的接點(diǎn)材料。接點(diǎn)材料層的 沉積方法可以是CVD、HDP-CVD、ALD、MOCVD、PVD、JVD或其它適合的沉積工藝。之后將接點(diǎn) 材料層平面化，以暴露介電材料214并提供接點(diǎn)212。接點(diǎn)材料層可平面化方法可以是CMP 或其它適合的平面化工藝。之后進(jìn)行其它適合的工藝以制造存儲(chǔ)陣列200的下電極216、相 變化元件220、上電極221、位線222，而這些工藝可參考圖3A、圖以及相關(guān)描述得知。圖9為另一實(shí)施例中基材202的剖面圖，該基材202具有隔離區(qū)域204、N+字符線 206、P-區(qū)域208、P+區(qū)域211、硅化物層213、介電材料214以及接點(diǎn)212。于本實(shí)施例中，并不采用如圖7A、圖7B所示利用離子布植法來形成P+區(qū)域210，反而是以P+區(qū)域211來 取代P+區(qū)域210。于一實(shí)施例中，P+區(qū)域211的制造方法是在布植N-區(qū)域22 與提供 P-區(qū)域208后，再沉積P+半導(dǎo)體材料至開口 2 中。于另一實(shí)施例中，P+區(qū)域211的制造 方法則是在布植N-區(qū)域22 與提供P-區(qū)域208后，再于開口 2 中使用選擇性外延。圖IOA與圖10B-10C分別為另一實(shí)施例中基材202的上視圖與剖面圖，其中該基 材202具有隔離區(qū)域204及225、N+字符線206、P-區(qū)域208、P+區(qū)域210、硅化物層213、 介電材料214及接點(diǎn)212。于本實(shí)施例中，N-區(qū)域224為隔離區(qū)域225所取代。隔離區(qū)域 225可包括二氧化硅、硅氧化物、氮化硅、FSG、BPSG、BSG或其它適合的介電材料。隔離區(qū)域 225的制造方式是進(jìn)行蝕刻以在基材20 內(nèi)形成溝渠，前述溝渠與圖4A、圖4B所述為了形 成隔離區(qū)域204而蝕刻所得的溝渠相互垂直，且用以制造隔離區(qū)域225的溝渠深度小于用 以制造隔離區(qū)域204的溝渠深度。圖IlA與圖IlB分別為另一實(shí)施例的存儲(chǔ)陣列300的上視圖與剖面圖。于一實(shí)施 例中，存儲(chǔ)陣列300提供前述圖2中的存儲(chǔ)陣列102。存儲(chǔ)陣列300包括P-基材302、STI 304、N型阱306,P型阱308,N+區(qū)域310,P+區(qū)域312、硅化物層313、接點(diǎn)314與315、下電 極320、相變化元件324、上電極326、位線3 及介電材料316、317、318。P+區(qū)域312與N 型阱306形成垂直二極管。于另一實(shí)施例中，存儲(chǔ)陣列300包括N-基材302、P型阱306、N 型阱308、P+區(qū)域310、N+區(qū)域312，而使二極管的極性正好相反。STI 304形成于P-基材302內(nèi)，且包括二氧化硅、硅氧化物、氮化硅、FSG、BPSG、BSG 或其它適合的介電材料。提供字符線的N型阱306是利用離子布植法形成于P-基材302 內(nèi)且介于STI 304之間。各N+區(qū)域310利用離子布植法而形成于對應(yīng)的N型阱306內(nèi)，且 各P+區(qū)域312亦是利用離子布植法而形成于對應(yīng)的N型阱306內(nèi)。各P+區(qū)域312上部與 硅化物層313的下部接觸，且各硅化物層313包括硅化鈷、硅化鈦、硅化鎳、硅化鉬鎳、硅化 鉭或其它適合的硅化物。硅化物層313的上部與接點(diǎn)214的下部接觸，且各接點(diǎn)212包括 鎢、銅、鋁或其它適合的接點(diǎn)材料。介電材料316側(cè)向環(huán)繞接點(diǎn)314、315，介電材料317側(cè)向 環(huán)繞相變化元件3M與上電極326，且介電材料316、317包括二氧化硅、硅氧化物、氮化硅、 FSG、BPSG、BSG或其它適合的介電材料。各接點(diǎn)314的上部與下電極320的下部接觸，各下電極216包括氮化鈦、氮化鉭、 鎢、鋁、鈦、鉭、氮化硅鈦、氮化硅鉭、氮化鋁鈦、氮化鋁鉭、銅、氮化鎢、碳或其它適合的電極 材料。介電材料318側(cè)向環(huán)繞下電極320，且介電材料218包括氮化硅、二氧化硅、氮氧化硅 或其它適合的介電材料。各下電極320的上部與相變化元件324的下部接觸。于一實(shí)施例 中，相變化元件324的剖面寬度大于下電極320，各相變化元件3M提供一個(gè)或多個(gè)資料位 的儲(chǔ)存位置，且各相變化元件3M的主動(dòng)或相變化區(qū)域是位于下電極320與相變化元件3M 的界面。各相變化元件324的上部與上電極326的下部接觸，且上電極3 包括氮化鈦、氮 化鉭、鎢、鋁、鈦、鉭、氮化硅鈦、氮化硅鉭、氮化鋁鈦、銅、氮化鎢、碳或其它適合的電極材料。于本實(shí)施例中，下電極320、相變化元件324、上電極3 排列成蕈狀單元組態(tài)。于 其它實(shí)施例中，下電極320、相變化元件324、上電極3 可排列成其它適合的組態(tài)，如孔狀 單元組態(tài)。上電極3 上部與位線328的下部接觸，各位線3 包括鎢、銅、鋁或其它適合 的材料。于一實(shí)施例中，位線328與N型阱306垂直。各接點(diǎn)315與N型阱306接觸。且 接點(diǎn)315可降低N型阱306字符線的電阻。
流經(jīng)存儲(chǔ)陣列300各存儲(chǔ)單元的電流路徑由位線3 開始，經(jīng)過上電極3 與相 變化元件324，并流至下電極320。由下電極320開始，電流再流經(jīng)接點(diǎn)314、硅化物層313， 并流至由P+區(qū)域312與N型阱306所組成的二極管。位于相變化元件324與下電極320 之間界面的剖面寬度定義了流經(jīng)此界面的電流密度，并定義了程序化各存儲(chǔ)單元所需的能 量。若可將界面的剖面寬度縮小，則電流密度將可增加，并可進(jìn)而降低程序化各存儲(chǔ)單元所 需的能量。存儲(chǔ)陣列300存儲(chǔ)單元的程序化方式與圖3A、圖;3B所描述的存儲(chǔ)陣列200存儲(chǔ) 單元的程序化方式類似。圖12A-圖14C為制造存儲(chǔ)陣列的實(shí)施例，此處的存儲(chǔ)陣列可以是圖IlA-圖IlB 所述的存儲(chǔ)陣列300。于其它實(shí)施例中，存儲(chǔ)陣列的二極管是與周邊硅互補(bǔ)式金屬氧化半導(dǎo) 體(CM0Q邏輯裝置同時(shí)于前段工藝制造，因此，二極管與CMOS邏輯裝置位于同一水平。圖12A與圖12B分別為一實(shí)施例中基材30 的上視圖與剖面圖，其中該基材30 具有隔離區(qū)域304。于一實(shí)施例中，可使用P型硅基材。于其它實(shí)施例中，則可使用其它適 合的基材。之后對基材進(jìn)行蝕刻以形成開口，并得到基材302a。于一實(shí)施例中，開口為基材 上成列或成行延伸的垂直溝渠。之后，將介電材料沉積于蝕刻后的基材上與開口內(nèi)，如二氧 化硅、硅氧化物、氮化硅、FSG、BPSG、BSG或其它適合的介電材料等均為此處可使用者，而沉 積的方法可以是CVD、HDP-CVD, ALD、MOCVD, PVD、JVD或其它適合的沉積工藝。之后將介電 材料平面化以暴露出基材30 而提供STI或隔離區(qū)域304，其中，可使用CMP或其它適合的 平面化工藝來對介電材料進(jìn)行平面化。圖13A與圖13B-圖13C分別為一實(shí)施例中基材302的上視圖與剖面圖，其中該 基材302具有隔離區(qū)域304、N型阱306a及P型阱308。于一實(shí)施例中，可將保護(hù)氧化物層 (圖未示)沉積至基材30 及隔離區(qū)域304上，且該氧化物可以是二氧化硅。由保護(hù)氧化 物層的沉積，基材30 由砷、磷或其它適合的布植材料所布植，進(jìn)而提供N型阱306a ；基材 30 亦可由硼或其它適合的布植材料所布植，進(jìn)而提供P型阱308。于一實(shí)施例中，可選擇 性摻雜N型阱306a以提供N+調(diào)整。圖14A與圖14B-14C分別為一實(shí)施例中基材302的上視圖與剖面圖，其中該基材 302具有隔離區(qū)域304、N型阱306、P型阱308、N+區(qū)域310、P+區(qū)域312。區(qū)域328內(nèi)的各 N型阱306以砷、磷或其它適合的布植材料所布植，進(jìn)而提供N+區(qū)域310 ；N型阱306亦可由 硼或其它適合的布植材料所布植，進(jìn)而提供P+區(qū)域312。P+區(qū)域312與N型阱306共同形 成垂直二極管。之后可再進(jìn)行其它適合的工藝，以制造硅化物層313、接點(diǎn)314與315、下電 極320、相變化元件324、上電極326、存儲(chǔ)陣列300的位線328，而此部分可配合參考圖11A、 圖IlB得知。前述各實(shí)施例可提供具有二極管選擇性的可變電阻或可變電阻率存儲(chǔ)單元陣列， 此些二極管利用離子布植法制造于基材內(nèi)。二極管耦接至接觸栓塞并與其對準(zhǔn)，而接觸栓 塞可將二極管耦接至電阻式存儲(chǔ)元件。與其它利用不同工藝制造的二極管相比，此些二極 管可使存儲(chǔ)陣列具有較高的密度。此外，與邏輯工藝相比，此處所述的二極管制造方法并不 需要額外的光刻屏蔽，故可降低制造成本。盡管某些實(shí)施例中是以相變化存儲(chǔ)元件為例，應(yīng)再次強(qiáng)調(diào)該些實(shí)施例也可應(yīng)用于 任一種適合的可變電阻或可變電阻率存儲(chǔ)元件。雖然本發(fā)明是已參照實(shí)施例來加以描述，然本發(fā)明創(chuàng)作并未受限于其詳細(xì)描述內(nèi)容。替換方式及修改樣式是已于先前描述中所建議，且其它替換方式及修改樣式將為熟習(xí) 此項(xiàng)技術(shù)的人士所思及。特別是，所有具有實(shí)質(zhì)上相同于本發(fā)明的構(gòu)件結(jié)合而達(dá)成與本發(fā) 明實(shí)質(zhì)上相同結(jié)果的，皆不脫離本發(fā)明的精神范疇。因此，所有此等替換方式及修改樣式是 意欲落在本發(fā)明于隨附的權(quán)利要求范圍及其均等物所界定的范疇之中。
權(quán)利要求
1.一種集成電路，包括 一基材，包含隔離區(qū)域；一第一導(dǎo)線，形成于該基材內(nèi)，且介于隔離區(qū)域之間；一垂直二極管，形成于該基材內(nèi)；一接點(diǎn)，與該垂直二極管耦接；以及一存儲(chǔ)元件，與該接點(diǎn)耦接，其中，該第一導(dǎo)線作為該垂直二極管的一部分。
2.如權(quán)利要求1所述的集成電路，還包括互補(bǔ)式金屬氧化半導(dǎo)體邏輯裝置，形成于該基材內(nèi)，且與該垂直二極管位于同一水平。
3.如權(quán)利要求1所述的集成電路，其中該第一導(dǎo)線包括一N+字符線。
4.如權(quán)利要求1所述的集成電路，其中該第一導(dǎo)線包括一N型阱。
5.如權(quán)利要求1所述的集成電路，其中該垂直二極管與該接點(diǎn)自對準(zhǔn)。
6.如權(quán)利要求1所述的集成電路，其中該存儲(chǔ)元件包括一可變電阻率材料元件。
7.一種系統(tǒng)，包括 一主機(jī)；以及一存儲(chǔ)裝置，與該主機(jī)耦接，并可與該主機(jī)相互通訊，該存儲(chǔ)裝置包括 一基材，包含隔離區(qū)域；一字符線，形成于該基材內(nèi)，且介于隔離區(qū)域之間； 一垂直二極管，形成于該基材內(nèi)； 一接點(diǎn)，與該垂直二極管耦接；以及 一存儲(chǔ)元件，與該接點(diǎn)耦接， 其中，該字符線作為該垂直二極管的一部分。
8.如權(quán)利要求7所述的系統(tǒng)，其中該存儲(chǔ)元件還包括摻雜半導(dǎo)體區(qū)域，將該垂直二極管與沿著該字符線的鄰近垂直二極管電性隔離。
9.如權(quán)利要求7所述的系統(tǒng)，其中該存儲(chǔ)元件還包括介電材料隔離區(qū)域，將該垂直二極管與沿著該字符線的鄰近垂直二極管電性隔離。
10.如權(quán)利要求7所述的系統(tǒng)，其中該存儲(chǔ)元件還包括 摻雜半導(dǎo)體阱，將該垂直二極管與鄰近垂直二極管電性隔離。
11.如權(quán)利要求7所述的系統(tǒng)，其中該存儲(chǔ)元件還包括 一寫入電路，用以寫入資料至該存儲(chǔ)元件；一感測電路，用以自該存儲(chǔ)元件讀取資料；以及 一控制器，用以控制該寫入電路及該感測電路。
12.—種存儲(chǔ)器，包括 一基材，包含隔離區(qū)域；一離子布植字符線，形成于該基材內(nèi)，且介于隔離區(qū)域之間； 一離子布植垂直二極管，形成于該基材內(nèi)； 一接點(diǎn)，與該離子布植垂直二極管耦接；以及 一相變化存儲(chǔ)元件，與該接點(diǎn)耦接，其中，該離子布植字符線作為該離子布植垂直二極管的一部分。
13.如權(quán)利要求12所述的存儲(chǔ)器，其中該離子布植字符線包括一N+字符線。
14.如權(quán)利要求12所述的存儲(chǔ)器，其中該離子布植字符線包括一N型阱。
15.如權(quán)利要求14所述的存儲(chǔ)器，還包括P型阱，其中該離子布植字符線與鄰近字符線 之間由該隔離區(qū)域與該P(yáng)型阱所隔離。
16.如權(quán)利要求12所述的存儲(chǔ)器，還包括一摻雜半導(dǎo)體區(qū)域，與該離子布植垂直二極管及該接點(diǎn)耦接。
17.—種制造一集成電路的方法，該方法包括 提供一基材，其包含隔離區(qū)域；布植該基材，以于隔離區(qū)域之間提供一第一極性濃摻雜字符線與一第一極性淡摻雜區(qū) 域，該第一極性淡摻雜區(qū)域與該第一極性濃摻雜字符線接觸； 沉積一介電材料于該基材上；蝕刻該介電材料以形成開口，進(jìn)而暴露出部分該第一極性淡摻雜區(qū)域； 布植該第一極性淡摻雜區(qū)域的暴露部分，以提供一與該第一極性濃摻雜字符線接觸的 第二極性淡摻雜區(qū)域；提供一第二極性濃摻雜區(qū)域，其與該第二極性淡摻雜區(qū)域接觸； 于該開口內(nèi)沉積一接點(diǎn)材料；以及 制造一存儲(chǔ)元件，其與該接點(diǎn)材料耦接。
18.如權(quán)利要求17所述的方法，其中提供該第二極性濃摻雜區(qū)域的步驟包括布植該第一極性淡摻雜區(qū)域的暴露部分，以提供與該第二極性淡摻雜區(qū)域接觸的該第 二極性濃摻雜區(qū)域。
19.如權(quán)利要求17所述的方法，其中提供該第二極性濃摻雜區(qū)域的步驟包括 于該開口內(nèi)沉積一第二極性濃摻雜材料，以提供與該第二極性淡摻雜區(qū)域接觸的該第二極性濃摻雜區(qū)域。
20.如權(quán)利要求17所述的方法，其中提供該基材的步驟包括提供一 P-硅基材，該P(yáng)-硅基材包括淺溝渠隔離區(qū)域； 布植該基材的步驟包括布植該基材以提供N+字符線與N-區(qū)域； 布植該第一極性淡摻雜區(qū)域的暴露部分的步驟包括布植該第一極性淡摻雜區(qū)域的暴 露部分以提供一 P-區(qū)域；以及提供該第二極性濃摻雜區(qū)域的步驟包括提供一 P+區(qū)域。
21.如權(quán)利要求17所述的方法，其中制造該存儲(chǔ)元件的步驟包括制造一可變電阻率存 儲(chǔ)元件。
22.一種制造一集成電路的方法，該方法包括提供一基材，其包括彼此垂直的第一隔離區(qū)域與第二隔離區(qū)域； 布植該基材，以提供一第一極性淡摻雜阱，該第一極性淡摻雜阱介于第二隔離區(qū)域之 間，且延伸穿越第一隔離區(qū)域；布植該第一極性淡摻雜阱，以于該第一隔離區(qū)域與該第二隔離區(qū)域之間提供一第一極 性濃摻雜區(qū)域與一第二極性濃摻雜區(qū)域，該第二極性濃摻雜區(qū)域是位于該第一極性濃摻雜 區(qū)域上；制造一接點(diǎn)，其與該第二極性濃摻雜區(qū)域耦接；以及制造一存儲(chǔ)元件，其與該接點(diǎn)耦接。
23.如權(quán)利要求22所述的方法，還包括布植該基材，以于該第二隔離區(qū)域下提供第二極性淡摻雜阱。
24.如權(quán)利要求22所述的方法，其中提供該基材的步驟包括提供一 P-硅基材； 布植該基材的步驟包括布植該基材以提供一 N型阱；以及布植該基材以提供該N型阱的步驟包括布植該N型阱，以提供一 N+區(qū)域以及一位于該 N+區(qū)域上的P+區(qū)域。
25.如權(quán)利要求22所述的方法，其中制造該存儲(chǔ)元件的步驟包括制造一可變電阻率存 儲(chǔ)元件。
全文摘要
本發(fā)明揭露一種集成電路，其包括基材、第一導(dǎo)線與垂直二極管。其中，基材包括隔離區(qū)域，第一導(dǎo)線形成于基材內(nèi)的隔離區(qū)域間，垂直二極管形成于基材內(nèi)。集成電路包括耦接至垂直二極管的接點(diǎn)以及耦接至接點(diǎn)的存儲(chǔ)元件，且第一導(dǎo)線可作為垂直二極管的一部分。
文檔編號H01L21/8229GK102064183SQ200910149469
公開日2011年5月18日 申請日期2009年6月19日 優(yōu)先權(quán)日2008年6月19日
發(fā)明者楊明, 畢平·拉詹德南, 湯瑪斯·漢普, 龍翔瀾 申請人:國際商用機(jī)器公司, 奇夢達(dá)股份公司, 旺宏電子股份有限公司