具有串聯(lián)的雙nmos的集成電路的制作方法
【專利摘要】本實(shí)用新型涉及一種具有串聯(lián)的雙NMOS的集成電路，包括：至少一個(gè)第一NMOS，置于晶圓第一面，具有第一柵極和第一源極；至少一個(gè)第二NMOS，置于晶圓第二面，具有第二柵極和第二源極；所述至少一個(gè)第一NMOS和至少一個(gè)第二NMOS在與晶圓表面垂直的縱向上共用N-型半導(dǎo)體襯底的N-區(qū)域，所述至少一個(gè)第一NMOS的柵極和至少一個(gè)第二NMOS的源極的位置彼此對(duì)應(yīng)，所述至少一個(gè)第一NMOS的源極和至少一個(gè)第二NMOS的柵極的位置彼此對(duì)應(yīng)。本實(shí)用新型實(shí)現(xiàn)了導(dǎo)通電阻相等的情況下，晶片面積更小，易于采用更小的封裝，使芯片面積更小。
【專利說(shuō)明】具有串聯(lián)的雙NMOS的集成電路
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及集成電路，具體涉及到一種具有串聯(lián)的雙NMOS的集成電路及制備方法。
【背景技術(shù)】
[0002]一些應(yīng)用中需要串聯(lián)的兩個(gè)NMOS來(lái)分別禁止兩個(gè)方向的電流。例如:一種常見(jiàn)應(yīng)用是鋰電池保護(hù)電路。圖1A是現(xiàn)有技術(shù)中串聯(lián)的雙NMOS結(jié)構(gòu)圖。圖1A中，左邊為第一NM0S，右邊為第二 NM0S，這兩個(gè)NMOS為串聯(lián)連接。對(duì)于第一 NM0S，其源端為SI，耐高壓端為Mid，柵極為Gl。對(duì)于第二 NM0S，其源端為S2，耐高壓端為Mid，柵極為G2。圖1B為圖1A的等效電路圖。在圖1B中，在同一個(gè)晶片上，第一 NMOS和第二 NMOS各占一半的面積，這樣實(shí)現(xiàn)相同導(dǎo)通電阻的情況，所需晶片面積較大。電池保護(hù)等應(yīng)用中，為了進(jìn)一步使封裝小型化，希望晶片面積越小越好，這樣易于采用更小的封裝，從而芯片面積更小，對(duì)于有限的電池空間中，可以放置更多的電芯材料，有助于增大電池容量。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型的目的是提供一種串聯(lián)的雙NMOS集成電路及制備方法。
[0004]為實(shí)現(xiàn)上述目的，本實(shí)用新型提供的串聯(lián)的雙NMOS集成電路及制備方法，實(shí)現(xiàn)了在相同導(dǎo)通電阻的情況下，采用更小的封裝，使芯片面積更小。
[0005]第一方面，本實(shí)用新型提供了一種具有串聯(lián)的雙NMOS集成電路,包括:
[0006]至少一個(gè)第一 NM0S,置于晶圓第一面,具有第一柵極和第一源極；
[0007]至少一個(gè)第二 NM0S，置于晶圓第二面，具有第二柵極和第二源極；
[0008]所述至少一個(gè)第一 NMOS和至少一個(gè)第二 NMOS在與晶圓表面垂直的縱向上共用N-型半導(dǎo)體襯底的N-區(qū)域，所述至少一個(gè)第一 NMOS的柵極和至少一個(gè)第二 NMOS的源極的位置彼此對(duì)應(yīng)，所述至少一個(gè)第一 NMOS的源極和至少一個(gè)第二 NMOS的柵極的位置彼此對(duì)應(yīng)。
[0009]優(yōu)選地,該集成電路中至少一個(gè)第一 NMOS的第一柵極和第一源極在晶圓第一面交替設(shè)置，所述至少一個(gè)第二 NMOS的第二柵極和第二源極在晶片第二面交替設(shè)置。
[0010]優(yōu)選地，該集成電路中至少一個(gè)第一 NMOS的第一柵極和至少一個(gè)第二 NMOS的第二柵極由晶圓內(nèi)部刻蝕深槽，在所述深槽內(nèi)淀積填充多晶硅材料形成，至少有一個(gè)第一NMOS的第一柵極的末端部分延伸入相鄰的兩個(gè)第二 NMOS的第二柵極之間的空間內(nèi)，至少有一個(gè)第二 NMOS的第二柵極的末端部分延伸入相鄰的兩個(gè)第一 NMOS的第一柵極之間的空間內(nèi)。
[0011]優(yōu)選地，該集成電路的N-區(qū)域是通過(guò)在N-型半導(dǎo)體襯底的兩個(gè)表面注入預(yù)定深度的P-而形成，N-型半導(dǎo)體襯底的兩個(gè)表面分別對(duì)應(yīng)于所述晶圓的第一面和所述晶圓的第二面，形成所述第一柵極和第二柵極的深槽穿過(guò)所述N-區(qū)域。
[0012]優(yōu)選地，多個(gè)串聯(lián)的雙NMOS集成電路構(gòu)成電池保護(hù)電路的用于對(duì)充電回路和放電回路進(jìn)行導(dǎo)通和切斷控制的開(kāi)關(guān)組合電路。
[0013]本實(shí)用新型實(shí)現(xiàn)了導(dǎo)通電阻相等的情況下，晶片面積更小，在導(dǎo)通電阻相等的情況下，易于采用更小的封裝，使芯片面積更小。
【專利附圖】

【附圖說(shuō)明】
[0014]圖1A為本實(shí)用新型現(xiàn)有技術(shù)中串聯(lián)的雙NMOS結(jié)構(gòu)圖；
[0015]圖1B為圖1A的等效電路圖；
[0016]圖2為本實(shí)用新型實(shí)施例中串聯(lián)的雙NMOS結(jié)構(gòu)圖；
[0017]圖3為本實(shí)用新型實(shí)施例中雙NMOS制備方法流程圖；
[0018]圖4為本實(shí)用新型實(shí)施例中雙NMOS制備方法中形成上P-阱區(qū)的截面圖；
[0019]圖5為本實(shí)用新型實(shí)施例中雙NMOS制備方法中形成下P-阱區(qū)的截面圖；
[0020]圖6為本實(shí)用新型實(shí)施例中雙NMOS制備方法中從第一面刻蝕深槽的截面圖；
[0021]圖7為本實(shí)用新型實(shí)施例中雙NMOS制備方法中從第二面刻蝕深槽的截面圖；
[0022]圖8為本實(shí)用新型實(shí)施例中雙NMOS制備方法中對(duì)襯底第一面注入N+和P+的截面圖；
[0023]圖9為本實(shí)用新型實(shí)施例中雙NMOS制備方法中對(duì)襯底第二面注入N+和P+的截面圖。
【具體實(shí)施方式】
[0024]下面通過(guò)附圖和實(shí)施例，對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
[0025]圖2為本實(shí)用新型實(shí)施例中串聯(lián)的雙NMOS結(jié)構(gòu)圖。在圖2中，將第一 NMOS和第
二NMOS分別放置于晶片的第一面和第二面(即上下兩面)，并采用柵極錯(cuò)位放置的方式，第一面的第一 NMOS柵極在垂直晶片表面方向上對(duì)應(yīng)于第二面的第二 NMOS的源極區(qū)域，第二面的第二 NMOS柵極在垂直晶片表面方向上對(duì)應(yīng)于第一面的第一 NMOS的源極區(qū)域。至少有一個(gè)第一NMOS的第一柵極的末端部分延伸入相鄰的兩個(gè)第二NMOS的第二柵極之間的空間內(nèi)，至少有一個(gè)第二 NMOS的第二柵極的末端部分延伸入相鄰的兩個(gè)第一 NMOS的第一柵極之間的空間內(nèi)，N-區(qū)域是通過(guò)在N-型半導(dǎo)體襯底的兩個(gè)表面注入預(yù)定深度的P-而形成，N-型半導(dǎo)體襯底的兩個(gè)表面分別對(duì)應(yīng)于晶圓的第一面和晶圓的第二面，形成第一柵極和第二柵極的深槽穿過(guò)N-區(qū)域，這樣有利于減小晶片面積，實(shí)現(xiàn)導(dǎo)通電阻相同的情況下，晶片面積更小。
[0026]其中，N+為重?fù)诫s的N型區(qū)域，其摻雜濃度遠(yuǎn)高于N-區(qū)域。P+為重?fù)诫s的P型區(qū)域，其摻雜濃度遠(yuǎn)高于P-區(qū)域。P-為淺摻雜的P型區(qū)域，N-為淺摻雜的P型區(qū)域。圖2中，柵極為斜線填充區(qū)域。柵極周?chē)鸀闁叛鯀^(qū)域，一般為二氧化硅。
[0027]串聯(lián)的雙NMOS集成電路構(gòu)成電池保護(hù)電路的用于對(duì)充電回路和放電回路進(jìn)行導(dǎo)通和切斷控制的開(kāi)關(guān)組合電路。
[0028]下面結(jié)合圖3-圖9對(duì)串聯(lián)的雙NMOS的制備方法做進(jìn)一步的描述。
[0029]圖3為本實(shí)用新型實(shí)施例中雙NMOS制備方法流程圖。
[0030]步驟101，對(duì)N-型半導(dǎo)體襯底第一面注入P-，形成第一 P-阱區(qū)；對(duì)N-型半導(dǎo)體襯底第二面注入P-，形成第二 P-阱區(qū)；在第一 P-阱區(qū)和第二 P-阱區(qū)之間形成有N-區(qū)域。[0031 ] 對(duì)N-型半導(dǎo)體襯底上部形成第一 P-阱區(qū)。其形成的P-阱區(qū)截面圖如圖4雙NMOS制備方法中形成上P-阱區(qū)的截面圖所示。
[0032]對(duì)N-型半導(dǎo)體襯底下部形成第一 P-阱區(qū)。其形成的P-阱區(qū)截面圖如圖5雙NMOS制備方法中形成下P-阱區(qū)的截面圖所示。完成N-型半導(dǎo)體襯底第一面和第二面注入P-后，N-區(qū)域厚度越小，則最終串聯(lián)NMOS的阻抗越低。
[0033]需要說(shuō)明的是，對(duì)N-型半導(dǎo)體襯底的第一面和第二面注入P-的順序可以互換，或者也可同時(shí)進(jìn)行。
[0034]步驟102,從所述晶圓第一面向晶圓內(nèi)部刻蝕出深槽,所述深槽貫穿所述N-區(qū)域，在所述深槽內(nèi)壁形成第一柵極氧化層，在深槽內(nèi)淀積填充多晶硅材料，形成第一柵極；從所述晶圓第二面向晶圓內(nèi)部刻蝕出深槽，所述深槽貫穿所述N-區(qū)域，在所述深槽內(nèi)壁形成第二柵極氧化層，在溝槽內(nèi)淀積填充多晶硅材料，形成第二柵極；。
[0035]利用深槽工藝(Trench Techonology)從第一面向晶圓內(nèi)部刻蝕出深槽,然后在深槽內(nèi)壁通過(guò)干法氧化，形成氧化層，即柵極氧化層，在溝槽內(nèi)淀積填充多晶硅材料，形成柵極，如圖6中雙NMOS制備方法中從第一面刻蝕深槽的截面圖所示。
[0036]利用深槽工藝從第二面向晶圓內(nèi)部刻蝕出深槽，然后在深槽內(nèi)壁通過(guò)干法氧化，形成氧化層，即第二柵極氧化層，再次在溝槽內(nèi)淀積填充多晶硅材料，形成柵極。完成后如圖7中雙NMOS制備方法中從第二面刻蝕深槽的截面圖所示，其中斜線填充區(qū)域表示第一柵極和第二柵極。
[0037]需要說(shuō)明的是，步驟從晶圓的第一面和第二面向晶圓內(nèi)部刻蝕深槽的次序可以互換，或者也可以同時(shí)進(jìn)行。
[0038]步驟103，對(duì)N-型半導(dǎo)體襯底第一面依次進(jìn)行N+注入和P+注入，構(gòu)成第一源極；對(duì)N-型半導(dǎo)體襯底第二面進(jìn)行N+注入和P+注入，構(gòu)成第二源極；所述第一柵極和第二源極的位置彼此對(duì)應(yīng)，所述第一源極和柵極的位置彼此對(duì)應(yīng)；第一源極和第一柵極構(gòu)成第一NMOS,第二源極和第二柵極構(gòu)成第二 NM0S。
[0039]對(duì)N-型半導(dǎo)體襯底第一面面依次進(jìn)行N+注入和P+注入，既可以先進(jìn)行N+注入，也可以先進(jìn)行P+注入。完成后如圖8中雙NMOS制備方法中對(duì)襯底第一面注入N+和P+的截面圖所示。
[0040]對(duì)N-型半導(dǎo)體襯底第二面依次進(jìn)行N+注入和P+注入，既可以先進(jìn)行N+注入，也可以先進(jìn)行P+注入。完成后如圖9中雙NMOS制備方法中對(duì)襯底第二面注入N+和P+的截面圖所示。
[0041]需要說(shuō)明的是，對(duì)N-型半導(dǎo)體襯底的第一面和第二面的注入，可以互換或者也可同時(shí)進(jìn)行。
[0042]步驟104,形成N+和P+的接觸孔,淀積金屬，形成電氣連接。
[0043]到此為止，基本器件結(jié)構(gòu)已經(jīng)形成。根據(jù)常規(guī)工藝，后面可以進(jìn)行后道工藝，形成N+和P+的接觸孔，淀積金屬，形成電氣連接。
[0044]綜上，本實(shí)用新型中第一 NMOS和至少一個(gè)第二 NMOS在同一晶片上下交叉設(shè)置，減少了晶片面積，實(shí)現(xiàn)了導(dǎo)通電阻相同的情況下，晶片面積更小。
[0045]以上所述的【具體實(shí)施方式】，對(duì)本實(shí)用新型的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本實(shí)用新型的【具體實(shí)施方式】而已，并不用于限定本實(shí)用新型的保護(hù)范圍，凡在本實(shí)用新型的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種具有串聯(lián)的雙NMOS的集成電路，其特征在于，所述集成電路包括: 至少一個(gè)第一 NM0S，置于晶圓第一面，具有第一柵極和第一源極； 至少一個(gè)第二 NM0S，置于晶圓第二面，具有第二柵極和第二源極； 所述至少一個(gè)第一 NMOS和至少一個(gè)第二 NMOS在與晶圓表面垂直的縱向上共用N-型半導(dǎo)體襯底的N-區(qū)域，所述至少一個(gè)第一 NMOS的柵極和至少一個(gè)第二 NMOS的源極的位置彼此對(duì)應(yīng)，所述至少一個(gè)第一 NMOS的源極和至少一個(gè)第二 NMOS的柵極的位置彼此對(duì)應(yīng)。
2.如權(quán)利要求1所述的具有串聯(lián)的雙NMOS的集成電路，其特征在于，所述至少一個(gè)第一 NMOS的第一柵極和第一源極在晶圓第一面交替設(shè)置，所述至少一個(gè)第二 NMOS的第二柵極和第二源極在晶片第二面交替設(shè)置。
3.如權(quán)利要求1所述的具有串聯(lián)的雙NMOS的集成電路，其特征在于，所述至少一個(gè)第一NMOS的第一柵極和至少一個(gè)第二 NMOS的第二柵極由晶圓內(nèi)部刻蝕深槽，在深槽內(nèi)淀積填充多晶硅材料形成，至少有一個(gè)第一 NMOS的第一柵極的末端部分延伸入相鄰的兩個(gè)第二NMOS的第二柵極之間的空間內(nèi)，至少有一個(gè)第二 NMOS的第二柵極的末端部分延伸入相鄰的兩個(gè)第一 NMOS的第一柵極之間的空間內(nèi)。
4.如權(quán)利要求1所述的具有串聯(lián)的雙NMOS的集成電路，其特征在于，所述N-區(qū)域是通過(guò)在N-型半導(dǎo)體襯底的兩個(gè)表面注入預(yù)定深度的P-而形成，N-型半導(dǎo)體襯底的兩個(gè)表面分別對(duì)應(yīng)于所述晶圓的第一面和所述晶圓的第二面，形成所述第一柵極和第二柵極的深槽穿過(guò)所述N-區(qū)域。
5.如權(quán)利要求1-4任一項(xiàng)所述的具有串聯(lián)的雙NMOS的集成電路，其特征在于，串聯(lián)的雙NMOS集成電路構(gòu)成電池保護(hù)電路的用于對(duì)充電回路和放電回路進(jìn)行導(dǎo)通和切斷控制的開(kāi)關(guān)組合電路。
【文檔編號(hào)】H01L21/8234GK203589029SQ201320672914
【公開(kāi)日】2014年5月7日 申請(qǐng)日期:2013年10月29日 優(yōu)先權(quán)日:2013年10月29日
【發(fā)明者】王釗 申請(qǐng)人:無(wú)錫中星微電子有限公司