專(zhuān)利名稱(chēng)：集成電路的時(shí)鐘電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于具有時(shí)鐘電路的集成電路，其可容忍諸如溫度、接地噪聲、電源噪聲 等變異。
背景技術(shù)：
集成電路的時(shí)鐘電路的運(yùn)作會(huì)隨溫度、接地噪聲、電源噪聲等因子而有變異。由于 這些變異會(huì)影響輸出時(shí)鐘信號(hào)的最終時(shí)序，已有多項(xiàng)研究進(jìn)行期能針對(duì)此一問(wèn)題，在上述 變異存在的情況下，產(chǎn)生較均勻的輸出時(shí)鐘信號(hào)。舉例而言，Gaboury的美國(guó)專(zhuān)利第7，142，005號(hào)利用增加具有主動(dòng)負(fù)載的緩沖電 路、獨(dú)立偏壓電路系統(tǒng)、以及偏壓電路系統(tǒng)的方式，來(lái)隔離電源波動(dòng)對(duì)時(shí)鐘信號(hào)的影響。為 了達(dá)成隔離電源波動(dòng)對(duì)時(shí)鐘信號(hào)的影響，這些相對(duì)復(fù)雜的緩沖電路造成晶粒面積與成本的 大幅增加。因此產(chǎn)生需求，希望能夠解決這些變異問(wèn)題，但采用較不復(fù)雜的結(jié)構(gòu)與較少的成 本。

發(fā)明內(nèi)容
本發(fā)明是提供一種具有時(shí)鐘集成電路的裝置的技術(shù)。此時(shí)鐘集成電路具有一栓鎖器，產(chǎn)生該時(shí)鐘集成電路的一時(shí)鐘信號(hào)輸出。該栓鎖 器包含交互耦接的邏輯門(mén)，如此該栓鎖器中的該交互耦接的邏輯門(mén)的輸出與該栓鎖器中的 該交互耦接的不同邏輯門(mén)的輸入耦接。此時(shí)鐘集成電路也具有一時(shí)序電路與該栓鎖器的一輸出耦接，該時(shí)序電路的一輸 出在一第一參考信號(hào)與一第二參考信號(hào)之間切換，該切換的一速率是由一與溫度相關(guān)的時(shí) 間常數(shù)來(lái)決定。該時(shí)序電路的該輸出決定該時(shí)鐘信號(hào)輸出的時(shí)序。此時(shí)鐘集成電路也具有一反相電路，比較該時(shí)序電路的一輸出與一溫度補(bǔ)償參考 值，如此該時(shí)鐘集成電路的該時(shí)鐘信號(hào)輸出的該時(shí)序可以抵擋溫度變動(dòng)，該反相電路的一 輸出與該栓鎖器的一輸入耦接。在某些實(shí)施例中，該時(shí)間常數(shù)是一指數(shù)信號(hào)。在某些實(shí)施例中，該第一參考信號(hào)是一第一參考電壓，該第二參考信號(hào)是一第二 參考電壓，且該時(shí)序電路在自該第一參考電壓充電至該第二參考電壓的狀態(tài)與自該第二參 考電壓放電至該第一參考電壓的狀態(tài)之間切換。在某些實(shí)施例中，該第一參考信號(hào)是一第一參考電壓，該第二參考信號(hào)是一第二 參考電壓，且該時(shí)序電路，響應(yīng)至該反相電路，在自該第一參考電壓充電至該第二參考電壓 的狀態(tài)與自該第二參考電壓放電至該第一參考電壓的狀態(tài)之間切換。其中該反相電路的該 溫度補(bǔ)償觸發(fā)點(diǎn)是一第三參考電壓，其隨著溫度增加而降低。在一實(shí)施例中，該反相電路的 該溫度補(bǔ)償觸發(fā)點(diǎn)是由一溫度補(bǔ)償電源所產(chǎn)生。本發(fā)明的另一目的為提供一種具有時(shí)鐘集成電路的裝置，將反相器以施密特觸發(fā)電路取代。本發(fā)明的又一目的為提供一種具有時(shí)鐘集成電路的裝置，將反相器以運(yùn)算放大器 電路取代，且加上一個(gè)電流產(chǎn)生器型的參考電路，產(chǎn)生該溫度補(bǔ)償參考值。在許多不同的實(shí)施例中，該電流產(chǎn)生器型的參考電路是一電流產(chǎn)生器及一電阻特 性裝置，包含一電阻、二極管及一金屬氧化半導(dǎo)體晶體管的任一種；且某些其它的裝置如一 具有CTAT(與溫度反比)特性及PTAT(與溫度正比)特性至少之一的裝置。本發(fā)明的再一目的為提供一種具有時(shí)鐘集成電路的裝置，包含一栓鎖器產(chǎn)生該時(shí) 鐘集成電路的一時(shí)鐘信號(hào)輸出。該栓鎖器包含一第一邏輯門(mén)及一第二邏輯門(mén)彼此交互耦 接。該第一邏輯門(mén)的一輸出與該第二邏輯門(mén)的一第一輸入耦接。該第二邏輯門(mén)的一輸出與 該第一邏輯門(mén)的一第一輸入耦接。該第二邏輯門(mén)的該輸出與該第一邏輯門(mén)的一第二輸入經(jīng) 由至少一第一時(shí)序電路及一第一反相器耦接。該第一邏輯門(mén)的該輸出與該第二邏輯門(mén)的一 第二輸入經(jīng)由至少一第二時(shí)序電路及一第二反相器耦接。該第一時(shí)序電路具有一輸出在一第一參考信號(hào)與一第二參考信號(hào)之間以一第一 速率切換，該第一速率是由一與溫度相關(guān)的第一時(shí)間常數(shù)來(lái)決定。該第二時(shí)序電路具有一輸出在該第一參考信號(hào)與該第二參考信號(hào)之間以一第二 速率切換，該第二速率是由一與溫度相關(guān)的一第二時(shí)間常數(shù)來(lái)決定。該第一時(shí)序電路及該第二時(shí)序電路的所述輸出決定該時(shí)鐘信號(hào)輸出的時(shí)序。該第一反相器比較該第一時(shí)序電路的一輸出與一第一溫度補(bǔ)償參考值，其是該第 一反相器的一第一溫度補(bǔ)償觸發(fā)點(diǎn)。該第二反相器比較該第二時(shí)序電路的一輸出與一第二溫度補(bǔ)償參考值，其是該第 二反相器的一第二溫度補(bǔ)償觸發(fā)點(diǎn)。在一實(shí)施例中，該第一參考信號(hào)是一第一參考電壓，該第二參考信號(hào)是一第二參 考電壓，且該第一時(shí)序電路及該第二時(shí)序電路在自該第一參考電壓充電至該第二參考電壓 的狀態(tài)與自該第二參考電壓放電至該第一參考電壓的狀態(tài)之間切換。在一實(shí)施例中，所述 溫度補(bǔ)償參考值是一第三參考電壓，其隨著溫度增加而降低。在一實(shí)施例中，該第一及第二時(shí)間常數(shù)是一指數(shù)信號(hào)。在一實(shí)施例中，該第一及第二溫度補(bǔ)償參考值是自一共同參考電路產(chǎn)生。在一實(shí)施例中，該第一及第二溫度補(bǔ)償參考值是自不同的參考電路產(chǎn)生。本發(fā)明的另一目的為提供一種具有時(shí)鐘集成電路的裝置，將陣列反相器以陣列施 密特觸發(fā)電路取代。本發(fā)明的另一目的為提供一種具有時(shí)鐘集成電路的裝置，將陣列反相器以陣列運(yùn) 算放大器電路取代，且加上一個(gè)電流產(chǎn)生器型的參考電路，產(chǎn)生該溫度補(bǔ)償參考值。


本發(fā)明是由申請(qǐng)專(zhuān)利范圍所界定。這些和其它目的，特征，和實(shí)施例，會(huì)在下列實(shí) 施方式的章節(jié)中搭配附圖被描述，其中圖1顯示一具有例如是溫度、接地電壓或是電源電壓變動(dòng)承受能力的集成電路時(shí) 鐘電路的方塊示意圖。圖2A和圖2B顯示一具有對(duì)溫度變動(dòng)承受能力的集成電路時(shí)鐘電路的電路示意圖，其包含一反相電路以評(píng)估時(shí)序電路的輸出，其中圖2A具有電容性時(shí)序電路與地耦接而 圖2B具有電容性時(shí)序電路與電源耦接。圖2C顯示具有對(duì)溫度變動(dòng)承受能力的集成電路時(shí)鐘電路的電路示意圖，其與圖 2A類(lèi)似，但是自一 PTAT電源接收電源而不是從CTAT電源。圖2D顯示一具有對(duì)溫度變動(dòng)承受能力的集成電路時(shí)鐘電路的電路示意圖，其包 含一施密特觸發(fā)電路以評(píng)估此時(shí)序電路的輸出。圖2E顯示一施密特觸發(fā)電路的示意圖，例如在圖2D中。圖3A和圖:3B顯示一具有對(duì)溫度變動(dòng)承受能力的集成電路時(shí)鐘電路的電路示意 圖，其包含一運(yùn)算放大器電路以由比較輸出與一參考值來(lái)執(zhí)行時(shí)序電路輸出的準(zhǔn)位偵測(cè)， 其中圖3A具有電容性時(shí)序電路與地耦接而圖:3B具有電容性時(shí)序電路與電源耦接。圖4A顯示準(zhǔn)位偵測(cè)電路的參考信號(hào)的電路示意圖，其包含一具有隨著溫度的增 加而減少電流輸出的PTAT電流源。圖4B顯示準(zhǔn)位偵測(cè)電路的參考信號(hào)的電路示意圖，其包含一具有隨著溫度的增 加而增加電流輸出的CTAT電流源。圖4C顯示準(zhǔn)位偵測(cè)電路的參考信號(hào)的電路示意圖，其包含一具有隨著溫度的增 加而減少電流輸出的PTAT電流源，且更具有一電容器與一電流鏡的負(fù)載電阻并聯(lián)。圖4D是一電流發(fā)生器的示意圖，其根據(jù)參考電路自PMOS裝置提供PTAT電流。圖4E是一電流發(fā)生器的示意圖，其根據(jù)參考電路自NMOS裝置提供PTAT電流。圖4F是一電流發(fā)生器的示意圖，其根據(jù)參考電路自PMOS裝置提供CTAT電流。圖4G是一電流發(fā)生器的示意圖，其根據(jù)參考電路自NMOS裝置提供CTAT電流。圖5A顯示準(zhǔn)位偵測(cè)電路的參考信號(hào)的電路示意圖，其包含一具有隨著溫度的增 加而降低電流輸出的電流源，及一隨著溫度的增加而降低的輸出。圖5B顯示準(zhǔn)位偵測(cè)電路的參考信號(hào)的電路示意圖，其包含一具有隨著溫度的增 加而增加電流輸出的電流源，及一隨著溫度的增加而增加的輸出。圖5C顯示準(zhǔn)位偵測(cè)電路的參考信號(hào)的電路示意圖，其包含一具有隨著溫度的增 加而降低電流輸出的電流源，及一隨著溫度的增加而增加的輸出。圖5D顯示如同圖5C的準(zhǔn)位偵測(cè)電路的參考信號(hào)的電路示意圖，但是包含一具有 隨著溫度的增加而增加電流輸出的電流源。圖5E是圖5C電路的一個(gè)變異，其中CTAT_I定電流源526由電阻RES5M所取代。圖6A顯示一組時(shí)間與上升大小關(guān)系的軌跡曲線(xiàn)，其顯示此時(shí)鐘電路是如何具有 溫度變動(dòng)承受能力，其產(chǎn)生時(shí)鐘時(shí)序可以隨著溫度的改變而大幅地改變。圖6B顯示一組時(shí)間與上升大小關(guān)系的軌跡曲線(xiàn)，其顯示此時(shí)鐘電路是如何具有 溫度變動(dòng)承受能力，因?yàn)槭褂脠D2到圖5中所示的電路，其產(chǎn)生時(shí)鐘時(shí)序基本上不隨著溫度 的改變而改變。圖7A顯示一組時(shí)間與下降大小關(guān)系的軌跡曲線(xiàn)，其顯示此時(shí)鐘電路是如何具有 溫度變動(dòng)承受能力，其產(chǎn)生時(shí)鐘時(shí)序可以隨著溫度的改變而大幅地改變。圖7B顯示一組時(shí)間與下降大小關(guān)系的軌跡曲線(xiàn)，其顯示此時(shí)鐘電路是如何具有 溫度變動(dòng)承受能力，因?yàn)槭褂脠D2到圖5中所示的電路，其產(chǎn)生時(shí)鐘時(shí)序基本上不隨著溫度 的改變而改變。
圖8A和圖8B顯示一具有對(duì)接地噪聲變動(dòng)承受能力的集成電路時(shí)鐘電路的電路示 意圖，其包含一晶體管選擇性的與接地噪聲耦接，以作為此時(shí)序電路輸出的準(zhǔn)位偵測(cè)的參 考信號(hào)的一部分，其中圖8A具有電容性時(shí)序電路與地耦接而圖8B具有電容性時(shí)序電路與 電源耦接。圖9為一組電壓與時(shí)間的關(guān)系圖，其顯示此時(shí)鐘電路是如何具有對(duì)接地噪聲變動(dòng) 的承受能力，其產(chǎn)生時(shí)鐘時(shí)序可以對(duì)隨著時(shí)間改變的接地噪聲而大幅地改變。圖10為一組電壓與時(shí)間的關(guān)系圖，其顯示此時(shí)鐘電路是如何具有對(duì)接地噪聲變 動(dòng)的承受能力，其因?yàn)閳D8中的電路而可以在對(duì)隨著時(shí)間改變的接地噪聲中產(chǎn)生相對(duì)穩(wěn)定 的時(shí)鐘時(shí)序。圖IlA和圖IlB顯示一具有對(duì)電源噪聲變動(dòng)承受能力的集成電路時(shí)鐘電路的電路 示意圖，其包含一晶體管與時(shí)序電路電源的電源噪聲及時(shí)序電路輸出的準(zhǔn)位偵測(cè)的參考信 號(hào)的電源噪聲共同分享的噪聲相位，其中圖IlA具有電容性時(shí)序電路與地耦接而圖IlB具 有電容性時(shí)序電路與電源耦接。圖12顯示一電源電路的電路圖，其與時(shí)序電路電源的電源噪聲及時(shí)序電路輸出 的準(zhǔn)位偵測(cè)的參考信號(hào)的電源噪聲分享相同的噪聲相位。圖13為一組電壓與時(shí)間的關(guān)系圖，其顯示因?yàn)槿鐖D11或圖12中的電路關(guān)系，如 何在時(shí)序電路電源與使用于時(shí)序電路輸出的準(zhǔn)位偵測(cè)的參考信號(hào)之間具有相同的噪聲相 位。圖14為一組電壓與時(shí)間的關(guān)系圖，其顯示此時(shí)鐘電路是如何具有對(duì)電源噪聲變 動(dòng)的承受能力，其可以在對(duì)隨著時(shí)間大幅改變的電源噪聲中產(chǎn)生時(shí)鐘時(shí)序。圖15為一組電壓與時(shí)間的關(guān)系圖，其顯示此時(shí)鐘電路是如何具有對(duì)電源噪聲變 動(dòng)的承受能力，其因?yàn)閳D11和圖12中的電路而可以在對(duì)隨著時(shí)間大幅改變的電源噪聲中 產(chǎn)生相對(duì)穩(wěn)定的時(shí)鐘時(shí)序。圖16A和圖16B顯示一具有對(duì)電源噪聲變動(dòng)承受能力的集成電路時(shí)鐘電路的電路 示意圖，其包含一晶體管與時(shí)序電路電源的電源噪聲及時(shí)序電路輸出的準(zhǔn)位偵測(cè)的參考信 號(hào)的電源噪聲共同分享的噪聲相位，與圖11類(lèi)似，且增加了切換電路，例如在電源開(kāi)啟時(shí) 以選擇性地繞過(guò)此噪聲容忍電路。圖17是可應(yīng)用本發(fā)明具有改良集成電路時(shí)鐘電路的一存儲(chǔ)電路的方塊示意圖。圖18為一電路圖，其類(lèi)似于圖16，顯示一具有對(duì)電源噪聲變動(dòng)承受能力的集成電 路時(shí)鐘電路的電路示意圖，且還包含切換電路介于參考產(chǎn)生器及運(yùn)算放大器之間。
具體實(shí)施例方式圖1顯示一具有例如是溫度、接地電壓或是電源電壓變動(dòng)承受能力的集成電路時(shí) 鐘電路的方塊示意圖。此集成電路時(shí)鐘電路通常是一回路結(jié)構(gòu)，具有時(shí)序電路102、準(zhǔn)位切換電路104及 栓鎖電路栓鎖電路106。此栓鎖電路栓鎖電路106產(chǎn)生一自栓鎖電路栓鎖電路106至?xí)r序 電路102的回饋信號(hào)，及一時(shí)鐘輸出信號(hào)110。此時(shí)序電路102根據(jù)一時(shí)間常數(shù)在兩個(gè)參 考信號(hào)之間切換。此時(shí)間常數(shù)因此決定了此集成電路時(shí)鐘電路的時(shí)序。一個(gè)典型的時(shí)間常 數(shù)范例為一指數(shù)時(shí)間常數(shù)，其將一 RC電路或是RL電路的上升及下降時(shí)間特征化。此準(zhǔn)位切換電路監(jiān)控時(shí)序電路102的輸出，且根據(jù)此時(shí)序電路102是否足夠高或低來(lái)改變其輸出。 栓鎖電路106的范例為SR栓鎖器、SR NAND栓鎖器、JK栓鎖器、門(mén)式SR栓鎖器、門(mén)式D栓鎖 器、門(mén)式觸發(fā)栓鎖器等。此栓鎖電路電路106具有兩個(gè)穩(wěn)定狀態(tài)且在這兩個(gè)穩(wěn)定狀態(tài)之間 切換以產(chǎn)生一時(shí)鐘輸出信號(hào)110。時(shí)序電路102所依賴(lài)的兩個(gè)參考信號(hào)是由電路116所產(chǎn)生，其也會(huì)產(chǎn)生準(zhǔn)位切換 電路104所依賴(lài)的準(zhǔn)位切換參考信號(hào)。由同時(shí)為時(shí)序電路102產(chǎn)生所依賴(lài)的參考信號(hào)及為 準(zhǔn)位切換電路104產(chǎn)生所依賴(lài)的準(zhǔn)位切換參考信號(hào)，電路116可以減少為時(shí)序電路102所 依賴(lài)的參考信號(hào)及為準(zhǔn)位切換電路104所依賴(lài)的準(zhǔn)位切換參考信號(hào)共享的噪聲信號(hào)的噪 聲相位。因?yàn)槿魏卧肼曄辔皇呛苄〉?，此時(shí)序電路102所依賴(lài)參考信號(hào)中的噪聲信號(hào)的峰 值與谷值是與準(zhǔn)位切換電路104所依賴(lài)準(zhǔn)位切換參考信號(hào)中的噪聲信號(hào)的峰值與谷值同
止
少ο準(zhǔn)位切換電路104所依賴(lài)的準(zhǔn)位切換參考信號(hào)112，由電路118選取將其與準(zhǔn)位切 換電路104耦接。在某些實(shí)施例中，這會(huì)作為一采樣而保持住接地噪聲，所以相同的接地噪 聲會(huì)由時(shí)序電路102所保持住，且會(huì)由準(zhǔn)位切換電路104所依賴(lài)的準(zhǔn)位切換參考電路所保持住。雖然此處所示的方塊圖可以解決溫度、接地電壓或是電源電壓的變動(dòng)問(wèn)題，但是 本發(fā)明不同實(shí)施例中的一改良時(shí)鐘電路僅解決這些變動(dòng)參數(shù)的其中之一而已(例如僅針 對(duì)溫度噪聲、僅針對(duì)接地電壓噪聲或是僅針對(duì)電源電壓噪聲)，或是這些變動(dòng)參數(shù)的其中之 二而已(例如僅針對(duì)溫度和電源電壓噪聲、僅針對(duì)溫度和接地電壓噪聲或是僅針對(duì)電源 電壓和接地電壓噪聲)。圖2A和圖2B顯示一具有對(duì)溫度變動(dòng)承受能力的集成電路時(shí)鐘電路的電路示意 圖，其包含一反相電路以評(píng)估時(shí)序電路的輸出。附圖中顯示平行放置的時(shí)序電路202A和202B，平行放置的反相電路204A和 204B,以及一栓鎖電路206。此時(shí)序電路202A和202B通常是一具有電阻RX或RY的反相 器，自電容CX或CY進(jìn)行充電或放電，以改變OX或OY的輸出電壓。圖2A顯示一實(shí)施例，其中電容CX或CY是與丨共同接地耦接。雖然附圖中并未明 示所有可能的變化，本發(fā)明的技術(shù)包含所有實(shí)施例中具有電容CX或CY的時(shí)序電路，其中時(shí) 序電路可以修改為將電容CX或CY是與一共同接地耦接。在一實(shí)施例中，電容CX或CY實(shí)際上是一 PMOS晶體管具有相反的端點(diǎn)與反相器的 共同接地端解除耦接。圖2B顯示一實(shí)施例，其中電容CX或CY是與丨共同電源耦接。雖然附圖中并未明 示所有可能的變化，本發(fā)明的技術(shù)包含所有實(shí)施例中具有電容CX或CY的時(shí)序電路，其中時(shí) 序電路可以修改為將電容CX或CY是與一共同電源耦接。在一實(shí)施例中，電容CX或CY實(shí)際上是一 PMOS晶體管具有相反的端點(diǎn)與反相器的 共同電源端解除耦接。此反相電路204A和204B由一 CTAT電源或是一與溫度成反比的電源，其會(huì)隨著溫 度的增加而降低，來(lái)驅(qū)動(dòng)。此反相器是與運(yùn)算放大器版本十分不同。在運(yùn)算放大器版本中，一 Vref與時(shí)序電 路的輸出(如RC電路的上升/下降)進(jìn)行比較。而在反相器版本中，此反相器的電源是被控制，以改變此反相器的行程且因此偵測(cè)時(shí)序電路的輸出(如RC電路的上升/下降)。在 此反相器版本中，一個(gè)額外關(guān)于電源與反相器行程的溫度關(guān)系受到重視。此反相器相較于運(yùn)算放大器版本具有以下的優(yōu)點(diǎn)(1)較低的工作電壓VDD ； (2) 較小的電路尺寸(反相器僅有兩個(gè)金屬氧化半導(dǎo)體晶體管而運(yùn)算放大器具有五個(gè)或以上 的金屬氧化半導(dǎo)體晶體管)；C3)較簡(jiǎn)單的設(shè)計(jì)；(4)較低的主動(dòng)電流(反相器具有一個(gè)電 流路徑，而運(yùn)算放大器具有兩個(gè)或三個(gè)電流路徑及包含一個(gè)額外的電流鏡)；及( 較高的 工作速度(反相器具有一個(gè)階段的延遲，而運(yùn)算放大器具有兩個(gè)或三個(gè)階段的延遲)。此栓鎖電路206是交互耦接的，如此一邏輯門(mén)的輸出與另一邏輯門(mén)的輸入耦接。 一邏輯門(mén)的一輸入是直接與另一邏輯門(mén)的輸出耦接，此一邏輯門(mén)的另一輸入是直接與另一 邏輯門(mén)的輸出經(jīng)過(guò)時(shí)序電路與準(zhǔn)位偵測(cè)電路而耦接。圖2C顯示時(shí)序電路的另一實(shí)施例。雖然大部分與圖2A類(lèi)似，在圖2C中平行放置 的時(shí)序電路202A和202B是由一 PTAT電源或是一與溫度成正比的電源，其會(huì)隨著溫度的增 加而增加，來(lái)驅(qū)動(dòng)。雖然附圖中并未明示所有可能的變化，本發(fā)明的技術(shù)包含所有實(shí)施例中 具有CTAT電源的時(shí)序電路，其中CTAT電源可以由PTAT電源來(lái)取代。類(lèi)似地，雖然附圖中并未明示所有可能的變化，本發(fā)明的技術(shù)包含所有實(shí)施例中 具有PTAT電源的時(shí)序電路，其中PTAT電源可以由CTAT電源來(lái)取代。圖2D顯示一具有對(duì)溫度變動(dòng)承受能力的集成電路時(shí)鐘電路的電路示意圖，其包 含一施密特觸發(fā)電路以評(píng)估此時(shí)序電路的輸出。雖然圖2B類(lèi)似，在圖2D中的準(zhǔn)位切換電路210A和210B的施密特觸發(fā)電路是由 一 CTAT電源來(lái)驅(qū)動(dòng)，且包含具有通過(guò)電阻的封閉回路正回饋的運(yùn)算放大器。圖2E顯示一施密特觸發(fā)電路的示意圖。圖3顯示一具有對(duì)溫度變動(dòng)承受能力的集成電路時(shí)鐘電路的電路示意圖，其包含 一運(yùn)算放大器電路以由比較輸出與一參考值來(lái)執(zhí)行時(shí)序電路輸出的準(zhǔn)位偵測(cè)。附圖中顯示平行放置的時(shí)序電路302A和302B，平行放置的準(zhǔn)位切換電路304A和 304B,以及一栓鎖電路306。此準(zhǔn)位切換電路304A和304B是一運(yùn)算放大比較器具有一參考 電壓CTAT_REF。除此的外，此時(shí)鐘電路大致與圖2A類(lèi)似。圖4A顯示準(zhǔn)位偵測(cè)電路的參考信號(hào)的電路示意圖，其包含一具有隨著溫度的增 加而增加電流輸出的電流源。圖4A顯示出依賴(lài)準(zhǔn)位偵測(cè)電路的CTAT電源信號(hào)是如何產(chǎn)生的，在此圖中顯示為 CTAT_REF 428。一個(gè)定量輸出的PTAT_I電流源426，會(huì)自電源調(diào)節(jié)器422經(jīng)過(guò)電阻RES 424 產(chǎn)生與溫度成正比的電流，隨著溫度的增加而增加。此電源調(diào)節(jié)器422會(huì)輸出與溫度無(wú)關(guān) 的定電壓。此調(diào)節(jié)電源提供一定電源且不會(huì)隨著VDD及溫度改變。舉例而言，此調(diào)節(jié)器的 輸出具有一能帶參考值。此輸出結(jié)果與溫度成反比，因?yàn)闇囟仍黾訒r(shí)跨越此電阻的壓降也 是增加，且此壓降下端的輸出端點(diǎn)的偏移則是減少。此電流源的一個(gè)范例顯示于圖4E。圖4B是圖4A電路的一個(gè)變異，其中PTAT_I定電流源426由CTAT_I定電流源430 所取代，且依賴(lài)準(zhǔn)位偵測(cè)電路的CTAT電源信號(hào)的CTAT_REF^8由依賴(lài)準(zhǔn)位偵測(cè)電路的PTAT 電源信號(hào)的PTAT_REF 432所取代。此電流源的一個(gè)范例顯示于圖4G。圖4C是圖4A電路的一個(gè)變異，具有一旁路電容器434與電阻RES似4并聯(lián)，以減 少噪聲。此外，此電流源包含一電流鏡。此電流源的一個(gè)范例顯示于圖4D。
圖4D是一電流發(fā)生器的示意圖，其根據(jù)參考電路自PMOS裝置提供PTAT電流。圖4E是一電流發(fā)生器的示意圖，其根據(jù)參考電路自NMOS裝置提供PTAT電流。在圖4D與圖4E中，此電路使用介于兩個(gè)具有正比于溫度的相同電流NMOS晶體管 的delta_Vg。所以delta_Vg/電阻=PTAT_I。在圖4D與圖4E中，具有圓圈的兩個(gè)晶體管 是相同的。圖4F是一電流發(fā)生器的示意圖，其根據(jù)參考電路自PMOS裝置提供CTAT電流。圖4G是一電流發(fā)生器的示意圖，其根據(jù)參考電路自NMOS裝置提供CTAT電流。此處所描述的一個(gè)根據(jù)參考電路的電流發(fā)生器是較佳地，因?yàn)樵谠S多實(shí)施例中， 單一與溫度相關(guān)的參數(shù)可以被控制，而不是兩個(gè)與溫度相關(guān)的材料相關(guān)參數(shù)，其具有不同 的溫度關(guān)聯(lián)性。圖5A顯示準(zhǔn)位偵測(cè)電路的參考信號(hào)的電路示意圖，其包含一具有隨著溫度的增 加而降低電流輸出的電流源。圖5A顯示出依賴(lài)準(zhǔn)位偵測(cè)電路的CTAT電源信號(hào)是如何產(chǎn)生的，在此圖中顯示為 CTAT_REF 528。一個(gè)定量輸出的PTAT_I電流源526，會(huì)自電源調(diào)節(jié)器522經(jīng)過(guò)電阻RES 524 產(chǎn)生與溫度成反比的電流，隨著溫度的增加而降低。此輸出結(jié)果與溫度成反比，因?yàn)闇囟仍?加時(shí)跨越此電阻的壓降也是減少，且此壓降上端的輸出端點(diǎn)的偏移也是減少。所示電流源的一個(gè)例示為一迭接電流源。圖5B、圖5C、圖5D和圖5E是產(chǎn)生參考電壓信號(hào)的其它范例。圖5B是圖5A電路的一個(gè)變異，其中CTAT_I定電流源526由PTAT_I定電流源530 所取代，且依賴(lài)準(zhǔn)位偵測(cè)電路的CTAT電源信號(hào)的CTAT_REF5^由依賴(lài)準(zhǔn)位偵測(cè)電路的PTAT 電源信號(hào)的PTAT_REF 532所取代。圖5C是圖5A電路的一個(gè)變異，其中電阻RES 5M是由二極管DIO 530所取代。此 電流源的一個(gè)范例顯示于圖4F。圖5D是圖5A電路的一個(gè)變異，其中CTAT_I定電流源526由PTAT_I定電流源530 所取代，且輸出端點(diǎn)的偏移自跨越此定電流源上端的壓降移至跨越此定電流源下端的壓 降。圖5E是圖5C電路的一個(gè)變異，其中CTAT_I定電流源526由電阻RES5M所取代。圖6A顯示一組時(shí)間與大小關(guān)系的軌跡曲線(xiàn)，其顯示此時(shí)鐘電路是如何具有溫度 變動(dòng)承受能力，其產(chǎn)生時(shí)鐘時(shí)序可以隨著溫度的改變而大幅地改變。圖6A顯示一高溫、一低溫和一中等溫度的軌跡區(qū)間。溫度越低的話(huà)，則此時(shí)序電 路變得越快，且溫度越高的話(huà)，則此時(shí)序電路變得越慢。因?yàn)闀r(shí)序電路的共同參考信號(hào)，此 時(shí)序電路在低溫時(shí)會(huì)較在高溫時(shí)更快抵達(dá)參考值。因此，此時(shí)鐘電路的時(shí)序在低溫時(shí)會(huì)較 在高溫時(shí)更快。圖6B顯示一組時(shí)間與大小關(guān)系的軌跡曲線(xiàn)，其顯示此時(shí)鐘電路是如何具有溫度 變動(dòng)承受能力，因?yàn)槭褂脠D2到圖5中所示的電路，其產(chǎn)生時(shí)鐘時(shí)序基本上不隨著溫度的改 變而改變。圖6B顯示一高溫、一低溫和一中等溫度的軌跡區(qū)間。如圖6A所示，溫度越低的話(huà)， 則此時(shí)序電路變得越快，且溫度越高的話(huà)，則此時(shí)序電路變得越慢。然而，因?yàn)閳D6B中使用 不同的時(shí)序電路，是與圖6A中所使用的時(shí)序電路不同。雖然時(shí)序電路在低溫時(shí)會(huì)較在高溫時(shí)更快抵達(dá)參考值，此時(shí)序電路的參考值也相對(duì)的更高。因此，此時(shí)鐘電路的時(shí)序顯示出很 小的溫度變動(dòng)，而是導(dǎo)致此時(shí)鐘電路的速度變動(dòng)。圖7A和圖7B是其它的實(shí)施例，其顯示下降信號(hào)而不是圖6A和圖6B中的上升信 號(hào)，但是仍顯示相同的時(shí)間常數(shù)。一時(shí)鐘信號(hào)是依賴(lài)圖6A和圖6B中的上升信號(hào)或是圖7A和圖7B中的下降信號(hào)， 是根據(jù)電容CX或CY是與圖2A中的地耦接或是與圖2B中的電源耦接而定。圖8A和圖8B顯示一具有對(duì)接地噪聲變動(dòng)承受能力的集成電路時(shí)鐘電路的電路示 意圖，其包含一晶體管選擇性的與接地噪聲耦接，以作為此時(shí)序電路輸出的準(zhǔn)位偵測(cè)的參 考信號(hào)的一部分。附圖中顯示平行放置的時(shí)序電路802A和802B，平行放置的準(zhǔn)位切換電路804A和 804B,以及一栓鎖電路806。此準(zhǔn)位切換電路804A和804B選擇性的與來(lái)自準(zhǔn)位切換參考電 路816A和816B的接地噪聲耦接，且儲(chǔ)存于電容節(jié)點(diǎn)REF X或是REF Y，是各自根據(jù)由信號(hào) ENX所開(kāi)啟的切換晶體管818A及由信號(hào)ENY所開(kāi)啟的切換晶體管818B的切換行為所決定。 此會(huì)作為一采樣而保持住接地噪聲，所以相同的接地噪聲會(huì)由時(shí)序電路802A或802B所保 持住，且會(huì)由準(zhǔn)位切換電路104所依賴(lài)的準(zhǔn)位切換參考電路的節(jié)點(diǎn)REF X或是REF Y所保 持住。在一實(shí)施例中，電容CX或CY實(shí)際上是一 PMOS晶體管具有相反的端點(diǎn)與共同電源 端解除耦接，此共同電源與RX或RY連接。當(dāng)ENX為高準(zhǔn)位時(shí)OX保持接地。之后，ENX變?yōu)榈蜏?zhǔn)位則關(guān)閉NMOS ；在此時(shí)接地 噪聲被保持在0X。假如噪聲是高準(zhǔn)位則預(yù)充電速度很快；假如噪聲是低準(zhǔn)位則預(yù)充電速度 很慢。此電路使得REFX或REFY在相同時(shí)間保持相同的接地噪聲。在圖8A中，此切換參考電路參考節(jié)點(diǎn)REFX或REFY，包括電容電路與地耦接。在圖 8B中，此切換參考電路參考節(jié)點(diǎn)REFX或REFY，包括電容電路與電源耦接。在不同的實(shí)施例中，準(zhǔn)位切換參考電路816A和816B可以是兩組不同的電路或是 同一組電路由平行放置的時(shí)序電路及多重準(zhǔn)位切換電路804A和804B所分享。圖9為一組電壓與時(shí)間的關(guān)系圖，其顯示此時(shí)鐘電路是如何具有對(duì)接地噪聲變動(dòng) 的承受能力，其產(chǎn)生時(shí)鐘時(shí)序可以對(duì)隨著時(shí)間改變的接地噪聲而大幅地改變。圖9顯示軌跡OX和OY是如何由接地噪聲，在此圖中為REF_L0信號(hào)所影響的。當(dāng) 接地噪聲有一峰值時(shí)，則此時(shí)序電路會(huì)開(kāi)始自REF_L0進(jìn)行充電至REF_HI的程序，導(dǎo)致時(shí)序 電路僅需較少的時(shí)間就可以自REF_L0充電至REF_HI。因此，此時(shí)鐘信號(hào)輸出910于此時(shí)鐘 周期中具有一較廣的變動(dòng)。當(dāng)ENX為高準(zhǔn)位時(shí)，OX保持接地且電壓隨著接地噪聲而變動(dòng)。當(dāng)ENX為低準(zhǔn)位， 且關(guān)閉NM0S，則接地噪聲被保持在0X。但是參考準(zhǔn)位仍隨著接地噪聲而變動(dòng)。最壞的情況 是OX保持一高準(zhǔn)位的接地噪聲且于充電期間此參考電路承受一負(fù)的接地準(zhǔn)位；則此參考 值會(huì)遠(yuǎn)較預(yù)期為低。因此丨類(lèi)似取樣及保持結(jié)構(gòu)在REFX或REFY保持相同的接地噪聲。圖10為一組電壓與時(shí)間的關(guān)系圖，其顯示此時(shí)鐘電路是如何具有對(duì)接地噪聲變 動(dòng)的承受能力，其因?yàn)閳D8中的電路而可以在對(duì)隨著時(shí)間改變的接地噪聲中產(chǎn)生相對(duì)穩(wěn)定 的時(shí)鐘時(shí)序。圖10顯示軌跡OX和OY是如何由接地噪聲，在此圖中為REF_L0信號(hào)所影響的。當(dāng)接地噪聲有一峰值或是其它的改變時(shí)，則此峰值或是其它的改變會(huì)儲(chǔ)存于圖8中的電容節(jié) 點(diǎn)REF X或是REF Y。因?yàn)榻拥卦肼晫?duì)REF_L0信號(hào)的影響由取樣后保持參考電路來(lái)追蹤， 此準(zhǔn)位偵測(cè)電路是自準(zhǔn)位偵測(cè)參考電路與時(shí)序電路比較相同的接地噪聲。于接地噪聲被以 此取樣后保持的方式后，接地噪聲，其會(huì)繼續(xù)改變，自此取樣電路中解除耦接。因此，此時(shí)序 電路自REF_L0進(jìn)行充電至REF_HI的程序中并沒(méi)有一提前開(kāi)始，雖然有著接地噪聲，此時(shí)序 電路仍需要相同的時(shí)間自REF_L0充電至REF_HI。因此，導(dǎo)致此時(shí)鐘信號(hào)輸出910于一廣泛 改變的接地噪聲下仍具有相同的時(shí)鐘周期。在另一實(shí)施例中，是將接地噪聲取樣后再于放電時(shí)將此接地噪聲與取樣電路解除 耦接，而不是如圖9和圖10中所示的于充電時(shí)將此接地噪聲與取樣電路解除耦接。此實(shí)施 例會(huì)造成額外的問(wèn)題因?yàn)楸仨毥鉀Q自噪聲電源調(diào)節(jié)器所產(chǎn)生的電源噪聲問(wèn)題。在另一實(shí)施例中(類(lèi)似圖2C)，此取樣及保持電路會(huì)保持電源噪聲而不是接地噪聲。圖IlA和圖IlB顯示一具有對(duì)電源噪聲變動(dòng)承受能力的集成電路時(shí)鐘電路的電路 示意圖，其包含一晶體管與時(shí)序電路電源的電源噪聲及時(shí)序電路輸出的準(zhǔn)位偵測(cè)的參考信 號(hào)的電源噪聲共同分享的噪聲相位。附圖中顯示平行放置的時(shí)序電路1102A和1102B，平行放置的準(zhǔn)位切換電路1104A 和1104B，以及一栓鎖電路1106。如圖所示也包含時(shí)序電源及準(zhǔn)位切換參考值產(chǎn)生器1116A 和1116B，其會(huì)產(chǎn)生與時(shí)序電路電源的電源噪聲及時(shí)序電路輸出的準(zhǔn)位偵測(cè)的參考信號(hào)的 電源噪聲相同的噪聲相位。在圖IlA中，此電容電路CX或CY與地耦接。在圖IlB中，此電容電路CX或CY與 電源1116A或1116B耦接。圖12顯示一電源電路的電路圖，其與時(shí)序電路電源的電源噪聲及時(shí)序電路輸出 的準(zhǔn)位偵測(cè)的參考信號(hào)的電源噪聲分享相同的噪聲相位。圖12顯示一電源1236來(lái)驅(qū)動(dòng)一運(yùn)算放大器1232。此運(yùn)算放大器在其非反相輸入 具有一參考信號(hào)REF_0P 1234。此REF_0P 1234的一個(gè)例示為一能隙參考電路于1. 3V。一 金屬氧化半導(dǎo)體場(chǎng)效應(yīng)晶體管1238具有一邏輯門(mén)與運(yùn)算放大器1232的輸出耦接，一汲極 與電源1236耦接，及一源極與時(shí)序電源輸出1246耦接。時(shí)序電源輸出1246與準(zhǔn)位切換參 考值1248由電阻Rl 1240分隔。準(zhǔn)位切換參考值1248與運(yùn)算放大器1232的負(fù)回饋點(diǎn)由 電阻R2 1242分隔。最后，電阻R3將此負(fù)回饋點(diǎn)與地耦接。另一個(gè)實(shí)施例則使用浮接節(jié)點(diǎn)的電容耦合以維持時(shí)序電源輸出1246與準(zhǔn)位切換 參考值1248之間相同的噪聲相位，其中時(shí)序電源輸出1246與準(zhǔn)位切換參考值1248之一是 浮接的。雖然上述的實(shí)施例是特別為了維持時(shí)序電源輸出1246與準(zhǔn)位切換參考值1248之 間相同的噪聲相位所設(shè)計(jì)的，但是其它的設(shè)計(jì)中則不是如此。其它的設(shè)計(jì)中時(shí)序電源輸出 1246與準(zhǔn)位切換參考值1248之間為了以下的原因之一或多者而具有不同的噪聲相位(1) 因?yàn)榫Я５呐渲檬箙⒖茧娐凡⒉豢拷鼤r(shí)序電路；(2)調(diào)節(jié)器中的參考電路具有較VDD電源 為佳的電源供應(yīng)拒絕比例(PSRR)；及(3)即使是RC電源具有電源調(diào)節(jié)器，因?yàn)椴煌妮敵?負(fù)載及轉(zhuǎn)變，一個(gè)噪聲相位差異仍會(huì)維持，且此電源調(diào)節(jié)器必須支持較大電流及較大的輸 出轉(zhuǎn)變。
圖13為一組電壓與時(shí)間的關(guān)系圖，其顯示因?yàn)槿鐖D11或圖12中的電路關(guān)系，如 何在時(shí)序電路電源與使用于時(shí)序電路輸出的準(zhǔn)位偵測(cè)的參考信號(hào)之間具有相同的噪聲相 位。圖13顯示的時(shí)序電路電源1301及使用于時(shí)序電路輸出1302的準(zhǔn)位偵測(cè)的參考 信號(hào)之間兩者的電源噪聲具有相同的噪聲相位。將軌跡1303放置于軌跡1301及1302的 上可以顯示此情況，雖然電源噪聲的大小是改變的，而軌跡1301及1302的電源噪聲的峰值 與谷值是同步的。圖14為一組電壓與時(shí)間的關(guān)系圖，其顯示此時(shí)鐘電路是如何具有對(duì)電源噪聲變 動(dòng)的承受能力，其可以在對(duì)隨著時(shí)間大幅改變的電源噪聲中產(chǎn)生時(shí)鐘時(shí)序。圖14顯示軌跡OX和OY是如何由電源噪聲1401所影響的。當(dāng)電源噪聲有一大幅 下降時(shí)，則此時(shí)序電路會(huì)開(kāi)始自REF_L0進(jìn)行充電至REF_HI的程序，導(dǎo)致時(shí)序電路僅需較 少的時(shí)間就可以自REF_L0充電至REF_HI。類(lèi)似地，當(dāng)電源噪聲有一峰值時(shí)，則此時(shí)序電路 自REF_L0進(jìn)行充電至REF_HI的程序會(huì)變得較慢，導(dǎo)致時(shí)序電路需要更多的時(shí)間才可以自 REF_L0充電至REF_HI。這些改變是自一穩(wěn)定(定值)的準(zhǔn)位切換參考值之后發(fā)生。因此， 此時(shí)鐘信號(hào)輸出1410于此時(shí)鐘周期中具有一較廣的變動(dòng)。圖15為一組電壓與時(shí)間的關(guān)系圖，其顯示此時(shí)鐘電路是如何具有對(duì)電源噪聲變 動(dòng)的承受能力，其因?yàn)閳D11和圖12中的電路而可以在對(duì)隨著時(shí)間大幅改變的電源噪聲中 產(chǎn)生相對(duì)穩(wěn)定的時(shí)鐘時(shí)序。圖15顯示軌跡OX和OY是如何由接地噪聲1401所影響的。與第14圖不同的是， 當(dāng)電源噪聲1501有一峰值或是其它的變動(dòng)時(shí)，則準(zhǔn)位切換參考值會(huì)有一同步的峰值或是 其它的變動(dòng)。雖然此峰值或是其它的變動(dòng)在此準(zhǔn)位切換參考值與電源噪聲相較會(huì)有一個(gè)較 小的大小，但是介于時(shí)序電路電源1501與準(zhǔn)位切換參考值的同步特性大幅地減少了時(shí)鐘 信號(hào)的變動(dòng)。因此，此時(shí)鐘信號(hào)輸出1510在接地噪聲具有較廣變動(dòng)的情況下仍具有一共同 的時(shí)鐘周期。圖16A和圖16B顯示一具有對(duì)電源噪聲變動(dòng)承受能力的集成電路時(shí)鐘電路的電路 示意圖，以切換此時(shí)鐘的電源。當(dāng)電源開(kāi)啟時(shí)，若是尚未達(dá)到穩(wěn)定電源且需要此VDD電源以 產(chǎn)生給邏輯電路的時(shí)鐘。邏輯電路會(huì)等待穩(wěn)定電源的設(shè)置時(shí)間。當(dāng)達(dá)到穩(wěn)定電源后，則此 時(shí)鐘切換至一穩(wěn)定時(shí)鐘。附圖中顯示平行放置的時(shí)序電路1602A和1602B，平行放置的準(zhǔn)位切換電路1604A 和1604B，以及一栓鎖電路1606。如圖所示也包含時(shí)序電源及準(zhǔn)位切換參考值產(chǎn)生器1616A 和1616B，其會(huì)產(chǎn)生與時(shí)序電路電源的電源噪聲及時(shí)序電路輸出的準(zhǔn)位偵測(cè)的參考信號(hào)的 電源噪聲相同的噪聲相位。圖標(biāo)中也包含介于VDD與時(shí)序電源及準(zhǔn)位切換參考值產(chǎn)生器 1616A之間的切換開(kāi)關(guān)1620A，介于VDD與時(shí)序電源及準(zhǔn)位切換參考值產(chǎn)生器1616B之間的 切換開(kāi)關(guān)1620B，介于準(zhǔn)位切換電路1604A與栓鎖電路1606之間的切換開(kāi)關(guān)1620C，及介于 準(zhǔn)位切換電路1604B與栓鎖電路1606之間的切換開(kāi)關(guān)1620D。在圖16A中，此電容電路CX或CY與地耦接。在圖16B中，此電容電路CX或CY與 電源1616A或1616B耦接。圖17是可應(yīng)用本發(fā)明具有改良集成電路時(shí)鐘電路的一存儲(chǔ)電路的方塊示意圖。圖17是包含一存儲(chǔ)器陣列1712的集成電路1700的簡(jiǎn)要方塊示意圖。一字符線(xiàn)/區(qū)塊選取譯碼器及驅(qū)動(dòng)器1714是耦接至，且與其有著電性溝通，多條字符線(xiàn)1716及字符串 選擇線(xiàn)，其間是沿著存儲(chǔ)單元陣列1712的列方向排列。一位線(xiàn)(行)譯碼器1718是耦接至 多條沿著存儲(chǔ)器陣列1712的行排列的位線(xiàn)1720，且與其有著電性溝通，以自讀取數(shù)據(jù)，或 是寫(xiě)入數(shù)據(jù)至，存儲(chǔ)單元陣列1712的存儲(chǔ)單元中。地址是通過(guò)總線(xiàn)1722提供至字符線(xiàn)和 區(qū)塊選擇譯碼器1714及位線(xiàn)譯碼器1718。方塊17M中的感應(yīng)放大器與資料輸入結(jié)構(gòu)，包 含作為讀取、程序化和擦除模式的電流源，是通過(guò)總線(xiàn)17 耦接至位線(xiàn)譯碼器1718。資料 是由集成電路1710上的輸入/輸出端口通過(guò)資料輸入線(xiàn)17 傳送至方塊17M的資料輸 入結(jié)構(gòu)。在此例示的實(shí)施例中，其它電路1730也包括在此集成電路1710內(nèi)，例如通用目的 處理器或特殊用途電路，或是由此存儲(chǔ)陣列所支持的組合模塊以提供單芯片系統(tǒng)功能。資 料是由方塊17M中的感應(yīng)放大器，通過(guò)資料輸出線(xiàn)1732，傳送至集成電路1700上的輸入/ 輸出端口或其它集成電路1700內(nèi)或外的資料目的地。狀態(tài)機(jī)構(gòu)及改良時(shí)鐘電路(如此處 所討論的)是于電路1734中。圖18為一電路圖，其類(lèi)似于圖16，顯示一具有對(duì)電源噪聲變動(dòng)承受能力的集成電 路時(shí)鐘電路的電路示意圖，且還包含切換電路介于參考產(chǎn)生器及運(yùn)算放大器之間。如同圖 8所示，切換晶體管818A由信號(hào)ENX所開(kāi)啟而切換晶體管818B由信號(hào)ENY所開(kāi)啟。類(lèi)似 于圖8，來(lái)自時(shí)序電源及準(zhǔn)位切換產(chǎn)生器1616A和1616B的接地噪聲是儲(chǔ)存于電容性節(jié)點(diǎn) REFX或REFY之中。雖然本發(fā)明是已參照實(shí)施例來(lái)加以描述，然本發(fā)明創(chuàng)作并未受限于其詳細(xì)描述內(nèi) 容。替換方式及修改樣式是已于先前描述中所建議，且其它替換方式及修改樣式將為熟習(xí) 此項(xiàng)技術(shù)的人士所思及。特別是，所有具有實(shí)質(zhì)上相同于本發(fā)明的構(gòu)件結(jié)合而達(dá)成與本發(fā) 明實(shí)質(zhì)上相同結(jié)果的，皆不脫離本發(fā)明的精神范疇。因此，所有此等替換方式及修改樣式是 意欲落在本發(fā)明于隨附權(quán)利要求范圍及其均等物所界定的范疇之中。
權(quán)利要求
1.一種集成電路裝置，包含一時(shí)鐘集成電路，包含一第一參考信號(hào)，其包括一變動(dòng)性噪聲；一時(shí)序電路，其具有在該第一參考信號(hào)與一第二參考信號(hào)之間切換的一輸出，該切換 的一速率是由一決定該時(shí)鐘集成電路的一時(shí)鐘信號(hào)輸出時(shí)序的時(shí)間常數(shù)來(lái)決定，其中該時(shí) 序電路的該輸出在該時(shí)序電路的輸出變動(dòng)于(1)自該第二參考信號(hào)下降至該第一參考信 號(hào)及O)自該第一參考信號(hào)上升至該第二參考信號(hào)之間時(shí)，會(huì)儲(chǔ)存該第一參考信號(hào)中所含 該變動(dòng)性噪聲的值；一參考電路，其具有一輸出，選擇性地耦合該變動(dòng)性噪聲，使得該參考電路的該輸出， 在該時(shí)序電路的該輸出變動(dòng)于(1)自該第二參考信號(hào)下降至該第一參考信號(hào)及O)自該第 一參考信號(hào)上升至該第二參考信號(hào)之間時(shí)，儲(chǔ)存該變動(dòng)性噪聲的值；以及一準(zhǔn)位切換電路，用以比較該參考電路的該輸出與該時(shí)序電路的該輸出，如此該準(zhǔn)位 切換電路的一輸出來(lái)決定該時(shí)鐘集成電路的該時(shí)鐘信號(hào)輸出。
2.如權(quán)利要求1所述的集成電路裝置，其中該時(shí)序電路選擇性地接收包含于該第一參 考信號(hào)中的該變動(dòng)性噪聲，是根據(jù)該時(shí)序電路的該輸出是在(1)自該第二參考信號(hào)下降至 該第一參考信號(hào)的狀態(tài)或是(2)自該第一參考信號(hào)上升至該第二參考信號(hào)的狀態(tài)。
3.如權(quán)利要求1所述的集成電路裝置，其中該參考電路于與該變動(dòng)性噪聲耦接下的輸 出是對(duì)應(yīng)于該時(shí)序電路自該第二參考信號(hào)下降至該第一參考信號(hào)時(shí)，且該參考電路于與該 變動(dòng)性噪聲解除耦接下的輸出是對(duì)應(yīng)于該時(shí)序電路自該第一參考信號(hào)上升至該第二參考 信號(hào)時(shí)。
4.如權(quán)利要求1所述的集成電路裝置，其中該時(shí)間常數(shù)是一指數(shù)信號(hào)。
5.如權(quán)利要求1所述的集成電路裝置，其中該準(zhǔn)位切換電路會(huì)比較該參考電路在包括 所儲(chǔ)存的該變動(dòng)性噪聲值下的輸出，與該時(shí)序電路在包括所儲(chǔ)存的該變動(dòng)性噪聲值下的輸 出，以決定該時(shí)鐘集成電路的該時(shí)鐘信號(hào)輸出。
6.如權(quán)利要求1所述的集成電路裝置，其中該時(shí)序電路被設(shè)定成耦接該第一參考信號(hào) 至該時(shí)序電路，且將該第二參考信號(hào)解離該時(shí)序電路，其中該第一參考信號(hào)具有該變動(dòng)性 噪聲，如此使得該時(shí)序電路自該第二參考信號(hào)放電至該第一參考信號(hào)；其中該時(shí)序電路被設(shè)定成將該第一參考信號(hào)解離該時(shí)序電路，且將該第二參考信號(hào)耦 接至該時(shí)序電路，其中該第一參考信號(hào)具有該變動(dòng)性噪聲，如此使得該時(shí)序電路自該第一 參考信號(hào)充電至該第二參考信號(hào)；及其中該時(shí)序電路被設(shè)定成在該時(shí)序電路的該輸出自(1)自該第二參考信號(hào)下降至該 第一參考信號(hào)改變至O)自該第一參考信號(hào)上升至該第二參考信號(hào)時(shí)，儲(chǔ)存該變動(dòng)性噪聲 的值。
7.如權(quán)利要求1所述的集成電路裝置，其中該時(shí)鐘集成電路還包含一栓鎖電路，用以響應(yīng)該準(zhǔn)位切換電路的輸出，而產(chǎn)生該時(shí)鐘集成電路的該時(shí)鐘信號(hào) 輸出。
8.—種產(chǎn)生時(shí)鐘信號(hào)的方法，包含決定一時(shí)鐘集成電路的時(shí)序，由將一時(shí)序電路輸出在一第一參考信號(hào)與一第二參考信 號(hào)之間切換，該切換的一速率是由該時(shí)鐘集成電路的該時(shí)序所決定的一時(shí)間常數(shù)來(lái)決定，其中該時(shí)序電路的一輸出在該時(shí)序電路的輸出變動(dòng)于(1)自該第二參考信號(hào)下降至該第 一參考信號(hào)及O)自該第一參考信號(hào)上升至該第二參考信號(hào)之間時(shí)，會(huì)儲(chǔ)存該第一參考信 號(hào)中所含該變動(dòng)性噪聲的值；選擇性地耦合該變動(dòng)性噪聲，使得該參考電路的該輸出，在該時(shí)序電路的該輸出變動(dòng) 于(1)自該第二參考信號(hào)下降至該第一參考信號(hào)及O)自該第一參考信號(hào)上升至該第二參 考信號(hào)之間時(shí)，儲(chǔ)存該變動(dòng)性噪聲的值；以及比較該參考電路輸出與該時(shí)序電路輸出，以決定該時(shí)鐘集成電路的一時(shí)鐘信號(hào)輸出。
9.如權(quán)利要求8所述的產(chǎn)生時(shí)鐘信號(hào)的方法，其中該時(shí)間常數(shù)是一指數(shù)信號(hào)。
10.如權(quán)利要求8所述的產(chǎn)生時(shí)鐘信號(hào)的方法，其中該比較步驟包括比較該參考電路在包括所儲(chǔ)存的該變動(dòng)性噪聲值下的輸出，與該時(shí)序電路在包括所儲(chǔ) 存的該變動(dòng)性噪聲值下的輸出，以決定該時(shí)鐘集成電路的該時(shí)鐘信號(hào)輸出。
11.如權(quán)利要求8所述的產(chǎn)生時(shí)鐘信號(hào)的方法，其中該決定該時(shí)序的步驟包括耦接該第一參考信號(hào)至該時(shí)序電路，且自該時(shí)序電路與該第二參考信號(hào)解離，其中該 第一參考信號(hào)具有該變動(dòng)性噪聲信號(hào)，使得該時(shí)序電路自該第二參考信號(hào)充電至該第一參 考信號(hào)；及自該第一參考信號(hào)解離，且將該時(shí)序電路與該第二參考信號(hào)耦接，其中該第一參考信 號(hào)具有該變動(dòng)性噪聲信號(hào)，使得該時(shí)序電路自該第一參考信號(hào)放電至該第二參考信號(hào)。
12.如權(quán)利要求8所述的產(chǎn)生時(shí)鐘信號(hào)的方法，其中該選擇性地耦合的步驟包括 為了響應(yīng)該(1)自該第二參考信號(hào)下降至該第一參考信號(hào)，將該參考電路輸出與該變動(dòng)性噪聲信號(hào)耦接；及為了響應(yīng)該O)自該第一參考信號(hào)上升至該第二參考信號(hào)，而自該變動(dòng)性噪聲信號(hào)從 該參考電路輸出解離，包括當(dāng)該時(shí)序電路的該輸出改變自(1)自該第二參考電壓下降至該第一參考電壓至O)自 該第一參考電壓上升至該第二參考電壓，儲(chǔ)存該變動(dòng)性噪聲信號(hào)的值于該時(shí)序電路。
13.如權(quán)利要求8所述的產(chǎn)生時(shí)鐘信號(hào)的方法，其中該比較步驟包括于該比較該參考電路輸出與該時(shí)序電路輸出之后，使用以栓鎖電路產(chǎn)生該時(shí)鐘集成電 路的該時(shí)鐘信號(hào)輸出。
14.一種制造一裝置的方法，包含 提供一時(shí)鐘集成電路，包含提供一第一參考信號(hào)，其包括一變動(dòng)性噪聲信號(hào)；提供一時(shí)序電路，其具有在該第一參考信號(hào)與一第二參考信號(hào)之間切換的一輸出，該 切換的一速率是由一決定該時(shí)鐘集成電路的一時(shí)鐘信號(hào)輸出時(shí)序的時(shí)間常數(shù)來(lái)決定，其中 該時(shí)序電路的該輸出在該時(shí)序電路的輸出變動(dòng)于(1)自該第二參考信號(hào)下降至該第一參 考信號(hào)及O)自該第一參考信號(hào)上升至該第二參考信號(hào)之間時(shí)，會(huì)儲(chǔ)存該第一參考信號(hào)中 所含該變動(dòng)性噪聲的值；提供一參考電路，其具有一輸出，選擇性地耦合該變動(dòng)性噪聲，使得該參考電路的該輸 出，在該時(shí)序電路的該輸出變動(dòng)于(1)自該第二參考信號(hào)下降至該第一參考信號(hào)及O)自 該第一參考信號(hào)上升至該第二參考信號(hào)之間時(shí)，儲(chǔ)存該變動(dòng)性噪聲的值；以及提供一準(zhǔn)位切換電路，用以比較該參考電路的該輸出與該時(shí)序電路的該輸出，如此該準(zhǔn)位切換電路的一輸出來(lái)決定該時(shí)鐘集成電路的該時(shí)鐘信號(hào)輸出。
全文摘要
本發(fā)明提供一種具有例如溫度、接地電壓或是電源電壓變動(dòng)承受能力的集成電路時(shí)鐘電路。一個(gè)改良的時(shí)鐘集成電路可以在不同的實(shí)施例中解決溫度、接地電壓或是電源電壓變動(dòng)的一種或多種變動(dòng)。
文檔編號(hào)H03K19/003GK102098037SQ20091026048
公開(kāi)日2011年6月15日 申請(qǐng)日期2009年12月15日 優(yōu)先權(quán)日2009年12月15日
發(fā)明者洪俊雄, 陳漢松, 陳重光 申請(qǐng)人:旺宏電子股份有限公司