本發(fā)明涉及一種使用方法，特別是涉及一種集成電路角落的使用方法。

背景技術(shù)：

通常集成電路在設(shè)計時是會被設(shè)計成正方形，也有少數(shù)被設(shè)計成長方形的。

無論集成電路的晶粒(Die)被設(shè)計成正方形或者長方形都有四個角落(Corner)，被標記為Core的為內(nèi)核區(qū)域，現(xiàn)在集成電路角落的使用方案概括起來有以下幾種：

一，空置，就是什么都不放；

二，選擇一個角落放置芯片的標記信息(LOGO)；

三，保護環(huán)(Guardring)；

四，前述三條中任意兩條同時使用；

五，前述第一，第二，第三三條同時使用。

容易發(fā)現(xiàn)即使按照前述的第五條來利用集成電路的角落，也是存在硅片的浪費的。

特別是對于集成電路的電源、地及輸入輸出端口比較多的情況：為敘述方便，集成電路版圖中“電源、地及輸入輸出端口”所對應的區(qū)域以下簡稱為IO-RING。

現(xiàn)有技術(shù)會存在一個“內(nèi)核區(qū)”(Core)和外圍用于放置電源、地及輸入輸出端口的“IO-RING”以及四個角落(Corner)；如果有較多的電源、地及輸入輸出端口而導致的集成電路外圍一圈安排這些電路(電源、地及輸入輸出)特別緊張，這時通常會把實現(xiàn)同樣功能(防靜電，防止閂鎖效應)的IO-RING電路橫向壓縮、縱向拉伸，最終成為“瘦高”型的；如此一來，“瘦高”型的IO-RING集成電路的角落的面積是大于兩側(cè)都是“矮胖”型的IO-RING所形成的角落的面積。

當兩側(cè)都是這種“瘦高”型IO-RING時，兩邊“瘦高”型的IO-RING就形成一個更大面積的集成電路角落(Corner)，該角落所占用的硅片面積勢必比較大，這類比較大面積的集成電路角落對應的硅片面積被浪費是很可惜的。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是提供一種集成電路角落的使用方法，其可提升集成電路硅片面積的有效使用率。

本發(fā)明是通過下述技術(shù)方案來解決上述技術(shù)問題的：一種集成電路角落的使用方法，其特征在于，其包括以下步驟：

步驟一，角落放置電源和地的環(huán)線，用符合挖槽設(shè)計規(guī)則的金屬連線銜接兩個互為垂直方向IO-RING對應的電源線和地線；

步驟二，在步驟一所述電源線金屬線區(qū)域的正下方放置用于防止閂鎖效應的N-Well及N-tap，打上足夠多的歐姆接觸，并通過金屬及過孔連至該較寬金屬電源線；

步驟三，在一條所述地線金屬線區(qū)域的正下方放置用于防止閂鎖效應的P-Well及P-tap，打上足夠多的歐姆接觸空，并通過金屬及過孔連至該較寬金屬地線；

步驟四，在符合晶圓代工廠防止閂鎖效應設(shè)計規(guī)則的條件下修改前面步驟一至步驟三；

步驟五，按照晶圓代工廠版圖圖層設(shè)計規(guī)則繪制符合最小規(guī)則的測試版圖，將這些待測試的圖層繪制的版圖放置在集成電路的角落；

步驟六，放置該集成電路信息的標記或者用于集成電路封裝時定位的標記；

步驟七，如果想要測試晶圓代工廠的某項工藝參數(shù)，也可以設(shè)計特定的電路并連上金屬焊點，把這個模塊放置在集成電路的角落，等待流片回來測試。

優(yōu)選地，所述角落的數(shù)量為四個，四個角落內(nèi)所放置的電路不能完全一樣。

本發(fā)明的積極進步效果在于：本發(fā)明可提升集成電路硅片面積的有效使用率，結(jié)構(gòu)簡單，降低成本。

附圖說明

圖1為本發(fā)明集成電路角落的使用方法形成的集成電路結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖給出本發(fā)明較佳實施例，以詳細說明本發(fā)明的技術(shù)方案。

本發(fā)明集成電路角落的使用方法包括以下步驟：

步驟一，角落(Corner)放置電源和地的環(huán)線，用符合挖槽(Slot)設(shè)計規(guī)則的金屬連線銜接兩個互為垂直方向IO-RING對應的電源線和地線；

步驟二，在步驟一所述電源線金屬線區(qū)域的正下方放置用于防止閂鎖效應(Latch-Up)的N-Well(N阱)及N-tap(N塞)，打上足夠多的歐姆接觸(Contact)，并通過金屬及過孔連至該較寬金屬電源線；

步驟三，在步驟一所述地線金屬線區(qū)域的正下方放置用于防止閂鎖效應(Latch-Up)的P-Well(P阱)及P-tap(P塞)，打上足夠多的歐姆接觸空(Contact)，并通過金屬及過孔連至該較寬金屬地線；

步驟四，在符合晶圓代工廠防止閂鎖效應(Latch-Up)設(shè)計規(guī)則的條件下修改前面步驟一至步驟三，目的是為了使被修改的角落可以放置如下電路：

(1)電源啟動電路(Power On Reset)；

(2)晶體震蕩電路(Crystal)；

(3)帶隙基準電路(Band-gap)；

(4)運算放大器電路(Operational Amplifier)；

(5)有特別需要的晶體管、電阻、電容等電路元器件；

(6)測試用電路或者晶體管、電阻、電容等電路元器件；

(7)與需要測試電路相連接的金屬焊點(PAD)。

本條目所列舉的電路或者元器件不是本方法要求必須放置的，而是根據(jù)角落可使用面積的大小做版圖的修改和調(diào)整來綜合考慮放置它們的可行性來定奪的；如果有些元器件比較敏感，對周圍環(huán)境的要求比較苛刻，放置角落可能會影響其電路本身的性能，這種電路就不要放置在角落了；

步驟五，按照晶圓代工廠版圖圖層設(shè)計規(guī)則繪制符合最小規(guī)則的測試版圖(主要是測試單圖層的最細線寬，最窄間隔)，將這些待測試的圖層繪制的版圖放置在集成電路的角落；

步驟六，放置該集成電路信息的標記(LOGO)或者用于集成電路封裝時定位的標記；

步驟七，如果想要測試晶圓代工廠的某項工藝參數(shù)，也可以設(shè)計特定的電路(目的是為了檢測該工廠的工藝參數(shù))并連上金屬焊點(PAD)，把這個模塊放置在集成電路的角落，等待流片回來測試。

為避免芯片封裝時沒有識別標記，利用四個角落(Corner)時，四個角落(Corner)內(nèi)所放置的電路不能完全一樣。

本發(fā)明集成電路角落的使用方法形成的結(jié)構(gòu)如圖1所示，其中LOGO表示標記，Module表示模塊，VSS-Ring表示VSS環(huán)，VDD-Ring表示VDD環(huán)。在角落放置晶體管、電阻、電容等電路設(shè)計、防靜電、抗閂鎖或測試所用的元器件；或者把實現(xiàn)特定功能的小模塊單元從Core區(qū)域搬過來放置在集成電路的角落(Corner)區(qū)域里；設(shè)計特定的電路來測試晶圓代工廠某項工藝參數(shù)的電路，把它放置在集成電路的角落(Corner)區(qū)域里以便流片回來測試。設(shè)計想要測試的圖層版圖放置在集成電路的角落(Corner)區(qū)域里以便流片回來顯微鏡下觀看、測試、評估對應的圖層。

以上所述的具體實施例，對本發(fā)明的解決的技術(shù)問題、技術(shù)方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。