專利名稱：一種溝道式電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子器件領(lǐng)域，特別涉及一種基于半導(dǎo)體PN結(jié)的溝道式電容器的 制作方法。
背景技術(shù)：
隨著人們對電子產(chǎn)品的要求向小型化，多功能，環(huán)保型等方向的發(fā)展，人們努力尋 求將電子系統(tǒng)越做越小，集成度越來越高，功能越做越多，越來越強(qiáng)。由此產(chǎn)生了許多新技 術(shù)，新材料，新設(shè)計(jì)。例如系統(tǒng)級(jí)芯片(System-on-Chip，S0C)，以及與本發(fā)明密切相關(guān)的系 統(tǒng)級(jí)封裝(System-in-Package SiP，System-on-Package SoP)等技術(shù)就是這些技術(shù)的典型 代表。而電容的集成，即埋入電容則是實(shí)現(xiàn)SOP的關(guān)鍵技術(shù)之一。這歸因于埋入電容相較 于貼片電容有著非常顯著的優(yōu)點(diǎn)，即埋入電容有更小的寄生電感和電阻，這意味著其可以 應(yīng)用于高頻高速電子系統(tǒng)。退耦電容器廣泛地用于各種電子系統(tǒng)中，它一般連接于電子系統(tǒng)中的供電網(wǎng)絡(luò)中 的電源與地之間，利用電容頻率越高阻抗越小的原理，將電源網(wǎng)絡(luò)中的高頻噪聲減少，從而 對電源網(wǎng)絡(luò)中的噪聲起到抑制作用。實(shí)際應(yīng)用中，由于電容器固有的寄生電感和電阻，任何 一種電容器都不可能做到從低頻到高頻的全頻段退耦。一般來說，電容器容值越大，對低頻 退耦效果就越好，但是體積就越大，寄生電感和電阻也越大，對高頻的退耦效果就越差；電 容器容值越小，體積就越小，寄生電感和電阻就越小，因此可用于高頻，但由于容值小，低頻 退耦效果差。所以一般是將多個(gè)不同容值的電容器并聯(lián)起來，大容值電容器對低頻分量退 耦，小容值電容器對高頻分量退耦。這種解決方案對電子系統(tǒng)空間沒有限制時(shí)是可行的，但 對電子系統(tǒng)空間有嚴(yán)格限制時(shí)就不可行。顯然，最理想的情況是一個(gè)電容器具有大的容值 和小的寄生電感與電阻。因?yàn)榧纳姼泻碗娮枧c體積成正比，體積越大，寄生電感與電阻 就越大。所以另一個(gè)說法是，最理想的退耦電容器是具有最小的體積和最大的容值?，F(xiàn)在 用于中頻退耦(500MHz到幾個(gè)GHz之間)的退耦電容器一般為多層陶瓷表面貼裝電容器 (MLCC)，尺寸為0201 (0. 6X0. 3X0. 3毫米)或0402 (1. 0X0. 5X0. 5毫米)。它是由印好電 極(內(nèi)電極)的陶瓷介質(zhì)膜片以錯(cuò)位的方式疊合起來，經(jīng)過一次性高溫?zé)Y(jié)形成陶瓷芯片， 再在芯片的兩端封上金屬層(外電極)，從而形成一個(gè)類似獨(dú)石的結(jié)構(gòu)體，故也叫獨(dú)石電容 器。該貼片電容器仍然需要通過引線與電路連接，增加了寄生參數(shù)對性能的影響。目前，在 SOP領(lǐng)域中，有越來越多的發(fā)明與研究涉及到埋入電容，各國學(xué)者及相關(guān)機(jī)構(gòu)也在此方面投 入了大量的人力物力。至今為止，常見的埋入電容的應(yīng)用有如下幾種形式層壓式多芯片組 件(MCM-L)、陶瓷式多芯片組件(MCM-C)、沉積式多芯片組件(MCM-D)。但迄今為止，基于金 屬_絕緣層_金屬(MIM)結(jié)構(gòu)，尤其硅基上的埋入電容的電容密度其典型值為0. 7 0. 9nF/ mm2，此電容密度是低值應(yīng)用的理想選擇，例如射頻中阻抗匹配。但由于其電容密度小這一 局限性，很難用于諸如射頻下的退耦等問題，難以滿足1 lOOnF電容量的要求。溝道式電 容的出現(xiàn)就是為了增加有效電容面積，如上海宏利半導(dǎo)體制造有限公司金平中等人在“溝 道式金屬-絕緣層-金屬電容結(jié)構(gòu)與其形成方法”(專利號(hào)CN 1700408)中使用了溝道方
3法增加有效的面積利用率與比電容值，臺(tái)灣茂德科技股份有限公司李岳川等人在“形成溝 道電容于襯底的方法及溝道電容”(專利號(hào)CN 1862764A)以及華邦電子股份有限公司施 本成在“包含溝道式電容的半導(dǎo)體裝置及其制造方法”(專利號(hào)1447437)中也對MIM結(jié)構(gòu) 式溝道電容的制作工藝也有詳細(xì)的描述。Arkansas大學(xué)的Leonard等人甚至將電容制備成 了 MIMIMI...M結(jié)構(gòu)如圖1所示，以此來增大電容的密度。一般的硅基溝道式電容仍然采用 了 MIM結(jié)構(gòu)，即以η+型的多晶硅為下極板，通過低壓化學(xué)氣相襯底等方法沉積SiNx等材料 作為介質(zhì)層，再利用蒸發(fā)方法淀積Ti/Al等金屬作為電容上極板。此種方法工序復(fù)雜，需多 次光刻、LPCVD生長多晶硅及介質(zhì)層，且在報(bào)道中沒有對高頻性能的描述。本發(fā)明利用半導(dǎo)體PN結(jié)電容的概念，避免傳統(tǒng)的MIM結(jié)構(gòu)，同樣采用溝道電容能夠增大有效電容面積，在保證較大電容密度的同時(shí)減少所需工序以及增強(qiáng)其高頻性能，設(shè) 計(jì)并制造了在2. 5GHz下電容密度大于2nF/mm2的溝道電容。并且由于PN結(jié)具有反向擊穿 時(shí)反向電壓在一定范圍內(nèi)不隨擊穿電流變化的特點(diǎn)，本發(fā)明的電容器與其他電容器的另一 重要區(qū)別是可以減小或防止靜電、電涌等對電路系統(tǒng)的影響。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題本發(fā)明的主要目的在于提供一種基于半導(dǎo)體PN結(jié)的溝道式電容器的制作方法， 通過對硅襯底進(jìn)行干法刻蝕以增加電容的有效面積，以此來增加單位二維面積中的電容量。此外，本發(fā)明提供了一種非傳統(tǒng)MIM “三明治”典型電容器結(jié)構(gòu)，直接利用半導(dǎo)體 P區(qū)、N區(qū)界面處由耗盡層形成的PN結(jié)溝道式退耦電容的制作工藝。由于半導(dǎo)體PN結(jié)結(jié)電 容在高頻下的一些特殊性質(zhì)，以及半導(dǎo)體所具有的正向?qū)?，反向截止且在一定電壓下?向擊穿等特殊電學(xué)特性，可同時(shí)實(shí)現(xiàn)退耦、防靜電、電涌等功能。( 二 )技術(shù)方案為達(dá)到上述目的，本發(fā)明提供了一種溝道式電容器的制作方法，該方法包括提供以Si為基底的高摻雜低阻半導(dǎo)體襯底，在襯底上生長一介質(zhì)層如SiO2作為 掩模層、物理保護(hù)層以及電學(xué)絕緣層；采用光刻膠掩模并按照所需要的電容量刻蝕SiO2至Si層，開出不同面積的電容
窗口 ；在該窗口內(nèi)利用光刻膠作為掩模，通過刻蝕制備出具有溝道的基底以及P型層電 極區(qū)；直接利用保留在Si襯底上的SiO2作為掩模，在硅襯底溝道表面形成一層高摻雜 的η+層，在其結(jié)深處形成PN結(jié)結(jié)電容；利用蒸發(fā)或?yàn)R射在電容表面大面積蒸鍍金屬，用光刻膠作為掩模，使用濕法腐蝕， 在開出的窗口層、N型電極及P型層電極區(qū)域形成金屬電極；將制備好的溝道電容在高溫下退火，使其P、N兩個(gè)電極上均形成良好的歐姆接 觸。上述方案中，所述以Si為基底的高摻雜低阻半導(dǎo)體襯底，其電阻率為0. 01 0. 3 Ω cm。
上述方案中，所述在襯底上生長Si02層采用PECVD或熱氧化方法，Si02層的厚度 為7000 8000埃。上述方案中，所述刻蝕介質(zhì)層Si02采用干法ICP刻蝕。上述方案中，所述在窗口內(nèi)刻蝕制備出具有溝道的基底以及P型層電極采用干法 ICP刻蝕硅襯底，使之形成具有溝道形狀的基底以及P型層電極。上述方案中，所述在硅襯底溝道表面形成一層高摻雜的n+層，是通過擴(kuò)散的方法 形成的。上述方案中，所述形成n+層時(shí)擴(kuò)散的雜質(zhì)源為P0C13。上述方案中，所述形成的PN結(jié)結(jié)電容的兩個(gè)電極均位于硅片同側(cè)。上述方案中，所述在開出的窗口層、N型電極及P型層電極上蒸鍍的金屬為A1。(三)有益效果從上述技術(shù)方案可以看出，本發(fā)明與常見的溝道式電容的制作工藝及電容特性相 比有數(shù)項(xiàng)優(yōu)點(diǎn)。首先，本發(fā)明擺脫了傳統(tǒng)的MIM “三明治”結(jié)構(gòu)電容的束縛，直接利用PN結(jié) 的結(jié)電容，克服了介質(zhì)層難于生長，費(fèi)用昂貴等問題。以相對便宜，工藝成熟的摻雜取代。其 次，兩極電極一次蒸鍍完成，減少了加工步驟，降低了成本。第三，由于半導(dǎo)體PN結(jié)所具有 正向?qū)ǚ聪蚪刂恋奶匦?，且在反向電壓大于一定值時(shí)還有可以恢復(fù)的擊穿特性，可應(yīng)用 于電路中對靜電、電涌現(xiàn)象的防護(hù)。第四，理論分析和實(shí)測結(jié)果表明，本發(fā)明制作的電容器 不僅具有較大的電容密度，且在高頻下仍能保持較好的特性。


圖1是繪示硅基普通多層MIM結(jié)構(gòu)電容的基本結(jié)構(gòu)剖面圖，其中101-以硅為基體的襯底；102- 二氧化硅介質(zhì)層；103-MIM結(jié)構(gòu)電容的電極；104-MIM結(jié)構(gòu)電容的介質(zhì)層；105-信號(hào)線；106-起保護(hù)作用的介質(zhì)層；圖2是本發(fā)明提供的制作溝道式電容器的方法流程圖；圖3a至圖3i均為結(jié)構(gòu)剖面圖，是根據(jù)本發(fā)明的一種具體實(shí)施例子繪制的具有溝 道形狀的PN結(jié)溝道式電容的制造流程。其中301-P型低阻硅襯底；302-介質(zhì)層；303-光刻膠材料；304-通過擴(kuò)散摻雜形成的n+區(qū)；305-A1 電極層。圖4為本發(fā)明所制備的pn結(jié)溝道式結(jié)電容的俯視圖。其中401-本發(fā)明中電容的P型電極；402-本發(fā)明中電容的N型電極；403-本發(fā)明中通過干法刻蝕的方法所形成的溝道；
404-本發(fā)明所提供的P型低阻硅襯底。圖5為一個(gè)典型電容器的電抗絕對值與頻率的關(guān)系實(shí)測結(jié)果，其面積為0. 04mm2。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照 附圖，對本發(fā)明進(jìn)一步詳細(xì)說明。本發(fā)明提供的溝道式PN結(jié)結(jié)電容的制作工藝至少包括下列步驟提供一具有低 高摻雜率，低電阻率的P型硅片；在硅片上形成一層起掩模、隔離以及電學(xué)絕緣作用的介質(zhì) 層；按照所需電容量及電極的大小，通過光刻膠形成一圖案化的掩模圖形；使用干法刻蝕 Si02至Si襯底；形成一圖案化的第二層掩模圖形；使用干法刻蝕該圖形使Si襯底形成所 需的“溝道”形狀；通過摻雜在P型Si表面處形成n+區(qū)；利用蒸發(fā)或?yàn)R射等手段在電容表 面大面積蒸鍍金屬A1 ；用光刻膠作為掩模，使用濕法腐蝕在開出的窗口層、N型電極及P型 層電極區(qū)域形成金屬電極；退火改善歐姆接觸。如圖2所示，圖2是本發(fā)明提供的制作溝道式電容器的方法流程圖，該方法包括步驟201 提供以Si為基底的高摻雜低阻半導(dǎo)體襯底，在襯底上生長一層Si02作 為掩模層、物理保護(hù)層以及電學(xué)絕緣層；步驟202 采用光刻膠掩模并按照所需要的電容量刻蝕Si02至Si層，開出不同面 積的電容窗口；步驟203 在該窗口內(nèi)利用光刻膠作為掩模，通過刻蝕制備出具有溝道的基底以 及P型層電極區(qū)；步驟204 直接利用保留在Si襯底上的Si02作為掩模，在硅襯底溝道表面形成一 層高摻雜的n+層，在其結(jié)深處形成PN結(jié)結(jié)電容；步驟205 利用蒸發(fā)或?yàn)R射在電容表面大面積蒸鍍金屬，用光刻膠作為掩模，使用 濕法腐蝕，在開出的窗口層、N型電極及P型層電極區(qū)域形成金屬電極；步驟206 將制備好的溝道電容在高溫下退火，使其P、N兩個(gè)電極上均形成良好的 歐姆接觸。下面以電極為同一面的溝道電容器為例，本發(fā)明具體實(shí)施步驟如下圖3a至圖3i是根據(jù)本發(fā)明制作的具有溝道形狀的PN溝道型結(jié)電容的流程剖面 圖。步驟1，如圖3a所示，選擇一高摻雜的低阻P型硅襯底，在本發(fā)明的敘述中，低阻是 指電阻率在0. 01 0. 3 Q cm的襯底301。在硅襯底的表面形成一介質(zhì)層302，用于制作工 藝中所需的掩模以及器件的物理保護(hù)及電學(xué)絕緣。其中該介質(zhì)層302，可例如為氧化硅層， 其厚度可大約為7000 8000A，形成方法例如是在攝氏850 950度的溫度下進(jìn)行熱氧化 程序(thermal oxidation)或是以等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)等方式形成。步驟2，如圖3b所示，利用光刻的方法，按照所需電容量的大小將制作的掩模圖形 復(fù)制到介質(zhì)層表面，形成了所需的光刻膠圖案303。其中光刻膠的厚度大約為2 3微米， 可選用正膠例如9918,9920等。在此步驟時(shí)，應(yīng)將P型層電極圖形306同時(shí)復(fù)制到氧化硅 表面。若根據(jù)布線及電路需要兩電極在基體異側(cè)，則此步省去電極圖形制作步驟。步驟3，如圖3c所示，利用圖案化的光刻膠層303當(dāng)作刻蝕所需的掩模材料，對介質(zhì)層302進(jìn)行各向異性刻蝕，刻蝕的設(shè)備可選擇例如反應(yīng)等離子體刻蝕(RIE)、感應(yīng)耦合等離子體刻蝕(ICP)，其等離子體氣體可以選擇CF3。將光刻膠層的圖形303轉(zhuǎn)移到介質(zhì)層302 上。再選擇適當(dāng)?shù)娜芤夯蚋煞涛g程序去除光刻膠層。步驟4，如圖3d所示，再次利用圖案化的光刻膠層作為掩模材料，形成所需的溝 道光刻膠圖案303，其中P型電極306處用光刻膠進(jìn)行保護(hù)。其中光刻膠為反轉(zhuǎn)膠，例如 AZ5214。由于溝道深度大于20微米，為滿足刻蝕要求，光刻膠需要保持一定的厚度，此步驟 中光刻膠的涂覆厚度應(yīng)大于3微米。步驟5，如圖3e所示，利用圖案化的光刻膠層303當(dāng)作刻蝕所需的掩模材料，對硅 襯底進(jìn)行各向異性刻蝕，如ICP，其等離子體氣體可以選擇SF6, C2H4的混合氣體，以將光刻 膠層的圖形轉(zhuǎn)移到硅襯底301上。再選擇適當(dāng)?shù)娜芤夯蚋煞涛g程序去除光刻膠層。步驟6，如圖3f所示，直接利用剩余的介質(zhì)層302作為掩模圖形，對硅襯底進(jìn)行摻 雜。摻雜的方式有離子注入和擴(kuò)散兩大類型，由于需要在側(cè)壁進(jìn)行N型區(qū)的摻雜，考慮到離 子注入有很強(qiáng)的方向性，因此在此例中采用擴(kuò)散方法進(jìn)行N型摻雜。擴(kuò)散源為POCl3，在攝 氏1000度的溫度下進(jìn)行預(yù)擴(kuò)散，再在此溫度下進(jìn)行30分鐘的熱處理，使得在離硅表面大約 1微米深處形成PN結(jié)304。步驟7，如圖3g所示，在器件表層大面積蒸鍍金屬，其設(shè)備可以選擇電子束蒸發(fā)、 磁控濺射等方法。由于使用磁控濺射方法蒸鍍的金屬附著能力較強(qiáng)，在本實(shí)驗(yàn)中采用了磁 控濺射方法。此外，金屬電極可選用Ti-Au、Al等材料，由于Al材料易于P型、N型硅同時(shí) 形成電阻率較低的歐姆接觸，該例中選用Al 305作為P型、N型區(qū)的電極材料。步驟8，如圖3h所示，再次利用圖案化的光刻膠層303作掩模材料，對作為電極部 分的Al材料進(jìn)行保護(hù)。此過程中，形成了 N區(qū)電極的圖形。若電極在基體異側(cè)，則在此步 驟時(shí)對基體底面進(jìn)行電極的制作。步驟9，如圖3i所示，使用金屬腐蝕液對暴露在光刻膠保護(hù)以外的金屬進(jìn)行腐蝕， 以復(fù)制光刻膠圖形形成P、N區(qū)兩極。本例中使用Al作為電極，因此選用Al腐蝕液進(jìn)行腐 蝕。Al腐蝕液一般由H3PO4(質(zhì)量百分比85% ) HNO3(質(zhì)量百分比65% ) CH3COOH(質(zhì) 量百分比100%) H2O NH4F(質(zhì)量百分比40% )按76 3 15 5 0.01配比(體 積比)而成。在選擇適當(dāng)?shù)娜芤夯蚋煞涛g程序去除光刻膠層。步驟10，將該器件置于退火爐內(nèi)進(jìn)行攝氏350 450度退火，時(shí)間30分鐘。用以 形成良好的歐姆接觸。最終器件的俯視圖如圖4所示。圖5為利用上述方法制備的PN結(jié)溝道式結(jié)電容利用矢量網(wǎng)絡(luò)分析儀測試其高頻 特性的結(jié)果。從圖中可知，該電容在2G以上仍能保持較好的電容特性。電容的二維面積為 0. 04mm2,電容量為88pF，其電容密度為2200pF/mm2。以上所述的具體實(shí)施例，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳 細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡 在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保 護(hù)范圍之內(nèi)。
權(quán)利要求
一種溝道式電容器的制作方法，其特征在于，該方法包括提供以Si為基底的高摻雜低阻半導(dǎo)體襯底，在襯底上生長一層SiO2作為掩模層、物理保護(hù)層以及電學(xué)絕緣層；采用光刻膠掩模并按照所需要的電容量刻蝕SiO2至Si層，開出不同面積的電容窗口；在該窗口內(nèi)利用光刻膠作為掩模，通過刻蝕制備出具有溝道的基底以及P型層電極區(qū)；直接利用保留在Si襯底上的SiO2作為掩模，在硅襯底溝道表面形成一層高摻雜的n+層，在其結(jié)深處形成PN結(jié)結(jié)電容；利用蒸發(fā)或?yàn)R射在電容表面大面積蒸鍍金屬，用光刻膠作為掩模，使用濕法腐蝕，在開出的窗口層、N型電極及P型層電極區(qū)域形成金屬電極；將制備好的溝道電容在高溫下退火，使其P、N兩個(gè)電極上均形成良好的歐姆接觸。
2.如權(quán)利要求1所述的溝道式電容器的制作方法，其特征在于，所述以Si為基底的高 摻雜低阻半導(dǎo)體襯底，其電阻率為0. 01 0. 3 Ω cm。
3.如權(quán)利要求1所述的溝道式電容器的制作方法，其特征在于，所述在襯底上生長 SiO2采用PECVD或熱氧化方法，SiO2層的厚度為7000 8000埃。
4.如權(quán)利要求1所述的溝道式電容器的制作方法，其特征在于，所述刻蝕SiO2采用干 法ICP刻蝕。
5.如權(quán)利要求1所述的溝道式電容器的制作方法，其特征在于，所述在窗口內(nèi)刻蝕制 備出具有溝道的基底以及P型層電極采用干法ICP刻蝕硅襯底，使之形成具有溝道形狀的 基底以及P型層電極。
6.如權(quán)利要求1所述的溝道式電容器的制作方法，其特征在于，所述在硅襯底溝道表 面形成一層高摻雜的n+層，是通過擴(kuò)散的方法形成的。
7.如權(quán)利要求6所述的溝道式電容器的制作方法，其特征在于，所述形成η+層時(shí)擴(kuò)散 的雜質(zhì)源為P0C13。
8.如權(quán)利要求1所述的溝道式電容器的制作方法，其特征在于，所述形成的PN結(jié)結(jié)電 容的兩個(gè)電極均位于硅片同側(cè)。
9.如權(quán)利要求1所述的溝道式電容器的制作方法，其特征在于，所述在開出的窗口層、 N型電極及P型層電極上蒸鍍的金屬為Al。
全文摘要
本發(fā)明公開了一種溝道式電容器的制作方法，包括提供以Si為基底的高摻雜低阻半導(dǎo)體襯底，在襯底上生長一層SiO2作為掩模層、物理保護(hù)層以及電學(xué)絕緣層；采用光刻膠掩模并按照所需要的電容量刻蝕SiO2至Si層，開出不同面積的電容窗口；在該窗口內(nèi)利用光刻膠作為掩模，通過刻蝕制備出具有溝道的基底以及P型層電極區(qū)；直接利用保留在Si襯底上的SiO2作為掩模，在硅襯底溝道表面形成一層高摻雜的n+層，在其結(jié)深處形成PN結(jié)結(jié)電容；利用蒸發(fā)或?yàn)R射等手段在電容表面大面積蒸鍍金屬；用光刻膠作為掩模，使用濕法腐蝕，在開出的窗口層、N型電極及P型層電極區(qū)域形成金屬電極；將制備好的溝道電容在高溫下退火，使其P、N兩個(gè)電極上均形成良好的歐姆接觸。本發(fā)明克服了介質(zhì)層難于生長，費(fèi)用昂貴等問題，減少了加工步驟，降低了成本。
文檔編號(hào)H01L21/02GK101800165SQ200910077670
公開日2010年8月11日 申請日期2009年2月11日 優(yōu)先權(quán)日2009年2月11日
發(fā)明者萬里兮, 呂垚, 李寶霞 申請人:中國科學(xué)院微電子研究所